JPH04333953A - バンクメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のバンクメモリを
設けたマイクロプロセッサシステムにおけるバンクメモ
リ制御方式に関する。

【０００２】

【従来の技術】従来のバンクメモリ方式では、マイクロ
プロセッサが複数のバンクメモリの同アドレス上に同一
データを書き込む場合、バンクレジスタの設定によって
書き込みを行ないたいバンクメモリを１つずつ選択しな
がら、それぞれのバンクメモリに対してデータ書き込み
の動作を行っている。また、バンクメモリ間のデータ転
送を行なう場合、マイクロプロセッサが、メモリ読み出
し、書き込みの都度、バンクレジスタの切り替えを行な
いながらデータ転送を実行させている。

【０００３】

【発明が解決しようとする課題】上述した従来のバンク
メモリ制御方式では、それぞれのバンクメモリに対して
データの書き込みあるいは読み出しの都度、バンクレジ
スタの設定、データ書き込み動作を行うため、処理時間
が長くなるという欠点がある。

【０００４】

【課題を解決するための手段】本発明の第１の発明のバ
ンクメモリ制御方式は、マイクロプロセッサと複数のバ
ンクメモリと前記マイクロプロセッサによって書き変え
可能なバンクレジスタとを備え、前記バンクレジスタの
１ビットを１つの前記バンクメモリのライトイネーブル
線に接続し、前記マイクロプロセッサが複数の前記バン
クメモリの同アドレスに同一データを書き込む場合には
前記バンクレジスタの複数のビットをオンとすることを
特徴とする。

【０００５】第２の発明のバンクメモリ制御方式は、マ
イクロプロセッサと複数のバンクメモリとＤＭＡコント
ロール回路とメモリ読み出し動作時の前記バンクメモリ
を決定するためのリードバンクレジスタとメモリ書き込
み動作時の前記バンクメモリを決定するライトバンクレ
ジスタと前記リードおよびライトバンクレジスタの両出
力データの一方を選択する選択回路とを備え、前記マイ
クロプロセッサおよび前記ＤＭＡコントロール回路が出
力するリードおよびライト信号をそれぞれ前記リードお
よびライトバンクレジスタに入力し、メモリ読み出し動
作時に前記リードバンクレジスタによって指定される前
記バンクメモリをイネーブルし、メモリ書き込み動作時
には前記ライトバンクレジスタによって指定される前記
バンクメモリをイネーブルして異なる前記バンクメモリ
間でデータ転送させることを特徴とする。

【０００６】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００７】図１は、本発明の第１の発明の一実施例を
示すブロック図である。同図において、参照符号１はマ
イクロプロセッサ、２はバンクレジスタ、３〜６はバン
クメモリを示す。マイクロプロセッサ１は、バンクレジ
スタ２、バンクメモリ３〜６とアドレスバス７およびデ
ータバス８により相互に接続されている。また、マイク
ロプロセッサからのメモリライト信号線１３は、それぞ
れのバンクメモリ３〜６に接続されている。バンクレジ
スタ２は、４ビットレジスタであり、下位ビットら順に
バンクメモリ３〜６に対応させてライトイネーブル信号
線９〜１２を介して、バンクメモリ３〜６に入力されて
いる。マイクロプロセッサ１が、複数のバンクメモリ、
例えばバンクメモリ３および６のアドレスＡにデータＤ
を書き込む場合、まず、バンクレジスタ２に“１００１
（２進数）”を書き込むことによって、バンクメモリ３
および６を書き込みイネーブル状態にする。この状態で
マイクロプロセッサ１からアドレスＡにデータＤを書き
込む動作を実行すると、バンクメモリ３および６のそれ
ぞれのアドレスＡにデータＤを同時書き込みできる。

【０００８】図２は、第２の発明の一実施例を示すブロ
ック図である。同図において、参照符号１はマイクロプ
ロセッサ、２１はＤＭＡコントロール回路、２３はリー
ドバンクレジスタ、２４はライトバンクレジスタ、２５
はリードバンクレジスタ２３およびライトバンクレジス
タ２４の両出力の一方を選択する選択回路、３〜６はバ
ンクメモリを示す。マイクロプロセッサ１は、ＤＭＡコ
ントロール回路２１、リード，ライトバンクレジスタ２
３，２４、バンクメモリ３〜６とバス３０により相互に
接続されている。また、マイクロプロセッサ１およびＤ
ＭＡコントロール回路２１からのリード／ライト信号線
１４，１５には通常リードモード（ハイレベル）信号が
与えられており、メモリ書き込み動作を行う際にそれぞ
れのリード／ライト信号線１４，１５にライトモード（
ローレベル）信号を与えると、アンドゲート２２から２
５に入力される選択信号線１６がリードモード（ハイレ
ベル）からライトモード（ローレベル）に変わる。なお
、選択回路２５は、選択信号線１６がリードモードの時
にはリードバンクレジスタ２３の出力データを選択し、
ライトモードの時にはライトバンクレジスタ２４の出力
データを選択し、バンクメモリ３〜６のイネーブル信号
としてバンクイネーブル信号線１７〜２０に送出する。

【０００９】本実施例で例えばバンクメモリ６のデータ
をバンクメモリ３に転送する時の動作について述べる。 マイクロプロセッサ１は、まず、リードバンクレジスタ
２３にバンクメモリ６のバンク値（バンクイネーブル信
号２０をイネーブルとするバンク値）を書き込み、また
、ライトバンクレジスタ２４にバンクメモリ３のバンク
値（バンクイネーブル信号１７をイネーブルとするバン
ク値）を書き込む。続いて、マイクロプロセッサ１はＤ
ＭＡコントロール回路２１にァ転送の指示を行う。ＤＭ
Ａコントロール回路２１は、メモリ読み出し時にはリー
ド／ライト信号線１５へリードモード（ハイレベル）信
号を与えているので、リードバンクレジスタ２３の出力
データが選択され、バンクメモリ６の出力データ転送デ
ータとしてバス３０に取り込む。次に、メモリ書き込み
時にはリード／ライト信号線１５へライトモード（ロー
レベル）信号を与えるので、ライトバンクレジスタ２４
の出力データが選択され、取り込まれたデータがバンク
メモリ３に書き込まれる。

【００１０】以降同様にして、ＤＭＡコントロール回路
２１はバンクメモリ６のデータをバンクメモリ３に転送
し続けるよう制御する。

【００１１】

【発明の効果】以上説明したように本発明によれば、複
数のバンクメモリへのデータ書き込みを同時に行い、メ
モリ書き込み動作を高速化できる。また、ＤＭＡコント
ロール回路を使ってバンクメモリ相互間の高速データ転
送を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の発明の実施例を示すブロック図
。

【図２】第２の発明の実施例を示すブロック図。

【符号の説明】

１　　　　マイクロプロセッサ ２　　　　バンクレジスタ ３〜６　　　　バンクメモリ ２１　　　　ＤＭＡコントロール回路 ２３　　　　リードバンクレジスタ ２４　　　　ライトバンクレジスタ ２５　　　　選択回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　マイクロプロセッサと複数のバンクメ
   モリと前記マイクロプロセッサによって書き変え可能な
   バンクレジスタとを備え、前記バンクレジスタの１ビッ
   トを１つの前記バンクメモリのライトイネーブル線に接
   続し、前記マイクロプロセッサが複数の前記バンクメモ
   リの同アドレスに同一データを書き込む場合には前記バ
   ンクレジスタの複数のビットをオンとすることを特徴と
   するバンクメモリ制御方式。
2. 【請求項２】　　マイクロプロセッサと複数のバンクメ
   モリとＤＭＡコントロール回路とメモリ読み出し動作時
   の前記バンクメモリを決定するためのリードバンクレジ
   スタとメモリ書き込み動作時の前記バンクメモリを決定
   するライトバンクレジスタと前記リードおよびライトバ
   ンクレジスタの両出力データの一方を選択する選択回路
   とを備え、前記マイクロプロセッサおよび前記ＤＭＡコ
   ントロール回路が出力するリードおよびライト信号をそ
   れぞれ前記リードおよびライトバンクレジスタに入力し
   、メモリ読み出し動作時に前記リードバンクレジスタに
   よって指定される前記バンクメモリをイネーブルし、メ
   モリ書き込み動作時には前記ライトバンクレジスタによ
   って指定される前記バンクメモリをイネーブルして異な
   る前記バンクメモリ間でデータ転送させることを特徴と
   するバンクメモリ制御方式。