JP3075809B2 - データ伝送システムにおける受信データ転送制御装置 - Google Patents
データ伝送システムにおける受信データ転送制御装置Info
- Publication number
- JP3075809B2 JP3075809B2 JP03295734A JP29573491A JP3075809B2 JP 3075809 B2 JP3075809 B2 JP 3075809B2 JP 03295734 A JP03295734 A JP 03295734A JP 29573491 A JP29573491 A JP 29573491A JP 3075809 B2 JP3075809 B2 JP 3075809B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- address
- data frame
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Small-Scale Networks (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、互いに離れた複数地点
に散在するコンピュータや制御装置間を共通伝送路で相
互に接続し、情報交換を行なう例えばデータ伝送システ
ム、ローカルエリアネットワーク（以下、ＬＡＮと称す
る）システム等における受信データの転送制御装置に係
り、特に受信データの転送処理時間を大幅に短縮して、
システム全体のデータ伝送速度の高速化を図り得るよう
にしたデータ伝送システムにおける受信データ転送制御
装置に関するものである。
に散在するコンピュータや制御装置間を共通伝送路で相
互に接続し、情報交換を行なう例えばデータ伝送システ
ム、ローカルエリアネットワーク（以下、ＬＡＮと称す
る）システム等における受信データの転送制御装置に係
り、特に受信データの転送処理時間を大幅に短縮して、
システム全体のデータ伝送速度の高速化を図り得るよう
にしたデータ伝送システムにおける受信データ転送制御
装置に関するものである。
【０００２】
【従来の技術】近年、工場自動化の進展に伴ない、コン
ピュータ、ＰＣ（プログラマブルコントローラ）、ＤＣ
Ｓ（デジタル計装制御コントローラ）等のインテリジェ
ント機器を、ＬＡＮに接続してネットワーク化すること
で、製造指示・実績等の生産情報、製造プログラムデー
タやプロセス制御データ、監視データ等を、複数の各機
器相互間で情報交換して分散制御とシステム全体の監視
制御を行なう、高機能・高性能な連続プロセス制御シス
テムが構築される傾向にある。しかも、このような連続
プロセス制御システムにおいては、システム内の複数の
各機器相互間で情報交換される監視制御データをシステ
ム全体で共有することにより、これら共有データを用い
て各機器毎での分散制御とシステム全体の監視制御とを
効率よく行なう方式が採られている。
ピュータ、ＰＣ（プログラマブルコントローラ）、ＤＣ
Ｓ（デジタル計装制御コントローラ）等のインテリジェ
ント機器を、ＬＡＮに接続してネットワーク化すること
で、製造指示・実績等の生産情報、製造プログラムデー
タやプロセス制御データ、監視データ等を、複数の各機
器相互間で情報交換して分散制御とシステム全体の監視
制御を行なう、高機能・高性能な連続プロセス制御シス
テムが構築される傾向にある。しかも、このような連続
プロセス制御システムにおいては、システム内の複数の
各機器相互間で情報交換される監視制御データをシステ
ム全体で共有することにより、これら共有データを用い
て各機器毎での分散制御とシステム全体の監視制御とを
効率よく行なう方式が採られている。
【０００３】ところで、一般に、各機器相互間の情報交
換にあっては、各機器が１台ずつ個別に他の機器を指定
しながら情報を送信し、かつその受信確認を行なう１：
１型のデータ伝送が採用されている。しかしながら、手
順実行の煩雑さや処理スピードの遅れ等が問題となり、
最近ではこの１：１型のデータ伝送方式に代わって、一
斉同報通信または群同報通信、すなわち放送型によるデ
ータ伝送方式が採用されるようになってきている。この
放送型データ伝送方式では、各機器が周期的にデータを
送信し、他の機器ではその周期的に到来する監視制御デ
ータを受信する。そして、監視制御データは、各機器共
通の一意のメモリアドレスを持った共有メモリ（以下、
コモンメモリと称する）に格納され、最新データに更新
される。このようにして、高速で効率的なＮ：Ｎ型の情
報交換が行なわれ、各機器毎の分散制御とシステム全体
の監視制御が実現される。そして、このような方式を採
用したものとしては、例えば“特公昭６４−８５０１号
「データ伝送システム」、“特願昭６３−２２５９０４
号「トークンパッシングバス方式を用いたネットワーク
システム」、“特願昭６２−２２５５１６号「データ伝
送方式」等がある。以下、従来の連続プロセス制御シス
テムに適用されるＬＡＮシステムの構成例について、図
５を用いて説明する。
換にあっては、各機器が１台ずつ個別に他の機器を指定
しながら情報を送信し、かつその受信確認を行なう１：
１型のデータ伝送が採用されている。しかしながら、手
順実行の煩雑さや処理スピードの遅れ等が問題となり、
最近ではこの１：１型のデータ伝送方式に代わって、一
斉同報通信または群同報通信、すなわち放送型によるデ
ータ伝送方式が採用されるようになってきている。この
放送型データ伝送方式では、各機器が周期的にデータを
送信し、他の機器ではその周期的に到来する監視制御デ
ータを受信する。そして、監視制御データは、各機器共
通の一意のメモリアドレスを持った共有メモリ（以下、
コモンメモリと称する）に格納され、最新データに更新
される。このようにして、高速で効率的なＮ：Ｎ型の情
報交換が行なわれ、各機器毎の分散制御とシステム全体
の監視制御が実現される。そして、このような方式を採
用したものとしては、例えば“特公昭６４−８５０１号
「データ伝送システム」、“特願昭６３−２２５９０４
号「トークンパッシングバス方式を用いたネットワーク
システム」、“特願昭６２−２２５５１６号「データ伝
送方式」等がある。以下、従来の連続プロセス制御シス
テムに適用されるＬＡＮシステムの構成例について、図
５を用いて説明する。
【０００４】図５において、本システムでは、共通伝送
路Ｌに適宜な間隔をもって、例えば制御機器毎の複数の
ノード１０1 −１０n が接続され、これらの各ノード１
０1−１０n には各々コモンメモリＣＭが内蔵されてい
る。伝送路使用権をもったノードは、所定の時間以内に
必要な情報を、一斉同報通信または群同報通信を行な
い、所定時間経過する毎に次のノードに伝送路使用権を
与える。このように、本システムは、トークンパッシン
グ方式というメディアアクセス制御方式をとっている。
路Ｌに適宜な間隔をもって、例えば制御機器毎の複数の
ノード１０1 −１０n が接続され、これらの各ノード１
０1−１０n には各々コモンメモリＣＭが内蔵されてい
る。伝送路使用権をもったノードは、所定の時間以内に
必要な情報を、一斉同報通信または群同報通信を行な
い、所定時間経過する毎に次のノードに伝送路使用権を
与える。このように、本システムは、トークンパッシン
グ方式というメディアアクセス制御方式をとっている。
【０００５】なお、図５では、ループ形ネットワークが
構成されているが、このネットワークの形態には、その
他に、各ノード１０1 −１０n をバス状に接続するバス
形、スター状に接続するスター形ネットワークがある。
構成されているが、このネットワークの形態には、その
他に、各ノード１０1 −１０n をバス状に接続するバス
形、スター状に接続するスター形ネットワークがある。
【０００６】また、このメディアアクセス制御方式に
は、ループ形ネットワークに適用されるＩＥＥＥ８０
２．５方式や、米国規格局ＡＮＳＩで標準化されている
ＦＤＤＩ方式があり、またバス形、スター形ネットワー
クに適用される米国電子電気技術者協会（ＩＥＥＥ）に
より標準化しているＩＥＥＥ８０２．４方式がある。こ
れらの方式は、いずれもトークンパッシング方式であ
り、トークンと呼ばれるフレームを各ノード間で受け渡
すことによって送信権が順々に各ノードに受け渡され、
同一時刻では、複数のノードが同時に送信権を獲得する
ことはない。一方、トークンを受け渡されたノードで
は、予め設定された時間内でデータを送信する。従っ
て、各ノードは、ノード総数と各ノードの設定時間とか
ら、自局がデータを送出するまでに待たねばならない最
大時間を計算するこが可能であり、また順番に従って必
ずデータを送信することができ、確定的な伝送路アクセ
スを行なうことが可能となる。
は、ループ形ネットワークに適用されるＩＥＥＥ８０
２．５方式や、米国規格局ＡＮＳＩで標準化されている
ＦＤＤＩ方式があり、またバス形、スター形ネットワー
クに適用される米国電子電気技術者協会（ＩＥＥＥ）に
より標準化しているＩＥＥＥ８０２．４方式がある。こ
れらの方式は、いずれもトークンパッシング方式であ
り、トークンと呼ばれるフレームを各ノード間で受け渡
すことによって送信権が順々に各ノードに受け渡され、
同一時刻では、複数のノードが同時に送信権を獲得する
ことはない。一方、トークンを受け渡されたノードで
は、予め設定された時間内でデータを送信する。従っ
て、各ノードは、ノード総数と各ノードの設定時間とか
ら、自局がデータを送出するまでに待たねばならない最
大時間を計算するこが可能であり、また順番に従って必
ずデータを送信することができ、確定的な伝送路アクセ
スを行なうことが可能となる。
【０００７】従って、図５に示すＬＡＮシステムでは、
各ノード１０1 −１０n が順番に周期的に、自身の出力
データＤＡＴＡ1 −ＤＡＴＡn を挿入した図６に示すよ
うなデータフレームを、他のノードへ一斉同報または群
同報伝送を行なうこととなる。なお、図６において、Ｐ
Ａはプリアンブル、ＳＤはスタートデリミタ、ＦＣはフ
レーム制御、ＤＡは受信先アドレス、ＳＡは送信元アド
レス、ＤＳＡＰは受信先アドレス識別子、ＳＳＡＰは送
信元アドレス識別子、Ｃは情報コマンド、ＷＮは情報ワ
ード数、ＡＤＲＳは受信データをコモンメモリへ格納す
るときの開始メモリアドレス、ＤＡＴＡ０−ＤＡＴＡｎ
はデータ、ＦＣＳはフレームチェックシーケンスであ
る。
各ノード１０1 −１０n が順番に周期的に、自身の出力
データＤＡＴＡ1 −ＤＡＴＡn を挿入した図６に示すよ
うなデータフレームを、他のノードへ一斉同報または群
同報伝送を行なうこととなる。なお、図６において、Ｐ
Ａはプリアンブル、ＳＤはスタートデリミタ、ＦＣはフ
レーム制御、ＤＡは受信先アドレス、ＳＡは送信元アド
レス、ＤＳＡＰは受信先アドレス識別子、ＳＳＡＰは送
信元アドレス識別子、Ｃは情報コマンド、ＷＮは情報ワ
ード数、ＡＤＲＳは受信データをコモンメモリへ格納す
るときの開始メモリアドレス、ＤＡＴＡ０−ＤＡＴＡｎ
はデータ、ＦＣＳはフレームチェックシーケンスであ
る。
【０００８】この場合、他の全てのノードが上記のデー
タフレームを受信すると、このデータフレームは、コモ
ンメモリＣＭの共通の一意のメモリアドレスへ格納され
る。伝送路使用権を持つノードは、所定時間経過する
と、次のノードにトークフレームを渡す。このトークフ
レームを受け取ったノードは、所定時間伝送路使用権を
獲得し、同様にデータフレームを伝送する。従って、全
てのノード１０1 −１０n は、コモンメモリＣＭに同一
データを保有することになる。図７は、所定の伝送周期
Ｔ内に、各ノード１０1 −１０n が順番にデータフレー
ムＤ１，トークフレームＴＫ、…を伝送して一巡する伝
送路上のフレーム列の一列を示している。
タフレームを受信すると、このデータフレームは、コモ
ンメモリＣＭの共通の一意のメモリアドレスへ格納され
る。伝送路使用権を持つノードは、所定時間経過する
と、次のノードにトークフレームを渡す。このトークフ
レームを受け取ったノードは、所定時間伝送路使用権を
獲得し、同様にデータフレームを伝送する。従って、全
てのノード１０1 −１０n は、コモンメモリＣＭに同一
データを保有することになる。図７は、所定の伝送周期
Ｔ内に、各ノード１０1 −１０n が順番にデータフレー
ムＤ１，トークフレームＴＫ、…を伝送して一巡する伝
送路上のフレーム列の一列を示している。
【０００９】このようにして、各ノード１０1 −１０n
は、図８に示すようなハード構成例を有している。図８
において、伝送路使用権を持つノード、例えば１０1 が
図６のようなデータフレームを伝送すると、他のノード
１０2 〜１０n ではそのデータフレームをトランシーバ
回路３１で受信した後、その受信出力３２をトークンパ
ッシング方式送受信制御回路３０に送出する。このトー
クンパッシング方式送受信制御回路３０では、受信され
たデータフレーム中のＤＡフィールドにおいて、自局指
定アドレス、同報アドレスまたは群同報アドレスが自局
を指定している場合には、いずれも自局指定であると判
断し、データフレームの自局内へ取り込みを行なう。し
かる後に、ＤＭＡ制御回路２２では、トークンパッシン
グ方式送受信制御回路３０におけるデータフレーム受信
完了時に、そのデータフレームの中からＦＣフィールド
〜ＦＣＳフィールドまでの受信データを取り出して、デ
ュアルポート付きの受信バッファ２１に格納する。
は、図８に示すようなハード構成例を有している。図８
において、伝送路使用権を持つノード、例えば１０1 が
図６のようなデータフレームを伝送すると、他のノード
１０2 〜１０n ではそのデータフレームをトランシーバ
回路３１で受信した後、その受信出力３２をトークンパ
ッシング方式送受信制御回路３０に送出する。このトー
クンパッシング方式送受信制御回路３０では、受信され
たデータフレーム中のＤＡフィールドにおいて、自局指
定アドレス、同報アドレスまたは群同報アドレスが自局
を指定している場合には、いずれも自局指定であると判
断し、データフレームの自局内へ取り込みを行なう。し
かる後に、ＤＭＡ制御回路２２では、トークンパッシン
グ方式送受信制御回路３０におけるデータフレーム受信
完了時に、そのデータフレームの中からＦＣフィールド
〜ＦＣＳフィールドまでの受信データを取り出して、デ
ュアルポート付きの受信バッファ２１に格納する。
【００１０】この場合、受信バッファ２１には、図９に
示すように格納される。図９の（ａ）は正常受信の場合
の受信バッファ２１の格納状態、図９の（ｂ）は受信誤
りのある場合の受信バッファ２１の格納状態をそれぞれ
示している。但し、ここでは、受信データフィールド長
が６４の場合の例を示している。ここで、ＬＮ、および
ＳＴＳとあるのは、各々受信して格納したデータの総数
ＬＮ、および受信が正常に完了したかまたは受信誤りが
発生したか否かの状態を示すステータス情報ＳＴＳを表
わし、トークンパッシング方式送受信制御回路３０によ
りデータフレーム受信完了時に受信バッファ２１に書き
込まれる。
示すように格納される。図９の（ａ）は正常受信の場合
の受信バッファ２１の格納状態、図９の（ｂ）は受信誤
りのある場合の受信バッファ２１の格納状態をそれぞれ
示している。但し、ここでは、受信データフィールド長
が６４の場合の例を示している。ここで、ＬＮ、および
ＳＴＳとあるのは、各々受信して格納したデータの総数
ＬＮ、および受信が正常に完了したかまたは受信誤りが
発生したか否かの状態を示すステータス情報ＳＴＳを表
わし、トークンパッシング方式送受信制御回路３０によ
りデータフレーム受信完了時に受信バッファ２１に書き
込まれる。
【００１１】一方、送受信制御プロセッサ３３において
は、データフレーム受信完了検出信号３４を受けると、
受信データ処理を行なう。すなわち、この受信データの
処理は、受信バッファ２１に格納されている受信データ
のＤＳＡＰフィールド、ＳＳＡＰフィールド、Ｃフィー
ルドが、指定された規定値に一致しているか否かの判定
である。そして、判定の結果、一致している場合には、
受信したデータフィールドのデータ総数を示すＷＮと、
コモンメモリ２０に格納する開始メモリアドレスを示す
ＡＤＲＳフィールドとを読み出し、ＡＤＲＳ値とＷＮ値
をＤＭＡ制御回路２２に設定する。ここで、ＤＭＡ制御
回路２２は動作を行なって、受信バッファ２１に格納さ
れている受信データＤＡＴＡ0 −ＤＡＴＡnをコモンメ
モリ２０に転送する。このコモンメモリ２０に格納され
たデータは、ホスト機器６０、すなわちコンピュータや
ＰＣ、ＤＣＳにより、機器インターフェイス回路２４を
経由して読み出され利用される。
は、データフレーム受信完了検出信号３４を受けると、
受信データ処理を行なう。すなわち、この受信データの
処理は、受信バッファ２１に格納されている受信データ
のＤＳＡＰフィールド、ＳＳＡＰフィールド、Ｃフィー
ルドが、指定された規定値に一致しているか否かの判定
である。そして、判定の結果、一致している場合には、
受信したデータフィールドのデータ総数を示すＷＮと、
コモンメモリ２０に格納する開始メモリアドレスを示す
ＡＤＲＳフィールドとを読み出し、ＡＤＲＳ値とＷＮ値
をＤＭＡ制御回路２２に設定する。ここで、ＤＭＡ制御
回路２２は動作を行なって、受信バッファ２１に格納さ
れている受信データＤＡＴＡ0 −ＤＡＴＡnをコモンメ
モリ２０に転送する。このコモンメモリ２０に格納され
たデータは、ホスト機器６０、すなわちコンピュータや
ＰＣ、ＤＣＳにより、機器インターフェイス回路２４を
経由して読み出され利用される。
【００１２】なお、バッファメモリバス４０は、バッフ
ァメモリデータバス４１とバッファメモリアドレスバス
４２とからなる。また、コモンメモリバス５０は、コモ
ンメモリデータバス５１とコモンメモリアドレスバス５
２とからなる。さらに、６１はホストシステムバス、２
３はゲート回路である。
ァメモリデータバス４１とバッファメモリアドレスバス
４２とからなる。また、コモンメモリバス５０は、コモ
ンメモリデータバス５１とコモンメモリアドレスバス５
２とからなる。さらに、６１はホストシステムバス、２
３はゲート回路である。
【００１３】このように、上述した従来による受信デー
タ転送制御方式では、受信データフレームは一旦、受信
バッファ２１に格納され、受信完了と共にフレーム中の
ＡＤＲＳフィールドとＷＮフィールドの値を読み出し、
ＤＭＡ転送により最終格納場所であるコモンメモリＣＭ
の相当アドレスへ転送して格納する方式を採用してい
る。
タ転送制御方式では、受信データフレームは一旦、受信
バッファ２１に格納され、受信完了と共にフレーム中の
ＡＤＲＳフィールドとＷＮフィールドの値を読み出し、
ＤＭＡ転送により最終格納場所であるコモンメモリＣＭ
の相当アドレスへ転送して格納する方式を採用してい
る。
【００１４】従って、かかる受信データ転送制御方式に
おいては、物理的に異なる受信バッファ２１とコモンメ
モリＣＭとが存在する。このため、データフレームを一
度受信バッファ２１に格納した後、最終的にコモンメモ
リＣＭに格納するので、これら２つのメモリ間でデータ
の移動処理が必要である。その結果、受信データの処理
時間が長くなり、システム全体のデータ転送能力が制限
されるという問題がある。
おいては、物理的に異なる受信バッファ２１とコモンメ
モリＣＭとが存在する。このため、データフレームを一
度受信バッファ２１に格納した後、最終的にコモンメモ
リＣＭに格納するので、これら２つのメモリ間でデータ
の移動処理が必要である。その結果、受信データの処理
時間が長くなり、システム全体のデータ転送能力が制限
されるという問題がある。
【００１５】よって、ネットワークシステムのデータ転
送速度を高速化して伝送性能を向上させようとしても、
受信データの転送処理に関わる処理時間が、受信バッフ
ァ２１とコモンメモリＣＭとの間のコモンメモリバス５
０の転送性能に依存することから、データ伝送速度をそ
れ相当に高速化して転送性能を上げる場合には、ハード
ウェアの複雑さを招き、またその場合でも、なおかつ性
能に限界が生じる。
送速度を高速化して伝送性能を向上させようとしても、
受信データの転送処理に関わる処理時間が、受信バッフ
ァ２１とコモンメモリＣＭとの間のコモンメモリバス５
０の転送性能に依存することから、データ伝送速度をそ
れ相当に高速化して転送性能を上げる場合には、ハード
ウェアの複雑さを招き、またその場合でも、なおかつ性
能に限界が生じる。
【００１６】
【発明が解決しようとする課題】以上のように、従来の
受信データ転送制御方式においては、受信データの転送
処理時間が長く、結果的にシステム全体のデータ伝送能
力が制限されてしまうという問題があった。
受信データ転送制御方式においては、受信データの転送
処理時間が長く、結果的にシステム全体のデータ伝送能
力が制限されてしまうという問題があった。
【００１７】本発明の目的は、受信データの転送処理時
間を大幅に短縮でき、システム全体のデータ伝送速度の
高速化を図ることが可能な極めて信頼性の高いデータ伝
送システムにおける受信データ転送制御装置を提供する
ことにある。
間を大幅に短縮でき、システム全体のデータ伝送速度の
高速化を図ることが可能な極めて信頼性の高いデータ伝
送システムにおける受信データ転送制御装置を提供する
ことにある。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
めに本発明では、共通伝送路に接続された各ノードで
は、各々所定の周期で順番にデータを一斉同報通信また
は群同報通信にて伝送し、他のノードでは、データフレ
ームを受信し受信フレームに含まれるフレーム種別がデ
ータフレームを指定しているか検出し、データフレーム
が上記データフレームの場合には、データを取り出して
受信バッファに格納し、かつシステム全体に共通で一意
の特定アドレスを用いて受信データを読み出すことによ
り各ノード間の情報交換を行なうトークンパッシング方
式によるメディアアクセス制御を用いたデータ伝送シス
テムにおける受信データ転送制御装置において、共通伝
送路に接続されてデータフレームを受信し、またデータ
フレームを送出するトランシーバ手段と、トランシーバ
手段からのデータフレームを受信し、当該受信データフ
レームに含まれる受信先アドレスが自局を指定している
か否かを検出し、自局宛の場合にはデータフレームを受
信し、またデータをトークンパッシング方式メディアア
クセス制御方式に従ってトランシーバ手段に送出し、さ
らに自局宛のデータフレームの受信開始を検出して受信
開始信号を出力し、さらにまた受信データフレームが誤
りなく受信されたか否かを検出して、正常または異常状
態を示す信号と共に受信完了信号を出力するトークンパ
ッシング方式送受信制御手段と、トークンパッシング方
式送受信制御手段からの受信開始信号を受信して、受信
データフレームに含まれているフレーム種別がデータフ
レームか否かを検出し、受信データフレームがデータフ
レームの場合には受信データフレームに含まれている受
信データの格納先メモリアドレスを取り出して保持し、
また受信データフレームに含まれる所定の受信データを
取り出し、さらに受信完了信号を受信して正常または異
常受信かを検出して受信データの受信バッファ手段への
格納を制御する受信データフレーム転送制御手段と、ト
ークンパッシング方式送受信制御手段に対して、送信す
べきデータを格納している送信バッファ手段と、受信デ
ータフレーム転送制御手段からの受信データを受信して
格納する受信バッファ手段と、受信バッファ手段に格納
されている受信データのアドレスを格納していると共
に、受信バッファ手段の受信データをアクセスするため
に外部から入力される特定のアドレスを、受信データが
格納されている受信バッファ手段のアドレスに変換して
変換アドレスを生成するアドレス変換メモリ手段と、ア
ドレス変換メモリ手段に対して受信データをアクセスす
るために特定のアドレスを供給する外部インターフェイ
ス手段とを備えて構成している。
めに本発明では、共通伝送路に接続された各ノードで
は、各々所定の周期で順番にデータを一斉同報通信また
は群同報通信にて伝送し、他のノードでは、データフレ
ームを受信し受信フレームに含まれるフレーム種別がデ
ータフレームを指定しているか検出し、データフレーム
が上記データフレームの場合には、データを取り出して
受信バッファに格納し、かつシステム全体に共通で一意
の特定アドレスを用いて受信データを読み出すことによ
り各ノード間の情報交換を行なうトークンパッシング方
式によるメディアアクセス制御を用いたデータ伝送シス
テムにおける受信データ転送制御装置において、共通伝
送路に接続されてデータフレームを受信し、またデータ
フレームを送出するトランシーバ手段と、トランシーバ
手段からのデータフレームを受信し、当該受信データフ
レームに含まれる受信先アドレスが自局を指定している
か否かを検出し、自局宛の場合にはデータフレームを受
信し、またデータをトークンパッシング方式メディアア
クセス制御方式に従ってトランシーバ手段に送出し、さ
らに自局宛のデータフレームの受信開始を検出して受信
開始信号を出力し、さらにまた受信データフレームが誤
りなく受信されたか否かを検出して、正常または異常状
態を示す信号と共に受信完了信号を出力するトークンパ
ッシング方式送受信制御手段と、トークンパッシング方
式送受信制御手段からの受信開始信号を受信して、受信
データフレームに含まれているフレーム種別がデータフ
レームか否かを検出し、受信データフレームがデータフ
レームの場合には受信データフレームに含まれている受
信データの格納先メモリアドレスを取り出して保持し、
また受信データフレームに含まれる所定の受信データを
取り出し、さらに受信完了信号を受信して正常または異
常受信かを検出して受信データの受信バッファ手段への
格納を制御する受信データフレーム転送制御手段と、ト
ークンパッシング方式送受信制御手段に対して、送信す
べきデータを格納している送信バッファ手段と、受信デ
ータフレーム転送制御手段からの受信データを受信して
格納する受信バッファ手段と、受信バッファ手段に格納
されている受信データのアドレスを格納していると共
に、受信バッファ手段の受信データをアクセスするため
に外部から入力される特定のアドレスを、受信データが
格納されている受信バッファ手段のアドレスに変換して
変換アドレスを生成するアドレス変換メモリ手段と、ア
ドレス変換メモリ手段に対して受信データをアクセスす
るために特定のアドレスを供給する外部インターフェイ
ス手段とを備えて構成している。
【００１９】ここで、特に受信バッファ手段としては、
データフレームに含まれる所定のデータの数に等しいブ
ロックサイズ毎に分割し、かつブロックの個数は受信す
るデータフレーム総数より余分に１つ多い構成としてい
る。
データフレームに含まれる所定のデータの数に等しいブ
ロックサイズ毎に分割し、かつブロックの個数は受信す
るデータフレーム総数より余分に１つ多い構成としてい
る。
【００２０】また、受信データフレーム転送制御手段と
しては、トークンパッシング方式送受信制御手段からの
データフレームの受信開始信号を受信して、受信データ
フレームがデータフレームであることを検出すると、空
き状態にある受信バッファ手段の一つのブロックに受信
データを転送して格納し、トークンパッシング方式送受
信制御手段からの正常受信完了信号を検出すると、外部
インターフェイス手段から当該ブロックが新たな受信デ
ータと見なせるように、アドレス変換メモリ手段の特定
アドレスに対応する受信データが格納されている受信バ
ッファ手段のアドレスを当該ブロックのアドレスに書換
え、また書き換えられて不用となった古い受信データが
格納されている受信バッファ手段のブロックを次の受信
データが書き込めるようにし、さらに異常受信完了信号
を検出すると、アドレス変換メモリ手段の内容更新を行
なわずに、当該ブロックを再び次の受信データが書き込
めるようにしている。
しては、トークンパッシング方式送受信制御手段からの
データフレームの受信開始信号を受信して、受信データ
フレームがデータフレームであることを検出すると、空
き状態にある受信バッファ手段の一つのブロックに受信
データを転送して格納し、トークンパッシング方式送受
信制御手段からの正常受信完了信号を検出すると、外部
インターフェイス手段から当該ブロックが新たな受信デ
ータと見なせるように、アドレス変換メモリ手段の特定
アドレスに対応する受信データが格納されている受信バ
ッファ手段のアドレスを当該ブロックのアドレスに書換
え、また書き換えられて不用となった古い受信データが
格納されている受信バッファ手段のブロックを次の受信
データが書き込めるようにし、さらに異常受信完了信号
を検出すると、アドレス変換メモリ手段の内容更新を行
なわずに、当該ブロックを再び次の受信データが書き込
めるようにしている。
【００２１】
【作用】従って、本発明のデータ伝送システムにおける
受信データ転送制御装置においては、受信データフレー
ムに受信データフィールド長に等しいブロック毎に受信
バッファを分割し、また分割するブロックの個数は受信
するデータフレーム総数より余分に１つ多い構成として
いる。一方、受信データフレーム転送制御手段は、トー
クンパッシング方式送受信制御手段路からデータフレー
ムの受信開始信号を受けると、受信データフレームが自
局宛の受信データフレームであると判断する。そして、
空き状態にある受信バッファ手段内の一つのブロックを
用いて、トークンパッシング方式送受信制御手段路から
出力される受信データを、そのブロックに順番に受信デ
ータフィールド長に等しい数まで転送し格納する。しか
る後に、トークンパッシング方式送受信制御手段から、
受信データフレームを誤りなく受信完了したことを示す
正常受信完了信号を受け取ると、外部インターフェイス
手段から見た時に、このブロックが新たな受信データと
見えるように、アドレス変換メモリ手段の内容を書き換
える。すなわち、新たに受信したデータフレーム中のデ
ータフィールドを格納したブロックの先頭アドレスを用
いて受信バッファ手段のデータを読み出すことにより、
システム全体に共通の一意のメモリアドレスをもつ仮装
コモンメモリからデータを読み出したのと同様の処理を
行ない、従来必要であった受信バッファ手段からコモン
メモリへの転送処理なしで、各ノードの受信データを利
用する。
受信データ転送制御装置においては、受信データフレー
ムに受信データフィールド長に等しいブロック毎に受信
バッファを分割し、また分割するブロックの個数は受信
するデータフレーム総数より余分に１つ多い構成として
いる。一方、受信データフレーム転送制御手段は、トー
クンパッシング方式送受信制御手段路からデータフレー
ムの受信開始信号を受けると、受信データフレームが自
局宛の受信データフレームであると判断する。そして、
空き状態にある受信バッファ手段内の一つのブロックを
用いて、トークンパッシング方式送受信制御手段路から
出力される受信データを、そのブロックに順番に受信デ
ータフィールド長に等しい数まで転送し格納する。しか
る後に、トークンパッシング方式送受信制御手段から、
受信データフレームを誤りなく受信完了したことを示す
正常受信完了信号を受け取ると、外部インターフェイス
手段から見た時に、このブロックが新たな受信データと
見えるように、アドレス変換メモリ手段の内容を書き換
える。すなわち、新たに受信したデータフレーム中のデ
ータフィールドを格納したブロックの先頭アドレスを用
いて受信バッファ手段のデータを読み出すことにより、
システム全体に共通の一意のメモリアドレスをもつ仮装
コモンメモリからデータを読み出したのと同様の処理を
行ない、従来必要であった受信バッファ手段からコモン
メモリへの転送処理なしで、各ノードの受信データを利
用する。
【００２２】この場合、アドレス変換メモリ手段に書き
込まれていた古い受信データを格納していたブロックは
不用となる。そこで、このブロックが新たな受信フレー
ムのデータを格納できるように空き状態にする。また、
受信データ転送制御手段がトークンパッシング方式送受
信制御手段から受信したフレームに誤りが発生してお
り、受信データは無効であることを示す異常受信完了信
号を受け取ると、アドレス変換メモリ手段の内容を更新
することは行なわず、当該ブロックを再び次の受信デー
タが書き込めるように空き状態として、受信データフレ
ームの受信データの転送処理を行なう。
込まれていた古い受信データを格納していたブロックは
不用となる。そこで、このブロックが新たな受信フレー
ムのデータを格納できるように空き状態にする。また、
受信データ転送制御手段がトークンパッシング方式送受
信制御手段から受信したフレームに誤りが発生してお
り、受信データは無効であることを示す異常受信完了信
号を受け取ると、アドレス変換メモリ手段の内容を更新
することは行なわず、当該ブロックを再び次の受信デー
タが書き込めるように空き状態として、受信データフレ
ームの受信データの転送処理を行なう。
【００２３】
【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【００２４】図１は、本発明による受信データ転送制御
装置を適用したデータ伝送システムにおける各ノードの
ハードウェア構成例を示すブロック図であり、図８と同
一部分には同一符号を付してその詳しい説明を省略し、
ここでは異なる部分についてのみ述べる。
装置を適用したデータ伝送システムにおける各ノードの
ハードウェア構成例を示すブロック図であり、図８と同
一部分には同一符号を付してその詳しい説明を省略し、
ここでは異なる部分についてのみ述べる。
【００２５】すなわち、本実施例では、各ノードにおけ
る前記コモンメモリ２０およびゲート回路２３を削除す
ると共に、これらに代えて受信データフレーム転送制御
回路７０と、デュアルポートメモリ形式をとったアドレ
ス変換メモリ回路８０とを付加した構成としている。
る前記コモンメモリ２０およびゲート回路２３を削除す
ると共に、これらに代えて受信データフレーム転送制御
回路７０と、デュアルポートメモリ形式をとったアドレ
ス変換メモリ回路８０とを付加した構成としている。
【００２６】なお、受信バッファ２１は、１伝送周期Ｔ
内に受信するシステム全体のデータ量を格納出来るだけ
のブロック数と、さらに余分な１つの空き状態のブロッ
クと、本発明で言及しない種別の受信フレームを格納で
きる容量のメモリと、自局データを送信するための送信
データを格納するための送信バッファ手段のための容量
のメモリとを備えている。
内に受信するシステム全体のデータ量を格納出来るだけ
のブロック数と、さらに余分な１つの空き状態のブロッ
クと、本発明で言及しない種別の受信フレームを格納で
きる容量のメモリと、自局データを送信するための送信
データを格納するための送信バッファ手段のための容量
のメモリとを備えている。
【００２７】ここで、受信データフレーム転送制御回路
７０は、図２にその構成例を示すように、受信完了信号
３４、トークンパッシング方式送受信制御回路３０から
の受信開始信号３５、正常または異常受信完了のステー
タス信号３６、受信データ書き込みタイミング信号３７
を受けて、転送回路のタイミング信号７７，７８を発生
する転送タイミング回路７１と、トークンパッシング方
式送受信制御回路３０からバッファメモリバス４１に出
力される受信データフィールド長ＷＮを転送タイミング
回路７１からのタイミング信号７７によりラッチするカ
ウンタＷＮ−ＣＮＴ７２と、タイミング信号７８により
コモンメモリ格納先頭番地ＡＤＲＳをラッチするレジス
タＡＤＲＳ７３と、アドレス変換メモリ回路８０のＡＤ
ＲＳ番地から読み出した受信データの格納されているブ
ロックの先頭番地をラッチするＮＥＸＴ−ＰＴＲ７４
と、空きブロックの先頭番地をラッチしているＢＦ−Ｐ
ＴＲ７５とからなっている。
７０は、図２にその構成例を示すように、受信完了信号
３４、トークンパッシング方式送受信制御回路３０から
の受信開始信号３５、正常または異常受信完了のステー
タス信号３６、受信データ書き込みタイミング信号３７
を受けて、転送回路のタイミング信号７７，７８を発生
する転送タイミング回路７１と、トークンパッシング方
式送受信制御回路３０からバッファメモリバス４１に出
力される受信データフィールド長ＷＮを転送タイミング
回路７１からのタイミング信号７７によりラッチするカ
ウンタＷＮ−ＣＮＴ７２と、タイミング信号７８により
コモンメモリ格納先頭番地ＡＤＲＳをラッチするレジス
タＡＤＲＳ７３と、アドレス変換メモリ回路８０のＡＤ
ＲＳ番地から読み出した受信データの格納されているブ
ロックの先頭番地をラッチするＮＥＸＴ−ＰＴＲ７４
と、空きブロックの先頭番地をラッチしているＢＦ−Ｐ
ＴＲ７５とからなっている。
【００２８】一方、アドレス変換メモリ回路８０は、図
３にその構成例を示すように、受信データフレーム転送
制御回路７０とバッファメモリバス４０からのアドレス
およびデータバスの各々９１，９２および４２，４１を
マルチプレックスするマルチプレクサＭＰＸ１−８６，
ＭＰＸ２−８７と、デュアルポートメモリ８３と、ホス
トアドレスバス入力６２と当該ホストアドレスバス入力
６２に対応した受信データの格納されているブロックの
先頭番地を示すデュアルポートメモリ８３からの読み出
しデータ８５とを用いて、実際の仮装コモンメモリアド
レスを計算する計算機（加算器）８１とからなってい
る。
３にその構成例を示すように、受信データフレーム転送
制御回路７０とバッファメモリバス４０からのアドレス
およびデータバスの各々９１，９２および４２，４１を
マルチプレックスするマルチプレクサＭＰＸ１−８６，
ＭＰＸ２−８７と、デュアルポートメモリ８３と、ホス
トアドレスバス入力６２と当該ホストアドレスバス入力
６２に対応した受信データの格納されているブロックの
先頭番地を示すデュアルポートメモリ８３からの読み出
しデータ８５とを用いて、実際の仮装コモンメモリアド
レスを計算する計算機（加算器）８１とからなってい
る。
【００２９】次に、以上のように構成した本実施例の受
信データ転送制御装置の一連の作用に付いて、図４に示
すフロー図を用いて説明する。なお図４は、受信データ
フレーム転送制御処理の手順（受信データフレーム転送
制御回路７０の転送タイミング発生回路７１に於けるタ
イミング信号発生と処理の手順）を示している。
信データ転送制御装置の一連の作用に付いて、図４に示
すフロー図を用いて説明する。なお図４は、受信データ
フレーム転送制御処理の手順（受信データフレーム転送
制御回路７０の転送タイミング発生回路７１に於けるタ
イミング信号発生と処理の手順）を示している。
【００３０】いま、各ノードにより送信され、図６で示
されるようなフレームフォーマットを持つデータフレー
ムは、図１に示すようなハードウェア構成例を有する各
ノードのトランシーバ回路３１により信号受信される。
このトランシーバ回路３１からの出力３２は、トークン
パッシング方式送受信制御回路３０に導かれる。そし
て、このトークンパッシング方式送受信制御回路３０に
より、受信フレーム中のＤＡフィールドが自局を指定し
ているか、同報または群同報アドレスかが一致検出さ
れ、各々に一致する場合には、トークンパッシング方式
送受信制御回路３０によりデータフレームの取り込みが
行なわれる。そして、受信したデータフレームのＦＣフ
ィールドからＦＣＳフィールドまでの受信データが、バ
ッファメモリバス４０に受信開始信号３５と共に、受信
データ書き込みタイミング信号３７のタイミングで出力
される。
されるようなフレームフォーマットを持つデータフレー
ムは、図１に示すようなハードウェア構成例を有する各
ノードのトランシーバ回路３１により信号受信される。
このトランシーバ回路３１からの出力３２は、トークン
パッシング方式送受信制御回路３０に導かれる。そし
て、このトークンパッシング方式送受信制御回路３０に
より、受信フレーム中のＤＡフィールドが自局を指定し
ているか、同報または群同報アドレスかが一致検出さ
れ、各々に一致する場合には、トークンパッシング方式
送受信制御回路３０によりデータフレームの取り込みが
行なわれる。そして、受信したデータフレームのＦＣフ
ィールドからＦＣＳフィールドまでの受信データが、バ
ッファメモリバス４０に受信開始信号３５と共に、受信
データ書き込みタイミング信号３７のタイミングで出力
される。
【００３１】一方、転送タイミング発生回路７１は、図
４に示すステップＳ１により受信開始を検出すると、ス
テップＳ２によりバッファメモリバス４０上の受信デー
タフィールド長ＷＮとコモンメモリ格納先頭番地ＡＤＲ
ＳをＷＮ−ＣＮＴ７２，ＡＤＲＳ７３に、タイミング信
号７７，７８を発生してラッチする。次に、ステップＳ
３によりＡＤＲＳ７３の値によりアドレス変換メモリ回
路８０をアクセスし、その読み出し値をＮＥＸＴ−ＰＴ
Ｒ７４にタイミング信号７９によりラッチする。次に、
ステップＳ４により、受信データ書き込みタイミング信
号３７毎にＷＮ−ＣＮＴ７２をカウントダウンする。さ
らに、ＢＦ−ＰＴＲ７５の値を上位アドレスとし、また
ＷＮ−ＣＮＴ７２の値を下位アドレスとして、受信バッ
ファの格納番地を指定して受信データを書き込む。そし
て、ステップＳ５により、ＷＮ−ＣＮＴ７２がカウント
ダウンして−１となるまで上記の処理を繰り返し行な
う。
４に示すステップＳ１により受信開始を検出すると、ス
テップＳ２によりバッファメモリバス４０上の受信デー
タフィールド長ＷＮとコモンメモリ格納先頭番地ＡＤＲ
ＳをＷＮ−ＣＮＴ７２，ＡＤＲＳ７３に、タイミング信
号７７，７８を発生してラッチする。次に、ステップＳ
３によりＡＤＲＳ７３の値によりアドレス変換メモリ回
路８０をアクセスし、その読み出し値をＮＥＸＴ−ＰＴ
Ｒ７４にタイミング信号７９によりラッチする。次に、
ステップＳ４により、受信データ書き込みタイミング信
号３７毎にＷＮ−ＣＮＴ７２をカウントダウンする。さ
らに、ＢＦ−ＰＴＲ７５の値を上位アドレスとし、また
ＷＮ−ＣＮＴ７２の値を下位アドレスとして、受信バッ
ファの格納番地を指定して受信データを書き込む。そし
て、ステップＳ５により、ＷＮ−ＣＮＴ７２がカウント
ダウンして−１となるまで上記の処理を繰り返し行な
う。
【００３２】やがて、ＷＮ−ＣＮＴ７２が−１に達する
と、ステップＳ６によりトークンパッシング方式送受信
制御回路３０からの受信完了信号３４、正常または異常
受信完了のステータス信号３６を待つ。そして、ステッ
プＳ７により、正常または異常受信完了のステータス信
号３６が異常受信完了の場合には、処理を中断して再度
トークンパッシング方式送受信制御回路３０からの受信
開始信号３５を持つステップＳ１に移行する。そして、
ステップＳ７により、正常または異常受信完了のステー
タス信号３６が正常受信完了の場合には、ステップＳ８
によりＢＦ−ＰＴＲ７５の値をＡＤＲＳで示されるアド
レス変換メモリ番地に書き込み、さらにＮＥＸＴ−ＰＴ
Ｒ７４の値をＢＦ−ＰＴＲ７５に書き換える。これらの
一連の処理を完了すると、ステップＳ１に戻り、再び受
信フレームの開始を待つ。
と、ステップＳ６によりトークンパッシング方式送受信
制御回路３０からの受信完了信号３４、正常または異常
受信完了のステータス信号３６を待つ。そして、ステッ
プＳ７により、正常または異常受信完了のステータス信
号３６が異常受信完了の場合には、処理を中断して再度
トークンパッシング方式送受信制御回路３０からの受信
開始信号３５を持つステップＳ１に移行する。そして、
ステップＳ７により、正常または異常受信完了のステー
タス信号３６が正常受信完了の場合には、ステップＳ８
によりＢＦ−ＰＴＲ７５の値をＡＤＲＳで示されるアド
レス変換メモリ番地に書き込み、さらにＮＥＸＴ−ＰＴ
Ｒ７４の値をＢＦ−ＰＴＲ７５に書き換える。これらの
一連の処理を完了すると、ステップＳ１に戻り、再び受
信フレームの開始を待つ。
【００３３】一方、図１でホスト機器６０は、コモンメ
モリの内容を読み出す場合、機器インターフェイス回路
２４を経由して読み出すコモンメモリアドレスをアドレ
ス変換メモリ７０に送る。また、図３でホスト機器６０
からのコモンメモリアドレス信号はホストアドレスバス
入力６２に導かれ、デュアルポートメモリ８３のアドレ
ス信号入力となってメモリ内容を読み出す。この読み出
された値は、前述した処理ステップＳ８で書き込まれた
仮装コモンメモリの実際の受信バッファロックの先頭番
地である。そこで、ホストアドレスバス入力６２とこの
読み出しデータ８５とを加算器８１によって加算を行な
うことにより、実際の仮装コモンメモリのアドレスを生
成する。ここで、加算が必要なのは、デュアルポートメ
モリ８３に保持している先頭番地が、ブロック容量毎の
倍数に対応する上位アドレス値のみのためである。従っ
て、ホスト機器６０が読み出そうとしたコモンメモリ番
地は、アドレス変換メモリ回路８０により受信データが
格納保持されている受信バッファ２１のメモリ番地に変
換されてアクセスされる。
モリの内容を読み出す場合、機器インターフェイス回路
２４を経由して読み出すコモンメモリアドレスをアドレ
ス変換メモリ７０に送る。また、図３でホスト機器６０
からのコモンメモリアドレス信号はホストアドレスバス
入力６２に導かれ、デュアルポートメモリ８３のアドレ
ス信号入力となってメモリ内容を読み出す。この読み出
された値は、前述した処理ステップＳ８で書き込まれた
仮装コモンメモリの実際の受信バッファロックの先頭番
地である。そこで、ホストアドレスバス入力６２とこの
読み出しデータ８５とを加算器８１によって加算を行な
うことにより、実際の仮装コモンメモリのアドレスを生
成する。ここで、加算が必要なのは、デュアルポートメ
モリ８３に保持している先頭番地が、ブロック容量毎の
倍数に対応する上位アドレス値のみのためである。従っ
て、ホスト機器６０が読み出そうとしたコモンメモリ番
地は、アドレス変換メモリ回路８０により受信データが
格納保持されている受信バッファ２１のメモリ番地に変
換されてアクセスされる。
【００３４】以上のように処理することにより、システ
ム全体に共通の一意のメモリアドレスをもつ仮装コモン
メモリからデータを読み出したのと同様の処理が行なえ
ることで、従来必要であった受信バッファ２１からコモ
ンメモリへの転送処理なしで、各ノードの受信データを
利用することが可能となる。
ム全体に共通の一意のメモリアドレスをもつ仮装コモン
メモリからデータを読み出したのと同様の処理が行なえ
ることで、従来必要であった受信バッファ２１からコモ
ンメモリへの転送処理なしで、各ノードの受信データを
利用することが可能となる。
【００３５】上述したように、本実施例においては、受
信データの転送処理時間を大幅に短縮することができ、
ひいてはシステム全体のデータ伝送速度の高速化を図る
ことが可能となる。特に、共通伝送路（ＬＡＮ）上のト
ラフィックが非常に重く、すなわち間断なくデータを受
信して処理する場合に非常に有効なものとなる。換言す
ると、ＬＡＮの受信データ処理に関して一般的に問題と
なる、ＬＡＮの信号伝送速度の高速化に伴ない受信する
データの処理が追従できず、ＬＡＮ全体としてのデータ
転送能力の向上が期待したほど見込めないことに対する
有効な解決となる。
信データの転送処理時間を大幅に短縮することができ、
ひいてはシステム全体のデータ伝送速度の高速化を図る
ことが可能となる。特に、共通伝送路（ＬＡＮ）上のト
ラフィックが非常に重く、すなわち間断なくデータを受
信して処理する場合に非常に有効なものとなる。換言す
ると、ＬＡＮの受信データ処理に関して一般的に問題と
なる、ＬＡＮの信号伝送速度の高速化に伴ない受信する
データの処理が追従できず、ＬＡＮ全体としてのデータ
転送能力の向上が期待したほど見込めないことに対する
有効な解決となる。
【００３６】また、各ノードの出力データを確実に格納
することができ、しかも常に正しいデータを受信バッフ
ァに格納でき、ホスト機器側からのコモンメモリアドレ
スを指定して、正常なデータを確実に読み出すことが可
能となる。
することができ、しかも常に正しいデータを受信バッフ
ァに格納でき、ホスト機器側からのコモンメモリアドレ
スを指定して、正常なデータを確実に読み出すことが可
能となる。
【００３７】さらに、本装置を実現するためのハードウ
ェアとしても、安価な一般的なメモリを組み合わせるこ
とによって容易に構成することができるため、広く一般
のデータ伝送システムにおける受信データ処理に対して
有効に適用することが可能となる。尚、本発明の受信デ
ータ転送制御装置を適用するネットワークシステムの形
態は、バス型、ループ型、スター型等に特定されるもの
ではない。従って、共通伝送路として用いるケーブル
も、電気式、光式、無線式等に特に限定されるものでは
ない。
ェアとしても、安価な一般的なメモリを組み合わせるこ
とによって容易に構成することができるため、広く一般
のデータ伝送システムにおける受信データ処理に対して
有効に適用することが可能となる。尚、本発明の受信デ
ータ転送制御装置を適用するネットワークシステムの形
態は、バス型、ループ型、スター型等に特定されるもの
ではない。従って、共通伝送路として用いるケーブル
も、電気式、光式、無線式等に特に限定されるものでは
ない。
【００３８】
【発明の効果】以上説明したように本発明によれば、受
信データの転送処理時間を大幅に短縮でき、システム全
体のデータ伝送速度の高速化を図ることが可能な極めて
信頼性の高いデータ伝送システムにおける受信データ転
送制御装置が提供できる。
信データの転送処理時間を大幅に短縮でき、システム全
体のデータ伝送速度の高速化を図ることが可能な極めて
信頼性の高いデータ伝送システムにおける受信データ転
送制御装置が提供できる。
【図１】本発明による受信データ転送制御装置を適用し
た場合の一実施例を示すブロック図。
た場合の一実施例を示すブロック図。
【図２】同実施例における受信データフレーム転送制御
回路の詳細な構成例を示すブロック図。
回路の詳細な構成例を示すブロック図。
【図３】同実施例におけるアドレス変換メモリ回路の詳
細な構成例を示すブロック図。
細な構成例を示すブロック図。
【図４】同実施例における受信データ転送制御処理の手
順を示すフロー図。
順を示すフロー図。
【図５】連続プロセス制御システムに適応されるＬＡＮ
システムの構成例を示す概要図。
システムの構成例を示す概要図。
【図６】各ノードで伝送されるデータフレームのフレー
ムフォーマットの一例を示す概要図。
ムフォーマットの一例を示す概要図。
【図７】各ノードで伝送されるデータフレームの伝送路
上でのフレーム列の一例を示す概要図。
上でのフレーム列の一例を示す概要図。
【図８】従来技術により構成したノードのハードウェア
構成の一例を示すブロック図。
構成の一例を示すブロック図。
【図９】正常受信、受信誤りのある場合の受信フレーム
データの受信バッファ内への格納状態の一例を示す模式
図。
データの受信バッファ内への格納状態の一例を示す模式
図。
１０1 −１０n …ノード、２０…コモンメモリ、２１…
受信バッファ、２２…ＤＭＡ制御回路、２３…ゲート回
路、２４…機器インターフェイス回路、３０…トークン
パッシング方式送受信制御回路、３１…トランシーバ回
路、３２…受信出力、３３…送受信制御プロセッサ、３
４…データフレーム受信完了検出信号、４０…バッファ
メモリバス、４１…バッファメモリデータバス、４２…
バッファメモリアドレスバス、５０…コモンメモリバ
ス、５１…コモンメモリデータバス、５２…コモンメモ
リアドレスバス、６０…ホスト機器、６１…ホストシス
テムバス、７０…受信データフレーム転送制御回路、７
１…転送タイミング回路、７２…カウンタＷＮ−ＣＮ
Ｔ、７３…レジスタＡＤＲＳ、７４…ＮＥＸＴ−ＰＴ
Ｒ、７５…ＢＦ−ＰＴＲ、８０…アドレス変換メモリ回
路、８１…計算機（加算器）、８３…デュアルポートメ
モリ、８６…マルチプレクサＭＰＸ１、８７…マルチプ
レクサＭＰＸ２、Ｌ…共通伝送路、ＣＭ…コモンメモ
リ、ＰＡ…プリアンブル、ＳＤ…スタートデリミタ、Ｆ
Ｃ…フレーム制御、ＤＡ…受信先アドレス、ＳＡ…送信
元アドレス、ＤＳＡＰ…受信先アドレス識別子、ＳＳＡ
Ｐ…送信元アドレス識別子、Ｃ…情報コマンド、ＷＮ…
情報ワード数、ＡＤＲＳ…開始メモリアドレス、ＤＡＴ
Ａ０−ＤＡＴＡｎ…データ、ＦＣＳ…フレームチェック
シーケンス、Ｄ１…データフレーム、ＴＫ…トークフレ
ーム。
受信バッファ、２２…ＤＭＡ制御回路、２３…ゲート回
路、２４…機器インターフェイス回路、３０…トークン
パッシング方式送受信制御回路、３１…トランシーバ回
路、３２…受信出力、３３…送受信制御プロセッサ、３
４…データフレーム受信完了検出信号、４０…バッファ
メモリバス、４１…バッファメモリデータバス、４２…
バッファメモリアドレスバス、５０…コモンメモリバ
ス、５１…コモンメモリデータバス、５２…コモンメモ
リアドレスバス、６０…ホスト機器、６１…ホストシス
テムバス、７０…受信データフレーム転送制御回路、７
１…転送タイミング回路、７２…カウンタＷＮ−ＣＮ
Ｔ、７３…レジスタＡＤＲＳ、７４…ＮＥＸＴ−ＰＴ
Ｒ、７５…ＢＦ−ＰＴＲ、８０…アドレス変換メモリ回
路、８１…計算機（加算器）、８３…デュアルポートメ
モリ、８６…マルチプレクサＭＰＸ１、８７…マルチプ
レクサＭＰＸ２、Ｌ…共通伝送路、ＣＭ…コモンメモ
リ、ＰＡ…プリアンブル、ＳＤ…スタートデリミタ、Ｆ
Ｃ…フレーム制御、ＤＡ…受信先アドレス、ＳＡ…送信
元アドレス、ＤＳＡＰ…受信先アドレス識別子、ＳＳＡ
Ｐ…送信元アドレス識別子、Ｃ…情報コマンド、ＷＮ…
情報ワード数、ＡＤＲＳ…開始メモリアドレス、ＤＡＴ
Ａ０−ＤＡＴＡｎ…データ、ＦＣＳ…フレームチェック
シーケンス、Ｄ１…データフレーム、ＴＫ…トークフレ
ーム。
Claims (2)
- 【請求項１】 共通伝送路に接続された各ノードでは、
各々所定の周期で順番にデータを一斉同報通信または群
同報通信にて伝送し、他のノードでは、データフレーム
を受信し受信フレームに含まれるフレーム種別が前記デ
ータフレームを指定しているか検出し、データフレーム
が前記データフレームの場合には、前記データを取り出
して受信バッファに格納し、かつシステム全体に共通で
一意の特定アドレスを用いて受信データを読み出すこと
により前記各ノード間の情報交換を行なうトークンパッ
シング方式によるメディアアクセス制御を用いたデータ
伝送システムにおける受信データ転送制御装置におい
て、 前記共通伝送路に接続されてデータフレームを受信し、
またデータフレームを送出するトランシーバ手段と、 前記トランシーバ手段からのデータフレームを受信し、
当該受信データフレームに含まれる受信先アドレスが自
局を指定しているか否かを検出し、自局宛の場合にはデ
ータフレームを受信し、また前記データをトークンパッ
シング方式メディアアクセス制御方式に従って前記トラ
ンシーバ手段に送出し、さらに自局宛のデータフレーム
の受信開始を検出して受信開始信号を出力し、さらにま
た前記受信データフレームが誤りなく受信されたか否か
を検出して、正常または異常状態を示す信号と共に受信
完了信号を出力するトークンパッシング方式送受信制御
手段と、 前記トークンパッシング方式送受信制御手段からの受信
開始信号を受信して、受信データフレームに含まれてい
るフレーム種別が前記データフレームか否かを検出し、
受信データフレームが前記データフレームの場合には前
記受信データフレームに含まれている受信データの格納
先メモリアドレスを取り出して保持し、また前記受信デ
ータフレームに含まれる所定の受信データを取り出し、
さらに前記受信完了信号を受信して正常または異常受信
かを検出して受信データの受信バッファ手段への格納を
制御する受信データフレーム転送制御手段と、 前記トークンパッシング方式送受信制御手段に対して、
前記送信すべきデータを格納している送信バッファ手段
と、 前記受信データフレーム転送制御手段からの受信データ
を受信して格納する受信バッファ手段と、 前記受信バッファ手段に格納されている前記受信データ
のアドレスを格納していると共に、前記受信バッファ手
段の受信データをアクセスするために外部から入力され
る前記特定のアドレスを、前記受信データが格納されて
いる受信バッファ手段の前記アドレスに変換して変換ア
ドレスを生成するアドレス変換メモリ手段と、 前記アドレス変換メモリ手段に対して前記受信データを
アクセスするために前記特定のアドレスを供給する外部
インターフェイス手段と、 を備えて成ることを特徴とするデータ伝送システムにお
ける受信データ転送制御装置。 - 【請求項２】 前記受信バッファ手段としては、前記デ
ータフレームに含まれる所定のデータの数に等しいブロ
ックサイズ毎に分割し、かつブロックの個数は受信する
データフレーム総数より余分に１つ多い構成とし、 また、前記受信データフレーム転送制御手段としては、
前記トークンパッシング方式送受信制御手段からのデー
タフレームの受信開始信号を受信して、受信データフレ
ームが前記データフレームであることを検出すると、空
き状態にある前記受信バッファ手段の一つのブロックに
受信データを転送して格納し、前記トークンパッシング
方式送受信制御手段からの正常受信完了信号を検出する
と、前記外部インターフェイス手段から当該ブロックが
新たな受信データと見なせるように、前記アドレス変換
メモリ手段の前記特定アドレスに対応する受信データが
格納されている受信バッファ手段のアドレスを当該ブロ
ックのアドレスに書換え、また書き換えられて不用とな
った古い受信データが格納されている受信バッファ手段
のブロックを次の受信データが書き込めるようにし、さ
らに異常受信完了信号を検出すると、前記アドレス変換
メモリ手段の内容更新を行なわずに、当該ブロックを再
び次の受信データが書き込めるようにしたことを特徴と
する請求項１に記載のデータ伝送システムにおける受信
データ転送制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03295734A JP3075809B2 (ja) | 1991-11-12 | 1991-11-12 | データ伝送システムにおける受信データ転送制御装置 |
| US07/973,916 US5353284A (en) | 1991-11-12 | 1992-11-12 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03295734A JP3075809B2 (ja) | 1991-11-12 | 1991-11-12 | データ伝送システムにおける受信データ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136788A JPH05136788A (ja) | 1993-06-01 |
| JP3075809B2 true JP3075809B2 (ja) | 2000-08-14 |
Family
ID=17824483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03295734A Expired - Lifetime JP3075809B2 (ja) | 1991-11-12 | 1991-11-12 | データ伝送システムにおける受信データ転送制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5353284A (ja) |
| JP (1) | JP3075809B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553308A (en) * | 1993-03-05 | 1996-09-03 | Alcatel Network Systems, Inc. | Serial communication format and methodology |
| US5544163A (en) * | 1994-03-08 | 1996-08-06 | Excel, Inc. | Expandable telecommunications system |
| JP2655495B2 (ja) * | 1994-11-07 | 1997-09-17 | 日本電気株式会社 | Ａｔｍセルフォーマット変換回路 |
| JPH08307442A (ja) * | 1995-05-12 | 1996-11-22 | Toshiba Corp | データ伝送方式 |
| KR100533991B1 (ko) | 1997-12-27 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체 장치의 고유전체 캐패시터 제조방법 |
| JP3651573B2 (ja) * | 1999-06-30 | 2005-05-25 | 三菱電機株式会社 | ファクトリーオートメーションシステムの制御方法、ファクトリーオートメーションシステムの中央制御装置 |
| US7945745B2 (en) | 2007-09-17 | 2011-05-17 | General Electric Company | Methods and systems for exchanging data |
| TW200921395A (en) * | 2007-11-14 | 2009-05-16 | Sonix Technology Co Ltd | System and method of direct memory access |
| JP2015226244A (ja) * | 2014-05-29 | 2015-12-14 | ファナック株式会社 | 通信サイクルタイムを短縮できる制御装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730308A (en) * | 1985-10-04 | 1988-03-08 | International Business Machines Corporation | Interface between a computer bus and a serial packet link |
| US4727538A (en) * | 1986-05-20 | 1988-02-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Information transfer method and arrangement |
| US4998245A (en) * | 1987-12-17 | 1991-03-05 | Matsushita Electric Industrial Co., Ltd. | Information transmission system having collective data transmission and collection devices |
| JP2667532B2 (ja) * | 1989-10-06 | 1997-10-27 | 株式会社東芝 | Ｌａｎコントローラ |
-
1991
- 1991-11-12 JP JP03295734A patent/JP3075809B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-12 US US07/973,916 patent/US5353284A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136788A (ja) | 1993-06-01 |
| US5353284A (en) | 1994-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728760B2 (ja) | データ伝送装置並びに受信データ処理方法 | |
| US5050165A (en) | Bridge circuit for interconnecting networks | |
| KR920001576B1 (ko) | 토큰패싱 버스 방식을 사용한 네트워크 시스템 | |
| US5247626A (en) | Fddi controller having flexible buffer management | |
| US5210749A (en) | Configuration of srams as logical fifos for transmit and receive of packet data | |
| JP3863912B2 (ja) | データ伝送の自動開始装置 | |
| KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
| RU2401452C2 (ru) | Способ передачи данных в сообщениях по линии связи системы связи, а также коммуникационный модуль, абонентское устройство системы связи и система связи для осуществления этого способа | |
| RU2377729C2 (ru) | Способ и устройство для обращения к памяти сообщений коммуникационного модуля | |
| JP4691601B2 (ja) | データのサイクリック伝送のための方法、通信ネットワーク、及び制御装置 | |
| KR100280642B1 (ko) | 이더넷 컨트롤러의 메모리 관리 장치 및 그 제어방법 | |
| US6105079A (en) | Apparatus and method in a network interface device for selectively supplying long bit information related to a data frame to a buffer memory and a read controller for initiation of data transfers | |
| JPS61225946A (ja) | ローカル・エリア・ネツトワークにおいて第１のノードから第２のノードを診断する方法 | |
| JP4903801B2 (ja) | ＦｌｅｘＲａｙ通信モジュールとＦｌｅｘＲａｙ加入者装置とを繋ぐ加入者インタフェース、およびＦｌｅｘＲａｙ通信モジュールとＦｌｅｘＲａｙ加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法 | |
| JP3075809B2 (ja) | データ伝送システムにおける受信データ転送制御装置 | |
| JPS6336586B2 (ja) | ||
| JP2009502072A (ja) | ＦｌｅｘＲａｙ通信モジュール及びＦｌｅｘＲａｙ通信制御装置、並びにＦｌｅｘＲａｙ通信接続とＦｌｅｘＲａｙ加入者装置との間でメッセージを伝送する方法 | |
| US6516371B1 (en) | Network interface device for accessing data stored in buffer memory locations defined by programmable read pointer information | |
| US5392399A (en) | Bridge system for selectively routing frame with ordering parameter identifying ordering of identifiers only based upon its source identifier | |
| US6041286A (en) | Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network | |
| US6457072B1 (en) | System and method for effectively performing physical direct memory access operations | |
| JP3169856B2 (ja) | マルチノード情報処理システム | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| JPS5979655A (ja) | デ−タ伝送システム | |
| CN114615106A (zh) | 环形数据处理系统、方法以及网络设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |