JPS59114941A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS59114941A JPS59114941A JP22434682A JP22434682A JPS59114941A JP S59114941 A JPS59114941 A JP S59114941A JP 22434682 A JP22434682 A JP 22434682A JP 22434682 A JP22434682 A JP 22434682A JP S59114941 A JPS59114941 A JP S59114941A
- Authority
- JP
- Japan
- Prior art keywords
- data
- local
- serial
- mask
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
- G05B2219/1215—Master slave system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15017—Optical fiber
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のプログラマブルコントローラ間をケー
ブルまたは光ファイバでループ状に接続する事により各
プログラマブルコントローラ間のデータ通信が可能な、
データ通信機能付プログラマブルコントローラに関する
ものである。
ブルまたは光ファイバでループ状に接続する事により各
プログラマブルコントローラ間のデータ通信が可能な、
データ通信機能付プログラマブルコントローラに関する
ものである。
従来例の構成とその問題点
プログラマブルコントローラ（以下ＰＣと略す）が普及
し、ｐｃｔ使ったラインのシステム化が一般化するに伴
ない、ＰＣと２０間およびＰＣとコンピュータ間のデー
タ転送が頻繁に行なわれるようになって来た。
し、ｐｃｔ使ったラインのシステム化が一般化するに伴
ない、ＰＣと２０間およびＰＣとコンピュータ間のデー
タ転送が頻繁に行なわれるようになって来た。
従来、ＰＣのデータ転送はパラレルに信号線を接続する
事によって行なっていただめ、転送データの量が多い場
合には、信号線にかかるコストの上昇、転送データの信
頼性の低化等の問題点があった。
事によって行なっていただめ、転送データの量が多い場
合には、信号線にかかるコストの上昇、転送データの信
頼性の低化等の問題点があった。
発明の目的
本発明は上記の問題点を解決するために、ＰＣ内の送信
データを、ループ状のデータハイウェイを通じて他のＰ
Ｃにシリアル転送することが可能な、データ通信機能付
ＰＣを提供することを目的とする。
データを、ループ状のデータハイウェイを通じて他のＰ
Ｃにシリアル転送することが可能な、データ通信機能付
ＰＣを提供することを目的とする。
発明の構成
本発明のＰＣは、シリアルデータ通信のためのシリアル
入出力ポート、ＰＣの入出力ポートとなるパラレル入出
力ポート、ユーザプログラムおよびデータ通信等の制御
プログラムを格能し、またシリアル送受信データや入出
力データ等のバッファメモリとしても使用されるメモリ
、およびＣＰＵから構成されてお９、データ通信機能は
、１台のマスクＰＣおよび１台または複数台のローカル
ＰＣをデータハイウェイ上に接続することによって発揮
され、マスクＰＣはすべてのローカルＰＣに送信データ
を順次転送すると共に、すべてのローカルＰＣに対して
送信権を順次与えてローカルＰＣからのデータを受信す
る、という一連の動作を繰り返すため、マスクＰＣとロ
ーカルＰＣの対応するシリアル送受信バッファ間のデー
タ転送が自動的に行なわれる。
入出力ポート、ＰＣの入出力ポートとなるパラレル入出
力ポート、ユーザプログラムおよびデータ通信等の制御
プログラムを格能し、またシリアル送受信データや入出
力データ等のバッファメモリとしても使用されるメモリ
、およびＣＰＵから構成されてお９、データ通信機能は
、１台のマスクＰＣおよび１台または複数台のローカル
ＰＣをデータハイウェイ上に接続することによって発揮
され、マスクＰＣはすべてのローカルＰＣに送信データ
を順次転送すると共に、すべてのローカルＰＣに対して
送信権を順次与えてローカルＰＣからのデータを受信す
る、という一連の動作を繰り返すため、マスクＰＣとロ
ーカルＰＣの対応するシリアル送受信バッファ間のデー
タ転送が自動的に行なわれる。
実施例の説明
第１図に本発明のＰＣによるＰＣネットワークの構成を
示す。ＰＣネットワークは１台のマスクＰＣ１，１台ま
たは複数台のローカルＰＣ２、およびケーブルまたは光
ファイバによるデータハイウェイ３によって構成されて
いる。マスクＰＣＩまたはローカルＰＣ２が送信したデ
ータは、データハイウェイ３上を一方向に伝搬して行き
、ローカルＰＣ２ｉ順次通過してマスクＰＣｌ４で到達
する。このＰＣネットワークにおいて、マスクＰＣ１と
任意のローカルＰＣ２との間のデータ転送は直接可能で
あるが、複数台のローカルＰＣ２の間のデータ転送はマ
スタＰＣ１’ｉｚ介して行なう必要がある。
示す。ＰＣネットワークは１台のマスクＰＣ１，１台ま
たは複数台のローカルＰＣ２、およびケーブルまたは光
ファイバによるデータハイウェイ３によって構成されて
いる。マスクＰＣＩまたはローカルＰＣ２が送信したデ
ータは、データハイウェイ３上を一方向に伝搬して行き
、ローカルＰＣ２ｉ順次通過してマスクＰＣｌ４で到達
する。このＰＣネットワークにおいて、マスクＰＣ１と
任意のローカルＰＣ２との間のデータ転送は直接可能で
あるが、複数台のローカルＰＣ２の間のデータ転送はマ
スタＰＣ１’ｉｚ介して行なう必要がある。
第２図に、マスクＰＣ１からローカルＰＣ２にデータ転
送が行なわれる時のフレームフォーマットを示す。各フ
レームは９ビツトで構成され、最終ヒツト９はヘッドフ
レーム４を他のフレームと識別するために使用される。
送が行なわれる時のフレームフォーマットを示す。各フ
レームは９ビツトで構成され、最終ヒツト９はヘッドフ
レーム４を他のフレームと識別するために使用される。
ヘッドフレーム４はデータ転送の対象となるローカルＰ
Ｃアドレス８を含む。
Ｃアドレス８を含む。
ヘッドフレーム４に続いて送信されるコントロールフレ
ーム５の最初のビット１０は、１であれば引き続いてロ
ーカルＰＣ２へのデータフレーム６が送信されることを
示し、０であればローカルＰＣ２に対してデータ送信を
要求することを示す。
ーム５の最初のビット１０は、１であれば引き続いてロ
ーカルＰＣ２へのデータフレーム６が送信されることを
示し、０であればローカルＰＣ２に対してデータ送信を
要求することを示す。
２番目のビット１１はファンクションビットと呼び、マ
スクＰＣ１からローカルＰＣ２へプログラムを転送する
場合等に転送データの種類を区別するために１にする。
スクＰＣ１からローカルＰＣ２へプログラムを転送する
場合等に転送データの種類を区別するために１にする。
３番目から８番目までのビット１２は引き続いて送信さ
れるデータフレーム６の数を示す。
れるデータフレーム６の数を示す。
コントロールフレーム５に続く、データフレーム６は８
ビツトの送信データを含み、データフレーム６の数は送
信するデータの量によって決定される。最後に送信され
るチェックサムフレーム７ハ、ヘッドフレーム４から最
後のデータフレーム６までのチェックサム１４を含む。
ビツトの送信データを含み、データフレーム６の数は送
信するデータの量によって決定される。最後に送信され
るチェックサムフレーム７ハ、ヘッドフレーム４から最
後のデータフレーム６までのチェックサム１４を含む。
次に、マスクＰＣ１がローカルＰＣ２に送信を要求し、
ローカルＰＣ２からマスタＰＣ１Ｖｃデータ転送が行な
われる時のフレームフォーマットを第３図に示す。マス
タＰＣ１がヘッドフレーム４、コントロールフレーム５
、チェックサムフレーム１６を送信した後、ローカルＰ
Ｃアドレス８が示すローカルＰＣ２がデータフレーム１
６およびチェックサムフレーム１７を送信する。コント
ロールフレーム６の最初のビット１ｏは０で、ローカル
ＰＣ２にデータ送信の要求を示す。２番目のビット１１
はファンクションビットで、＃３番目から８番目のビッ
ト１２はローカルＰＣ２に対して送信を要求するデータ
フレーム１６の数ｋ 示ス。チェックサムフレーム１５
は、ヘッドフレーム４およヒ゛コントロールフレーム６
のチェックサム１８を含む。
ローカルＰＣ２からマスタＰＣ１Ｖｃデータ転送が行な
われる時のフレームフォーマットを第３図に示す。マス
タＰＣ１がヘッドフレーム４、コントロールフレーム５
、チェックサムフレーム１６を送信した後、ローカルＰ
Ｃアドレス８が示すローカルＰＣ２がデータフレーム１
６およびチェックサムフレーム１７を送信する。コント
ロールフレーム６の最初のビット１ｏは０で、ローカル
ＰＣ２にデータ送信の要求を示す。２番目のビット１１
はファンクションビットで、＃３番目から８番目のビッ
ト１２はローカルＰＣ２に対して送信を要求するデータ
フレーム１６の数ｋ 示ス。チェックサムフレーム１５
は、ヘッドフレーム４およヒ゛コントロールフレーム６
のチェックサム１８を含む。
ローカルＰＣアドレス８によって示されたローカルＰＣ
２は要求された数のデータフレーム１６に送信データ１
８を乗せて送信した後、データフレーム１６のチェック
サム２０を含むチェックサムフレーム１７を送信する。
２は要求された数のデータフレーム１６に送信データ１
８を乗せて送信した後、データフレーム１６のチェック
サム２０を含むチェックサムフレーム１７を送信する。
第４図にマスクＰＣ１がローカルＰＣ２との間のデータ
通信を行なう順序と示す。まずマスクＰＣ１はアドレス
が１からＮまでのローカルＰＣ２に対して、第２図に示
したフレームフォーマットのデータ転送２１を順次行な
う。次にマスクＰＣ１はアドレス１からＮまでのローカ
ルＰＣ２に対し、第３図に示したフレームフォーマット
で送信要求２２を出してローカルＰＣ２からの送信デー
タ２３を受信する。
通信を行なう順序と示す。まずマスクＰＣ１はアドレス
が１からＮまでのローカルＰＣ２に対して、第２図に示
したフレームフォーマットのデータ転送２１を順次行な
う。次にマスクＰＣ１はアドレス１からＮまでのローカ
ルＰＣ２に対し、第３図に示したフレームフォーマット
で送信要求２２を出してローカルＰＣ２からの送信デー
タ２３を受信する。
上記の動作を一定周期で繰り返すことにより、マスクＰ
Ｃ１とローカルＰＣ２の対応するシリアル送受信バック
１間で自動的にデータ転送が行なわれる。マスｐＰｃ１
とローカルＰＣ２との間のシリアル送受信バッファの関
係を第６図に示す。
Ｃ１とローカルＰＣ２の対応するシリアル送受信バック
１間で自動的にデータ転送が行なわれる。マスｐＰｃ１
とローカルＰＣ２との間のシリアル送受信バッファの関
係を第６図に示す。
第６図に本発明のＰＣの構成図を示す。ローカルＰＣ２
とマスクＰＣ１との相違点は、マスクＰＣ１には上流か
らの受信フレームをそのまま下流へ送・信するだめのバ
イパス回路２９がない点である。
とマスクＰＣ１との相違点は、マスクＰＣ１には上流か
らの受信フレームをそのまま下流へ送・信するだめのバ
イパス回路２９がない点である。
まず、ローカルＰＣ２の動作を説明する。データハイウ
ェイ３に光ファイバを使用する場合には、データハイウ
ェイ３上の光信号は光電変換部２８により電気信号に変
換され、シリアル入力ポート３０を通じて、ＣＰＵ３２
に読み込まれる。ＣＰＵ３２はヘッドフレーム４の
ローカルＰＣアドレス８乞読み取り、自分のアドレスと
一致していなければ以後のフレームを無視する。自分の
アドレスと一致していれば次に続くコントロールフレー
ム５を読み込み、最初のビット１ｏが１であれば引き続
いて送られて来るデータフレーム６上の受信データ１３
をメモリ３３内のシリアル受信ノミソファ２４に格納す
る。コントロールフレーム６の最初のビット１ｏがＯで
あればメモリ３３内のシリアル送信バッファ２５のデー
タをシリアル出力ポート３１を通じて送信する。データ
ハイウェイ３に光ファイバを使用する場合には、光電変
換部２８により光信号に変換して送信する。
ェイ３に光ファイバを使用する場合には、データハイウ
ェイ３上の光信号は光電変換部２８により電気信号に変
換され、シリアル入力ポート３０を通じて、ＣＰＵ３２
に読み込まれる。ＣＰＵ３２はヘッドフレーム４の
ローカルＰＣアドレス８乞読み取り、自分のアドレスと
一致していなければ以後のフレームを無視する。自分の
アドレスと一致していれば次に続くコントロールフレー
ム５を読み込み、最初のビット１ｏが１であれば引き続
いて送られて来るデータフレーム６上の受信データ１３
をメモリ３３内のシリアル受信ノミソファ２４に格納す
る。コントロールフレーム６の最初のビット１ｏがＯで
あればメモリ３３内のシリアル送信バッファ２５のデー
タをシリアル出力ポート３１を通じて送信する。データ
ハイウェイ３に光ファイバを使用する場合には、光電変
換部２８により光信号に変換して送信する。
ＣＰＵ３２は上記の動作の他に、メモリ３３内に格納さ
れたＰＣのユーザプログラムを実行することにより、パ
ラレル入力ボート３４を通じて取り入れた入力要素３６
の状態およびシリアル受信バッファ２４のデータに対し
て論理演算を行ない、パラレル出力ポート３５を通じて
の出力要素３７の制御およびシリアル送信バッファ２５
に対する制御を行なう。そのため、ユーザはＰＣのプラ
グラムによってシリアル送受信バッファをアクセスする
だけで、マスクＰＣ１とのシリアル通信機能を利用でき
る。
れたＰＣのユーザプログラムを実行することにより、パ
ラレル入力ボート３４を通じて取り入れた入力要素３６
の状態およびシリアル受信バッファ２４のデータに対し
て論理演算を行ない、パラレル出力ポート３５を通じて
の出力要素３７の制御およびシリアル送信バッファ２５
に対する制御を行なう。そのため、ユーザはＰＣのプラ
グラムによってシリアル送受信バッファをアクセスする
だけで、マスクＰＣ１とのシリアル通信機能を利用でき
る。
次にマスクＰＣＩの動作を説明する０まず、ＣＰＵ８２
はメモリ３３内のシリアル送信ノくソファ１〜Ｎ２６の
データをシリアル出力ポート３１を通じて順次送信する
。次に、アドレス１〜ＮのローカルＰＣ２に対して、シ
リアル出力ポート３１を通じて送信権を与え、ローカル
ＰＣ２が送信したデータをシリアル入カポ−）３０を通
じて受信してメモリ３３内の受信ノくソファ２７に順次
格納する。以上の動作を一定周期で繰り返す。
はメモリ３３内のシリアル送信ノくソファ１〜Ｎ２６の
データをシリアル出力ポート３１を通じて順次送信する
。次に、アドレス１〜ＮのローカルＰＣ２に対して、シ
リアル出力ポート３１を通じて送信権を与え、ローカル
ＰＣ２が送信したデータをシリアル入カポ−）３０を通
じて受信してメモリ３３内の受信ノくソファ２７に順次
格納する。以上の動作を一定周期で繰り返す。
マスクＰＣＩもローカルＰＣ２と同じく、ノ（ラレル入
カポート３４、）（ラレル出力ポート３５、シリアル送
信バッファ１〜Ｎ２６およびシリアル受信バッファ２７
に対してＰＣとしての機能を果たす。
カポート３４、）（ラレル出力ポート３５、シリアル送
信バッファ１〜Ｎ２６およびシリアル受信バッファ２７
に対してＰＣとしての機能を果たす。
発明の効果
以上、本発明によると、各２０間をケーブルまたは光フ
ァイバでループ状に接続するだけで、各２０間のデータ
通信が可能なＰＣネットワークを構成できるだめ、従来
２０間のデータ転送に必要とした多数の信号線が、一対
のケーフ゛ルまたは光ファイバに置き換えられ、信号線
にかかるコストの削減、工事期間の短縮、転送データの
信頼性向上等の効果が得られる。また光ファイバを使用
した場合には耐ノイズ性の向上、伝送速度の向上、各２
０間が電気的に絶縁される等の効果も生じる。
ァイバでループ状に接続するだけで、各２０間のデータ
通信が可能なＰＣネットワークを構成できるだめ、従来
２０間のデータ転送に必要とした多数の信号線が、一対
のケーフ゛ルまたは光ファイバに置き換えられ、信号線
にかかるコストの削減、工事期間の短縮、転送データの
信頼性向上等の効果が得られる。また光ファイバを使用
した場合には耐ノイズ性の向上、伝送速度の向上、各２
０間が電気的に絶縁される等の効果も生じる。
又、本発明のＰＣでは内部のシリアル送受信バッファの
データは自動的に転送されるので、ユーザはシリアル送
受信バッファを読み書きするだけで容易にデータ通信機
能を利用できる。さらに、シリアス転送機能によってマ
スクＰＣからローカルＰＣへプログラムを転送したり、
ローカルＰＣからマスクＰＣへ生産情報を転送する機能
を持つため、ラインの集中曽理機能が拡大する。
データは自動的に転送されるので、ユーザはシリアル送
受信バッファを読み書きするだけで容易にデータ通信機
能を利用できる。さらに、シリアス転送機能によってマ
スクＰＣからローカルＰＣへプログラムを転送したり、
ローカルＰＣからマスクＰＣへ生産情報を転送する機能
を持つため、ラインの集中曽理機能が拡大する。
第１図は本発明の一実施例におけるＰＣによるＰＣネッ
トワークのブロック図、第２図はマスクＰＣからローカ
ルＰＣへのデータ転送時のフレームフォーマット図、第
３図はローカルＰＣからマスクＰＣへのデータ転送時の
フレームフォーマット図、第４図はマスクＰＣおよびロ
ーカルＰＣのデータ通信における送信権の移行状態の説
明図、第６図はマスクＰＣ内のシリアル送受信ノ（ソフ
ァとローカルＰＣ内のシリアル送受信）くソファとの対
応関係の説明図、第６図は本発明の一実施例におけるＰ
Ｃのブロック図である。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １ 瞭 ―
トワークのブロック図、第２図はマスクＰＣからローカ
ルＰＣへのデータ転送時のフレームフォーマット図、第
３図はローカルＰＣからマスクＰＣへのデータ転送時の
フレームフォーマット図、第４図はマスクＰＣおよびロ
ーカルＰＣのデータ通信における送信権の移行状態の説
明図、第６図はマスクＰＣ内のシリアル送受信ノ（ソフ
ァとローカルＰＣ内のシリアル送受信）くソファとの対
応関係の説明図、第６図は本発明の一実施例におけるＰ
Ｃのブロック図である。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １ 瞭 ―
Claims (1)
- ループ構成のデータハイウェイ上へのデータ送信手段と
、データハイウェイ上のデータを受信する手段と、デー
タハイウェイ上の複数のプログラマブルコントローラの
データ送信権を制御する手段と、データハイウェイ上の
他のプログラマブルコントローラとのデータ通信がユー
ザプログラムによって可能となるよう構成された手段と
からなるプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22434682A JPS59114941A (ja) | 1982-12-20 | 1982-12-20 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22434682A JPS59114941A (ja) | 1982-12-20 | 1982-12-20 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59114941A true JPS59114941A (ja) | 1984-07-03 |
Family
ID=16812319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22434682A Pending JPS59114941A (ja) | 1982-12-20 | 1982-12-20 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114941A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190204A (ja) * | 1984-10-09 | 1986-05-08 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
| JPS61161505A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのマスタコントロ−ラ |
| JPS61161506A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
| JPS6222110A (ja) * | 1985-07-19 | 1987-01-30 | ロジヤ−・テイ−・ラヴレニク | 分散された論理制御装置 |
| JPS62121505A (ja) * | 1985-11-22 | 1987-06-02 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
| JPS63113604A (ja) * | 1986-10-30 | 1988-05-18 | Yaskawa Electric Mfg Co Ltd | 複数のプログラマブルコントロ−ラの接続方式 |
| JPS63118803A (ja) * | 1986-11-06 | 1988-05-23 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントロ−ラと遠隔地にある機器間の接続方式 |
| JPH03152603A (ja) * | 1989-11-10 | 1991-06-28 | Fuji Electric Co Ltd | プログラマブルコントローラシステム |
| JPH0686101U (ja) * | 1993-05-27 | 1994-12-13 | 山武ハネウエル株式会社 | 農業機械におけるコントローラ |
-
1982
- 1982-12-20 JP JP22434682A patent/JPS59114941A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190204A (ja) * | 1984-10-09 | 1986-05-08 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
| JPS61161505A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのマスタコントロ−ラ |
| JPS61161506A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
| JPH0340402B2 (ja) * | 1985-01-11 | 1991-06-18 | ||
| JPH0441365B2 (ja) * | 1985-01-11 | 1992-07-08 | Toshiba Machine Co Ltd | |
| JPS6222110A (ja) * | 1985-07-19 | 1987-01-30 | ロジヤ−・テイ−・ラヴレニク | 分散された論理制御装置 |
| JPS62121505A (ja) * | 1985-11-22 | 1987-06-02 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのリンク方式 |
| JPH0439684B2 (ja) * | 1985-11-22 | 1992-06-30 | ||
| JPS63113604A (ja) * | 1986-10-30 | 1988-05-18 | Yaskawa Electric Mfg Co Ltd | 複数のプログラマブルコントロ−ラの接続方式 |
| JPS63118803A (ja) * | 1986-11-06 | 1988-05-23 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントロ−ラと遠隔地にある機器間の接続方式 |
| JPH03152603A (ja) * | 1989-11-10 | 1991-06-28 | Fuji Electric Co Ltd | プログラマブルコントローラシステム |
| JPH0686101U (ja) * | 1993-05-27 | 1994-12-13 | 山武ハネウエル株式会社 | 農業機械におけるコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0203165B1 (en) | Queueing protocol | |
| JPH0223109B2 (ja) | ||
| GB2226738A (en) | Cluster link interface for a local area network | |
| JPH025665A (ja) | アダプタ | |
| EP0959590B1 (en) | Data communication system operating at maximum data rate | |
| JP2955555B1 (ja) | ネットワークシステム | |
| JPH0630511B2 (ja) | 局順可変の環状伝送システム | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| US20120023357A1 (en) | Cyclemaster synchronization in a distributed bridge | |
| US5442631A (en) | Communication control device | |
| JPH0758482B2 (ja) | バスシステム | |
| JP3075809B2 (ja) | データ伝送システムにおける受信データ転送制御装置 | |
| JP2823548B2 (ja) | アクセス方法 | |
| JP3074598B2 (ja) | データ交換装置 | |
| JPS5910104B2 (ja) | 多数ル−プ伝送装置のデ−タ伝送方法 | |
| JPS6384334A (ja) | デ−タ伝送方式 | |
| JP3967792B2 (ja) | パケット化されたデータ通信インタフェース機器のｐｃｉシリアルバスインタフェース機器回路を自律的に動作させるための方法ならびに自律ブート回路 | |
| JP2758752B2 (ja) | 共通バス競合調停方式 | |
| CN117851322A (zh) | 一种航电总线与rs422设备之间的数据传输方法及装置 | |
| SU1569837A1 (ru) | Устройство дл сопр жени магистрали с ЦВМ | |
| JP2823923B2 (ja) | 通信システム | |
| KR19980083753A (ko) | 마스터-슬레이브간의 멀티플렉싱 프로토콜 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JP2000032020A (ja) | ネットワ―クシステム | |
| JPS60229547A (ja) | バス型通信システムにおけるフロ−制御方式 |