JPH0441365B2 - - Google Patents

Info

Publication number
JPH0441365B2
JPH0441365B2 JP60003044A JP304485A JPH0441365B2 JP H0441365 B2 JPH0441365 B2 JP H0441365B2 JP 60003044 A JP60003044 A JP 60003044A JP 304485 A JP304485 A JP 304485A JP H0441365 B2 JPH0441365 B2 JP H0441365B2
Authority
JP
Japan
Prior art keywords
data
programmable controller
programmable
controller
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60003044A
Other languages
English (en)
Other versions
JPS61161505A (ja
Inventor
Yoshihiko Okayama
Hirotoshi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Machine Co Ltd
Original Assignee
Toshiba Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Machine Co Ltd filed Critical Toshiba Machine Co Ltd
Priority to JP304485A priority Critical patent/JPS61161505A/ja
Publication of JPS61161505A publication Critical patent/JPS61161505A/ja
Publication of JPH0441365B2 publication Critical patent/JPH0441365B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Description

【発明の詳細な説明】
(発明の技術分野) この発明は複数のプログラマブルコントローラ
に対して1ケ所からプログラムモニタ等の周辺サ
ービスを可能にし、更に任意の入出力エリア間の
データリンクをも可能にするプログラマブルコン
トローラのマスタコントローラに関する。 (発明の技術的背景とその問題点) プログラマブルコントローラ(シーケンス制御
装置)はコンピユータ技術の発展とあいまつて、
機械制御の加工、、組立、搬送等に広く利用され
ている。このような制御に対して、従来は1台の
プログラマブルコントローラでシステム全体を制
御するようにしたが、システムが複雑で大きくな
ると共に高機能化や高速化が要求されるに至る
と、1台のプログラマブルコントローラではシス
テム全体についての制御に対処出来なくなつてき
た。このような事情から複雑で大型のシステム等
に対しては近年プログラマブルコントーラを複数
台設け、群管理的に分散型の制御を行なうように
している。このような分散型制御システムの場合
の、各プログラマブルコントローラの間でインタ
ロツクをとる必要があるので、各プログルマブル
コントローラを何らかの手段でデータリンクしな
ければならない。 第7図及び第8図はそれぞれ従来のデータリン
ク方式の例を示すもので、第7図では複数のプロ
グラマブルコトーラPC1,PC2,PC3……,
PCNを相互に接続して並列リンクを行なうよう
にしている。この場合、任意のプログラマブルコ
ントローラPC1〜PCN間でリンクをとるため
に、各プログラマブルコントローラPC1〜PCN
はそれぞれ入出力エリア又は内部リレー等のメモ
リエリアMA1〜MANを有し、メモリエリア
MA1〜MANをN分割して各プログラマブルコ
ントローラPC1〜PCNに割当て、メモリエリア
MA1〜MANが各プログラマブルコントローラ
において常に対応するように固定的にリンクをと
つている。しかしながら、このような各プログラ
マブルコントローラPC1〜PCNはそれぞれ同容
量のメモリエリアを割当てると、リンク頻度の多
少に拘わらず全ての同一の容量が割当てられてい
るのでハードウエア上不経済であり、場合によつ
てはリンク頻度が程どないにも拘わらず無駄なメ
モリエリアを用意しなければならないといつた問
題点がある。また、システムを構成するプログラ
マブルコントローラの数が多い場合には、それに
応じて全体のメモリ容量が増加すると共に、実際
には使用しないブランクのメモリエリアも増加し
てしまい、実際にシーケンスプログラムで使用し
ていないブランクのメモリエリアまでリンクする
ため、データ転送時間等で無駄が生じる問題点が
ある。メモリエリアを小さくした場合には、各プ
ログラマブルコントローラ間のリンクが自由にと
れなくなる問題点がある。また固定エリア方式の
リンクであるため、実際に入出力したいメモリエ
リアに入出力されるようにシーケンスログラムを
組む必要があるため、プログラムに無駄が生じる
問題点もある。 一方、第8図の例は複数のプログラマブルコン
トローラPC1〜PCNを1台のマスタコントロー
ラMCに接続したものであり、マスタコントロー
ラMCは各プログラムメモリのリンクエリアを全
て有するメモリエリアMAを備え、メモリエリア
MAを各プログラブルコントローラPC1〜PCN
のリンクエリアに割当てている。このため、各プ
ログラマブルコントローラPC1〜PCNはマスタ
コントローラMCを介してリンクすることはでき
るが、プログラマブルコントローラ同士が直接リ
ンクできないといつた問題点がある。また、マス
タコントローラMC内のメモリエリアを介してリ
ンクを行なうので、リンク台数やリンク点数に制
限があるといつた問題点もある。更に、複数台の
プログラマブルコントローラについて1ケ所でプ
ログラム、モニタ等の周辺サービスを行うために
は、各プログラマブルコントローラカラ1本づつ
転送ケーブルを引き、チヤンネルを切換て行なつ
ていた。従つて、従来のプログラマブルコントロ
ーラのリンク方式には各プログラマコントローラ
について入出力エリアリンク用ケーブルと周辺サ
ービス用ケーブルとの複数のケーブルを必要とす
る問題があつた。 (発明の目的) この発明は、上述のような事情からなされたも
のであり、1本の通信回線により任意のプログラ
マブルコントローラの入出力エリアをリンクする
と共に、1ケ所で統轄的に周辺サービス用データ
を制御することができるプログラマブルコントロ
ーラのマスタコントローラを提供することを目的
としている。 (発明の概要) この発明はプログラマブルコントローラのマス
タコントローラに関し、複数のプログラマブルコ
ントローラと1本の通信回線でループ状に接続さ
れており、各プログラマブルコントローラに対し
て1回のアクセスでリンクできるように構成され
たリンクテーブルに従つて、プログラマブルコン
トローラの番号とコマンドとを含む同一形式の転
送プロトコルを用いて1本の通信回線によつて、
各プログラマブルコントローラと入出力データリ
ンク及び周辺サービスを時分割で行なう。その場
合に、このマスタコントローラは、リンクを周辺
サービスよりも優先させて定時割込みにより各プ
ログラマブルコトローラとリンクし、周辺サービ
スコマンドで時間がかかるものはリンクを遅らせ
るのでペンデイングコマンドとし、プログラマブ
ルコントローラがこのコマンドを受信した状態で
そのプロトコルを一度終結させ、リンク処理終了
後マスタコントローラからプライ要求コマンドを
プログラマブルコントローラ送出し、そのコマン
ドを処理させる。 (発明の実施例) 第1図は、この発明のマスタコントローラとプ
ログラマブルコントローラとの接続を示す図であ
る。マスタコトローラMCに複数のプログラマブ
ルコントローラPC1〜PCNを1本の光のフアイ
バによるデータループライン9で接続している。
通常は各プログラマコントローラPC1〜PCNは
全て受信モードになつており、マスタコントロー
ラMCによつて指定されたプログラマブルコント
ローラがデータを送信する時だけ送信モードに切
換わる。マスタコントローラMCはプログラム、
カセツトローダ等の周辺装置を内蔵しているかあ
るいはそのインタフエースを内蔵しており、更に
凡用ホストコンピスータ用インタフエースも内蔵
している。第1図において、SiOはシリアル転送
コントローラを、RxDは受信データを、TxDは
送信データをそれぞれ意味している。 第2図はこの発明のマスタコントローラの構成
を示すブロツク図である。マスタコントローラ
MCはデータ転送用のクロツク信号を発生する発
振器10と各プログラマブルコントローラPCと
データ転送するためのシリアルインタフエース1
1と、周辺装置17とデータを交換するための周
辺装置インタフエース12と、ホストコンピユー
タ18と、命令、データを交換するためのホスト
コンピスータインタフエース13と、このマスタ
コントローラを統轄的に制御するためのプログラ
ムであるオペレーテイングシステムOSを格納し
ているリードオンメモリROM14と、オペレー
テイングシステムOSのワーク用のランダムアク
セスメモリRAM15と、ROM14からのオペ
レーテイングシステムOSに基づいてクロツク信
号に同期してシリアルインタフエース11、周辺
装置インタフエース12及びホストコンピユータ
インタフエース13の動作を制御するマイクロプ
ロセツサユニツト16とから構成されている。第
1図に示すように、発振器10のクロツク信号は
各プログラマブルコントローラPC1〜PCNのシ
リアル転送コントローラに与えられる。 第3図は、この発明におけるマスタコントロー
ラとプログラマブルコントローラとの間のデータ
転送プロトコルの例を示す図である。マスタコン
トローラMCとプログラマブルコントローラPC
との間のデータ転送は、全てマスタコトローラ
MCが起動をかけて、指定されたプログラマブル
コントローラPCがコマンドに対して応答する形
式となつている。第3図はその転送プロトコルを
示すもので、マスタコトローラMCのマイクロプ
ロセツサユニツト16は先ず転送すべきプログラ
マブルコントローラの番号をリンクテーブルから
プログラム順に読出し、そのプログラマブルコト
ローラの番号(PC.No.)をトランスミツタを介し
て光フアイバに送る。光フアイバに送られた番号
情報はプログラマブルコントローラPCのレシー
バに入力され、処理部内のCPUで解読され、こ
の解読により指定されたプログラマブルコントロ
ーラPCのCPUは、以後マスタコトローラMCと
の間の情報授受を受付けるうようにする。この状
態で、マスタコントローラMCからはアクセスす
るデータの種類を表わすコマンド番号が送られ、
次にデータの長さを指定するコマンド長が送ら
れ、その後リンクテーブルに格納されているコマ
ンドデータが送られ最後にデータ転送の終了であ
ることを示すエンド情報ETX(End of Text)が
送られるが、これらの情報が上記情報授受の受付
けが行なわれたプログラマブルコントローラPC
のRAMに記憶される。この場合、データリンク
に必要な他のプログラマブルコントローラの情報
は、RAM内の入力領域に記憶される。また、マ
スタコントローラMCからの情報転送によつて、
指定された番号プログラマブルコントローラPC
のRAMから情報を転送する場合は、CPUが先ず
スイツチ部の接点をaからbに切換える。これに
よりRAMの情報はトランスミツタを経て光フア
イバに送られるようになり、ループ状の光フアイ
バで送られた情報はレシーバを経てマスタコトロ
ーラMCのマイクロプロセスタユニツト16に入
力される。この場合、先ず情報を転送するプログ
ラマブルコントローラの番号(PC.No.)が送ら
れ、次にコマンド長、コマンドデータが送られ、
最後にエンド情報ETXが送られるようになつて
いる。したがつて。マスタコトローラMCは指定
したプログラマブルコトローラPCから正しいデ
ータが転送されて来たかを確認することができ
る、このようなプログラマブルコントローラから
の情報転送が終了した時、当該プログラマブルコ
ントローラのCPUはスイツチ部の接点をbから
aに切換えておく。このように、マスタコトロー
ラMCはプログラマブルコトローラPCの番号
(PCNo..)とコマンドとにより、各プログラマブ
ルコトローラPCとデータをアクセスする。この
同じ転送プロトコルで、マスタコントローラMC
は入出力リンク、プロウグラミング、モニタ等全
てを実行する。コマンドCMDの種類は以下の表
1に示すものである。
【表】 第4AはマスタコトローラMCにプログラムさ
れたデータリンクテーブルを示す図であり、第4
図Bはこのリンクテーブルを入力側と出力側とに
分けて各プログラマブルコントローラPCに振分
けたリンクテーブルを示している。各プログラマ
ブルコントローラPC1〜PCNはシステム全体の
中の所定の被制御部を制御するようになつてお
り、システム全体の制御の流れも分かるので、こ
のようなシステム設計に合せて各プログラマブル
コントローラPC1〜PCN間のデータリンクをプ
ログラムすることができる、この発明ではかかる
データリンクのプログラムをたとえば第4図Aの
ようなリンクテーブルに設計し、このテーブルを
マスタコトローラMCのメモリ領域に格納す。す
なわち、1つのデータ転送元としてプログラマブ
ルコントローラの番号及びその処理アドレスを記
述し、これを複数の転送すべきプログラマブルコ
ントローラの番号及びその処理アドレスをデータ
転送先と記述すると共に、転送データの点数を処
理工程順に記述する。アドレスはプログラマブル
コントローラ内で割当てられたアドレスであつ
て、内部リレーやデータレジスタ等も含む。ここ
に、“X”は入力、“R”は内部リレー、“Y”は
出力、“D”はデータレジスタ、“E”は拡張用内
部リレーをそれぞれ表わしており、点数は指示さ
れたアドレスから何アドレスのデータを転送する
かを示すものである。例えば、第4図Aのプログ
ラムテーブルの最初の処理では、点“8”にプロ
グラムされているので、プログラマブルコントロ
ーラPC0についての入力アドレス“00”から
“07”までの8点のデータが、順番にプログラマ
ブルコントローラPC2の出力アドレス“05”か
ら8点アドレス“13”に転送され、同時にプログ
ラマブルコントローラPC3の出力アドレス“05”
からアドレス“13”に転送される。このようなデ
ータリンクのプログラムテーブルをマスタコトロ
ーラMCに格納しておけば、マスタコントローラ
MCはこのテーブルに従つて順番にプログラマブ
ルコントローラから転送データを読出し、テーブ
ルに指示されている所定のプログラマブルコトロ
ーラに順番にデータを転送することができ、これ
により各プログラマブルコトローラ間におけるデ
ータリングを行なうこができる。しかし、データ
リンクをこのリンクテーブルに従つて1つずつ行
なつていたのでは時間がかかるので、第4図Bに
示すように各プログラマブルコトローラ毎に前述
のリンクテーブルを入力側アドレスと出力側アド
レスとに振分けて分割し、1台のプログラマブル
コントローラについては1回のアクセスでリンク
できるようにする。この分割されたリンクテーブ
ルは、データリンク開始前に各プログラマブルコ
ントローラPCのマモリ内にセツトされる。従つ
て、リンク時にはデータのみをアクセスすればよ
く、高速のデータ転送を行なうことができる。 第5図はマスタコントローラの処理手順を示す
図である。プログラムコントローラ間のデータリ
クは一定時間毎に定期的に行なうことが望ましい
ため、マスタコントローラからの定時割込処理に
よつてデータリクの起動をかけるようにし、リン
ク処理とリンク処理のとの間の空いた時間を使つ
て、各プログラマブルコントローラから情報を集
めたり、ホストコンピユータに対するサービスを
したり、周辺サービスを行なうようにする。しか
し、プログラマブルコントローラの台数によりリ
ンク処理時間が相達するため、この発明にあつて
はホストサービスや周辺サービスの処理時間を言
程時間に固定して、リンク処理時間を可変にして
割込時間を決めている。そのため、プログラマブ
ルコントローラのリンク台数が少ないとリンクの
間隔が短くなり、逆に台数が多いと間隔が長くな
る。第5図はこの様子を示すもので、スキヤン処
理(メイン処理)が開始されるとマスタコントロ
ーラは先ずイニシヤル化され、割込み待ちの状態
となる。そして、時点T1に定時割込みの起動が
かれられると。割込処理(サブルーチン処理)が
開始されて可変時間のリンク処理が行なわれ、そ
の終了時点t1にスキヤン処理に復帰して上述の周
辺・ホストサービス処理を行なう。そして、周
辺・ホストサービス処理終了後又は処理中に時点
T2において定時割込の起動がかかると、再び割
込処理となつてリンク処理が行なわれ、以下同様
な動作を繰返す。ところで、周辺・ホストサービ
ス処理用のコマンドで時間を必要とするものはリ
ンクを遅らせるので、その処理中に時点T3にお
いて定時割込の起動がかかつた場合にはペンデイ
ングコマドとして扱い、プログラマブルコントロ
ーラがこのコマンドを受取つた状態でこのプロト
コルを一度終結させる(時点t3)。次に、マスタ
コントローラからの割込によるペンデイング要求
によつて、プログラマブルコントローラのペンデ
イングコマンドの処理が終了した時てでデータを
マスタコントローラに送り返すようにする。この
ようにすることによつて、処理に時間のかかる周
辺サービス用のコマンドであつてもリンク処理に
は影響を与えずに処理できる。 第6図A〜Dは第5図におけるペンデイングコ
マンドの処理手段を示す図である。第6図Aは
#1、#2、#3の3つのコマンドの処理の様子
を示している。い時点T4における定時割込によ
るリンク処理の終了後の周辺・ホストサービス処
理において、第6図Bに示すプロトコルでマスタ
コントローラからコマンドが与えらえ、#1のコ
マンドの処理が終了した後にハツチングで示す
#2のコマンドの処理にかかつた未処理で、時点
T5における定時割込になつてしまつた場合には、
そのプログラマブルコントローラは第6図Bに示
すようにリプラインデータは返さずにペンデイン
グコマンドとして受付けたことをマスタコントロ
ーラに返す。次に、時点T5におけるリンク処理
の終了後、マスタコントーラは第6図Cに示すプ
ロトコルでリプライ要求コマンドを該当プログラ
マブルコントローラに送り出し、その処理が終了
したか否かを問い合わせる。該当プロウグラマブ
ルコントローラは処理がまた終わつていないの
で、第6図Cに示すようにリプライデータは返さ
ない。次に、時点T6におけるリンク処理の終了
後マスタコントローラが再び該当プログラマブル
コトローラに第6図Dのプロトコルでリプライ要
求コマンドを送出する。この場合。 該当プログラマブルコントローラは#2のコマン
ドの処理が終了しているので、第6図Dに示す転
送プロトコルでリプライデータをマスタコントロ
ーラに返す。このようにしてペンデイングコマン
ドの処理が行なわれる。 (発明の効果) 以上のように、この発明のマスタコントローラ
によれば、マスタコントローラと各プログラマブ
ルコントローラとを1本の通信回線で接続しただ
けで任意のプログラマブルコントローラの入出力
エリア間のデータリンクを行なうことができると
共に、1ケ所で全てのプログラマブルコントロー
ラについてプログラミング、モニタリング等の周
辺サービスを実行できる。
【図面の簡単な説明】
第1図はこの発明のマスタコントローラとプロ
グラマブルコントローラとの接続を示す図、第2
図はこの発明のマスタコントローラの構成を示す
ブロツク図、第3図はこの発明におけるマスタコ
ントローラとプログラマブルコントローラとの間
のデータ転送プロトコルの例を示す図、第4図A
及びBはこの発明のマスタコントローラのデータ
リンクテーブルの例を示す図、第5図はこの発明
のマスタコントローラの処理手順を示す図、第6
図A〜Dは第5図におけるペンデイングコマンド
の処理を示す図、第7図及び第8図はそれぞれ従
来のデータリンク方式の例を示す図である。 MC……マスタコントロール、PC1〜PCN…
…プログラマブルコントローラ、SiO……シリア
ル転送コントローラ、RxD……受信データ、
TxD……送信データ、Ma,MA1〜MAN……
メモリエリア、9……ループライン、10……発
振器、11……シリアルインタフエース、12…
…周辺装置インタフエース、13……ホストコン
ピユータインタフエース、14……ROM、15
……RAM、16……マイクロプロセツサ。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のプログラマブルコントローラとデータ
    通信手段を介して接続されているシリアルインタ
    フエースと、周辺装置とデータの交換をするため
    の周辺装置のインタフエースと、ホストコンピユ
    ータとデータを交換するためのホストコンピユー
    タインタフエースと、統轄的に制御を行なうため
    のプログラムであるオペレーテイングシステムを
    格納しているROMと、前記オペレーテイングシ
    ステムのワーク用でありかつ前記プログラマブル
    コントローラとのデータリンクのためのリンクテ
    ーブルが格納されるRAMと、前記リンクテーブ
    ルを前記プログラマブルコントローラ毎に入力側
    及び出力側に振分けて分割して前記データリンク
    開始前に対応するそれぞれのプログラマブルコン
    トローラに送つておいた後前記データリンクを行
    なうようにし、かつ前記データリンクは一定時間
    毎に行ない、前記シリアルインタフエース、前記
    周辺装置インタフエース及び前記ホストコンピユ
    ータインタフエースを制御することによる処理を
    前記データリンクのそれぞれの処理間において同
    一の転送プロトコルで行なうマイクロプロセツサ
    ユニツトとから成ることを特徴とするプログラマ
    ブルコントローラのマスタコントローラ。
JP304485A 1985-01-11 1985-01-11 プログラマブルコントロ−ラのマスタコントロ−ラ Granted JPS61161505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP304485A JPS61161505A (ja) 1985-01-11 1985-01-11 プログラマブルコントロ−ラのマスタコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP304485A JPS61161505A (ja) 1985-01-11 1985-01-11 プログラマブルコントロ−ラのマスタコントロ−ラ

Publications (2)

Publication Number Publication Date
JPS61161505A JPS61161505A (ja) 1986-07-22
JPH0441365B2 true JPH0441365B2 (ja) 1992-07-08

Family

ID=11546310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP304485A Granted JPS61161505A (ja) 1985-01-11 1985-01-11 プログラマブルコントロ−ラのマスタコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS61161505A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890497B2 (ja) * 2008-05-07 2012-03-07 三菱電機株式会社 プラント監視制御システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57174701A (en) * 1981-04-20 1982-10-27 Hitachi Ltd Decentralized controlling system
JPS59114941A (ja) * 1982-12-20 1984-07-03 Matsushita Electric Ind Co Ltd プログラマブルコントロ−ラ
JPS59188703A (ja) * 1983-03-15 1984-10-26 Matsushita Electric Works Ltd 制御システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57174701A (en) * 1981-04-20 1982-10-27 Hitachi Ltd Decentralized controlling system
JPS59114941A (ja) * 1982-12-20 1984-07-03 Matsushita Electric Ind Co Ltd プログラマブルコントロ−ラ
JPS59188703A (ja) * 1983-03-15 1984-10-26 Matsushita Electric Works Ltd 制御システム

Also Published As

Publication number Publication date
JPS61161505A (ja) 1986-07-22

Similar Documents

Publication Publication Date Title
EP0106213B1 (en) Decentralized information processing system and initial program loading method therefor
US4866664A (en) Intercomputer communication control apparatus & method
EP0298396B1 (en) Function-distributed control apparatus
JPH0772889B2 (ja) 情報処理システム
US4958271A (en) Transfer control equipment
US6668205B1 (en) Control method of factory automation system, recording medium recording a program therefor and central processor of factory automation system
CA2234635C (en) Method and device for exchanging data
JPH0441365B2 (ja)
JPH086614A (ja) プログラマブルコントローラ
JPS5833970B2 (ja) プロセッサ間通信方式
JPS61255461A (ja) マルチcpu通信装置
JP3358045B2 (ja) プログラマブルコントローラ
JPH0439684B2 (ja)
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JP2001265610A (ja) デバイス制御方法
JPS638500B2 (ja)
JPS6143369A (ja) マルチプロセツサシステム
JPH056333A (ja) マルチプロセサシステム
JPH0736374A (ja) データリンクシステム
JPS6190204A (ja) プログラマブルコントロ−ラのリンク方式
JP3595131B2 (ja) プラント制御システム
JPH0511339B2 (ja)
JPH06224975A (ja) 結合したモジュールをリセットする方法及びこの方法を用いるシステム
JPH08221106A (ja) プログラマブルコントローラ
JPH02730B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees