CN114615106A - 环形数据处理系统、方法以及网络设备 - Google Patents

Abstract

本申请涉及一种环形数据处理系统、方法以及网络设备。所述环形数据处理系统包括多个网络设备，多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且多个网络设备之间存在第一数据通信链路和第二数据通信链路，第一数据通信链路的数据传输方向为顺时针方向，第二数据通信链路的数据传输方向为逆时针方向；其中，网络设备用于在接收到外部设备发送的数据后，通过第一数据通信链路向网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，通过第二数据通信链路向网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，以将外部设备发送的数据同步至环形数据处理系统中的各网络设备中。采用本方法能提升各网络节点数据传输的可靠性。

Description

环形数据处理系统、方法以及网络设备

技术领域

本申请涉及核电安全仪器控制设备技术领域，特别是涉及一种环形数据处理系统、方法以及网络设备。

背景技术

在核电厂控制保护系统中，各网络节点之间通常采用多点通信，其中，网络节点例如为控制站、安全专设系统、安全显示单元或网关等。各网络节点之间通常主要传输主控系统发送的反应堆运行参数、控制系统本身的运行状态信息以及由安全显示单元发出的控制/测试指令/参数等数据，是整个控制保护系统的骨架网络。为保证控制保护系统中各网络节点正常工作，提升各网络节点数据传输的可靠性的问题亟需解决。

发明内容

基于此，有必要针对上述技术问题，提供一种能够提升各网络节点数据传输的可靠性的环形数据处理系统、方法以及网络设备。

第一方面，本申请提供了一种环形数据处理系统。该环形数据处理系统包括多个网络设备，该多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，该多个网络设备之间存在第一数据通信链路和第二数据通信链路，该第一数据通信链路的数据传输方向为顺时针方向，该第二数据通信链路的数据传输方向为逆时针方向；

其中，该网络设备，用于在接收到外部设备发送的数据之后，通过该第一数据通信链路向该网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，并通过该第二数据通信链路向该网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，以将该外部设备发送的数据同步至该环形数据处理系统中的各网络设备中。

在其中一个实施例中，该网络设备，还用于在通过该第一数据通信链路接收到该网络设备在顺时针方向上的第一上游网络设备发送的数据后，通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，并用于在通过该第二数据通信链路接收到该网络设备在逆时针方向上的第二上游网络设备发送的数据后，通过该第二数据通信链路向该第二下游网络设备发送接收到的数据。

在其中一个实施例中，该网络设备，还用于在接收到数据后，将接收到的数据存储于本地。

在其中一个实施例中，该网络设备，具体用于在通过该第一数据通信链路接收到该第一上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送至该网络设备的数据，若否，则通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，若是，则丢弃接收到的数据；该网络设备，还具体用于在通过该第二数据通信链路接收到该第二上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送至该网络设备的数据，若否，则通过该第二数据通信链路向该第二下游网络设备发送接收到的数据，若是，则丢弃接收到的数据。

在其中一个实施例中，该网络设备，还用于在检测到自身出现故障之后，将该网络设备位于该第一数据通信链路上的发送端口和接收端口相连，并将位于该第二据通信链路上的发送端口和接收端口相连。

在其中一个实施例中，该网络设备包括通过背板连接器相连的反射内存通信卡以及光切换矩阵卡；该反射内存通信卡用于接收该外部设备发送的数据，并将接收的数据传输至该光切换矩阵卡；该光切换矩阵卡，用于将接收到的数据发送至该第一下游网络设备和该第二下游网络设备。

在其中一个实施例中，该反射内存通信卡包括FPGA芯片、LVDS缓冲器以及以太网PHY芯片；该LVDS缓冲器与该FPGA芯片连接，用于接收该外部设备发送的数据，并将该外部设备发送的数据传输至该FPGA芯片；该FPGA芯片与该以太网PHY芯片连接，用于对该外部设备发送的数据进行复制处理后，将复制处理后的数据发送至该以太网PHY芯片；该以太网PHY芯片，用于将复制处理后的数据发送至该光切换矩阵卡中。

在其中一个实施例中，该LVDS缓冲器包括第一LVDS缓冲器和第二LVDS缓冲器；该第一LVDS缓冲器与该FPGA芯片连接，用于接收该外部设备发送的主数据，并将该主数据传输至该FPGA芯片；该第二LVDS缓冲器与该FPGA芯片连接，用于接收该外部设备发送的备数据，并将该备数据传输至该FPGA芯片；该FPGA芯片，用于对该主数据和该备数据进行去冗余处理，得到目标数据，对目标数据进行复制处理后得到第一目标数据和第二目标数据，并将该第一目标数据和该第二目标数据发送至该以太网PHY芯片。

在其中一个实施例中，该以太网PHY芯片包括第一以太网芯片和第二以太网芯片；该第一以太网芯片与该FPGA芯片连接，用于接收该第一目标数据，并将该第一目标数据发送至该光切换矩阵卡中；该第二以太网芯片与该FPGA芯片连接，用于接收该第二目标数据，并将该第二目标数据发送至该光切换矩阵卡中。

在其中一个实施例中，该光切换矩阵卡包括第一数据收发电路和第二数据收发电路；该第一数据收发电路与该第一以太网芯片连接，用于接收该第一以太网芯片发送的该第一目标数据，并将该第一目标数据转换成光信号后通过该第一数据通信链路发送至该第一下游网络设备；该第二数据收发电路与该第二以太网芯片连接，用于接收该第二以太网芯片发送的该第二目标数据，并将该第二目标数据转换成光信号后通过该第二数据通信链路发送至该第二下游网络设备。

在其中一个实施例中，该第一数据收发电路包括第一光模块、第一光开关以及第一光纤法兰，该第二数据收发电路包括第二光模块、第二光开关以及第二光纤法兰；该第一光模块与该第一光开关连接，用于接收该第一以太网芯片发送的该第一目标数据，并将该第一目标数据转换成第一光信号后发送至该第一光开关；该第一光开关，包括发送端口和接收端口，用于通过该接收端口接收该第一光信号，并通过该发送端口将该第一光信号发送至该第一光纤法兰；该第一光纤法兰，用于将接收到的该第一光信号发送至该第一下游网络设备；该第二光模块与该第二光开关连接，用于接收该第二以太网芯片发送的该第二目标数据，并将该第二目标数据转换成第二光信号后发送至该第二光开关；该第二光开关，包括发送端口和接收端口，用于通过该接收端口接收该第二光信号，并通过该发送端口将该第二光信号发送至该第二光纤法兰；该第二光纤法兰，用于将接收到的该第二光信号发送至该第二下游网络设备。

在其中一个实施例中，该反射内存通信卡，还用于在检测到自身故障时，发送旁路指令至该第一光开关和该第二光开关；该第一光开关，还用于在接收到该旁路指令后将该第一光开关包括的发送端口和接收端口相连；该第二光开关，还用于在接收到该旁路指令后将该第二光开关包括的发送端口和接收端口相连。

在其中一个实施例中，该光切换矩阵卡，还用于在通过该第一数据通信链路接收到该第一上游网络设备发送的数据或者通过该第二数据通信链路接收到该第二上游网络设备发送的数据后，将接收到的数据发送至该反射内存通信卡；该反射内存通信卡，还用于在接收到数据后，将接收到的数据存储于本地。

在其中一个实施例中，该反射内存通信卡，还用于在接收到该光切换矩阵卡发送的数据后，将接收到的数据存储后发送至该光切换矩阵卡；该光切换矩阵卡，还用于将接收到的数据发送至该第一下游网络设备或该第二下游网络设备。

在其中一个实施例中，该反射内存通信卡，还用于在接收到该光切换矩阵卡发送的数据后，检测接收到的数据是否为该外部设备发送至该反射内存通信卡的数据，若是，则丢弃接收到的数据。

第二方面，本申请还提供了一种环形数据处理方法。该方法用于环形数据处理系统中的网络设备中，该环形数据处理系统包括多个网络设备，该多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，该多个网络设备之间存在第一数据通信链路和第二数据通信链路，该第一数据通信链路的数据传输方向为顺时针方向，该第二数据通信链路的数据传输方向为逆时针方向；该方法包括：

接收外部设备发送的数据；通过该第一数据通信链路向顺时针方向上的第一下游网络设备发送接收到的数据，并通过该第二数据通信链路向逆时针方向上的第二下游网络设备发送接收到的数据。

在其中一个实施例中，该方法还包括：

在通过该第一数据通信链路接收到在顺时针方向上的第一上游网络设备发送的数据后，通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，并在通过该第二数据通信链路接收到该网络设备在逆时针方向上的第二上游网络设备发送的数据后，通过该第二数据通信链路向该第二下游网络设备发送接收到的数据。

在其中一个实施例中，该方法还包括：

在接收到数据后，将接收到的数据存储于本地。

在其中一个实施例中，该方法还包括：

在通过该第一数据通信链路接收到该第一上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送的数据，若否，则通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，若是，则丢弃接收到的数据；在通过该第二数据通信链路接收到该第二上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送的数据，若否，则通过该第二数据通信链路向该第二下游网络设备发送接收到的数据，若是，则丢弃接收到的数据。

第三方面，本申请还提供了一种网络设备。该网络设备包括通过背板连接器相连的反射内存通信卡以及光切换矩阵卡；该反射内存通信卡用于接收该外部设备发送的数据，并将接收的数据传输至该光切换矩阵卡；该光切换矩阵卡，用于将接收到的数据发送至第一下游网络设备和第二下游网络设备，其中，该第一下游网络设备在环形数据处理系统中位于该网络设备的顺时针方向上，该第二下游网络设备在环形数据处理系统中位于该网络设备的逆时针方向上；其中，该环形数据处理系统包括多个网络设备，该多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，该多个网络设备之间存在第一数据通信链路和第二数据通信链路，该第一数据通信链路的数据传输方向为顺时针方向，该第二数据通信链路的数据传输方向为逆时针方向。

上述环形数据处理系统、方法以及网络设备，其环形数据处理系统包括首尾顺次通信连接形成环形网络拓扑结构的多个网络设备，且，该多个网络设备之间存在传输方向为顺时针方向的第一数据通信链路和传输方向为逆时针方向的第二数据通信链路；其中，各网络设备，在接收到外部设备发送的数据之后，通过该第一数据通信链路向该网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，并通过该第二数据通信链路向该网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，以将该外部设备发送的数据同步至该环形数据处理系统中的各网络设备中，实现各网络设备的数据共享。各网络设备可安置于核电厂控制保护系统中的各网络节点中，以实现各网络节点的数据的共享。由于该环形数据处理系统中的多个网络设备之间存在传输方向为顺时针方向的第一数据通信链路和传输方向为逆时针方向的第二数据通信链路，因此，网络设备可将外部数据分别通过第一数据通信链路和第二数据通信链路发送至其它不同的网络设备，通过实现数据通信链路冗余，保证了各网络节点的网络设备数据传输过程中的可靠性，降低环形数据处理系统数据传输过程中的故障率；且，由于各网络设备数据共享，实现数据冗余，各网络节点可及时获取其它网络节点的数据，提升数据获取的效率以及数据响应时间。

附图说明

图1为一个实施例中环形数据处理系统的结构示意图；

图2为一个实施例中链路故障的数据处理示意图；

图3为一个实施例中单个网络设备故障的数据处理示意图；

图4为一个实施例中网络设备结构示意图；

图5为一个实施例中反射内存通信卡的结构示意图；

图6为一个实施例中光切换矩阵卡的结构示意图；

图7为一个实施例中环形数据处理方法的流程示意图；

图8为一个实施例中环形数据共享设备的结构示意图；

图9为一个实施例中FPGA芯片的内部程序结构框图；

图10为一个实施例中下环数据接收控制模块的功能框图；

图11为一个实施例中旁路状态光信号传输示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在核电厂控制保护系统中，各网络节点之间通常采用多点通信，其中，网络节点例如为控制站、安全专设系统、安全显示单元或网关等。各网络节点之间通常主要传输主控系统发送的反应堆运行参数、控制系统本身的运行状态信息以及由安全显示单元发出的控制/测试指令/参数等数据，是整个控制保护系统的骨架网络。

目前，相关技术中，各网络节点的数据传输未采用容错技术，传输过程中一旦某一节点或通信链路出现故障，容易造成网络数据传输中断或系统不可用；且，系统响应时间较长。目前市面上出现的反射内存设备都是通过VME，PCI，CompactPCI，PMC等接口与电脑主机相连，网络上的每台计算机插一块反射内存卡。这种反射内存网络主要在计算机领域使用，安全性不高，且共享数据之间的刷新时间过长，不适用于安全级核电领域；同时产品不具备核安全级设备通信要求，硬件未通过相关鉴定试验，软件未执行安全级验证及确认流程，无法应用在核电等高可靠性领域。

因此，为保证控制保护系统中各网络节点正常工作，提升各网络节点数据传输的可靠性的问题亟需解决。

在一个实施例中，如图1所示，提供了一种环形数据处理系统。该环形数据处理系统包括多个网络设备，该多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，该多个网络设备之间存在第一数据通信链路和第二数据通信链路，该第一数据通信链路的数据传输方向为顺时针方向，该第二数据通信链路的数据传输方向为逆时针方向；其中，该网络设备，用于在接收到外部设备发送的数据之后，通过该第一数据通信链路向该网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，并通过该第二数据通信链路向该网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，以将该外部设备发送的数据同步至该环形数据处理系统中的各网络设备中。

该环形数据处理系统可应用于核电厂控制保护系统中，具体地，环形数据处理系统中包括的网络设备数量可与控制保护系统中的网络节点数量相同。每一网络节点可对应安装一网络设备，且各网络设备按照各网络节点的顺序首尾顺次通信连接形成环形网络拓扑结构。各网络设备之间存在传输方向相反的两条数据通信链路。

在控制保护系统中，各网络节点均对应有主控系统，该主控系统即为外部设备，各网络节点中的各网络设备可接收主控系统发送的数据，并将该数据发送至其它网络节点中的网络设备，实现数据共享。主控系统发送的数据例如可以为反应堆运行参数、控制系统本身的运行状态信息以及控制/测试指令/参数等数据。

对于接收外部设备发送的数据并将接收的数据发送至其它网络设备的网络设备，该网络设备，可用于在接收到外部设备发送的数据之后，通过第一数据通信链路向该网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，并通过第二数据通信链路向该网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，使得环形数据处理系统中的所有网络设备在很短时间内便会拥有相同的数据备份，各网络节点对应的主控系统无需接入网络便能在任意时间在对应的网络设备中读取相应的数据。例如，如图1所示，网络设备6在顺时针方向上的第一下游网络设备为网络设备7，网络设备6在逆时针方向上的第二下游网络设备为网络设备5。当网络设备6接收到外部设备发送的数据后，同时将该数据发送至网络设备5和网络设备7。

上述环形数据处理系统、方法以及网络设备，其环形数据处理系统包括首尾顺次通信连接形成环形网络拓扑结构的多个网络设备，且，该多个网络设备之间存在传输方向为顺时针方向的第一数据通信链路和传输方向为逆时针方向的第二数据通信链路；其中，各网络设备，在接收到外部设备发送的数据之后，通过该第一数据通信链路向该网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，并通过该第二数据通信链路向该网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，以将该外部设备发送的数据同步至该环形数据处理系统中的各网络设备中，实现各网络设备的数据共享。各网络设备可安置于核电厂控制保护系统中的各网络节点中，以实现各网络节点的数据的共享。由于该环形数据处理系统中的多个网络设备之间存在传输方向为顺时针方向的第一数据通信链路和传输方向为逆时针方向的第二数据通信链路，因此，网络设备可将外部数据分别通过第一数据通信链路和第二数据通信链路发送至其它不同的网络设备，通过实现数据通信链路冗余，保证了各网络节点的网络设备数据传输过程中的可靠性，降低环形数据处理系统数据传输过程中的故障率；且，由于各网络设备数据共享，实现数据冗余，各网络节点可及时获取其它网络节点的数据，提升数据获取的效率以及数据响应时间。

在一个实施例中，该网络设备，还用于在通过该第一数据通信链路接收到该网络设备在顺时针方向上的第一上游网络设备发送的数据后，通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，并用于在通过该第二数据通信链路接收到该网络设备在逆时针方向上的第二上游网络设备发送的数据后，通过该第二数据通信链路向该第二下游网络设备发送接收到的数据。

该网络设备，还用于在接收到数据后将接收到的数据存储于本地。

其中，网络设备在接收外部设备发送的数据的同时，还接收其它网络设备通过第一数据通信链路或第二数据通信链路发送的数据，并在接收到数据后，将数据存储于本地存储器，然后再通过第一数据通信链路将数据发送至第一下游网络设备以及通过第二数据通信链路将数据发送至第二下游网络设备。具体的，该网络设备，通过第一数据通信链路接收第一上游网络设备发送的数据以及通过第二数据通信链路接收第二上游网络设备发送的数据，其中，该第一上游网络设备为顺时针方向上传输数据的网络设备，该第二上游网络设备为逆时针方向上传输数据的网络设备。

例如，网络设备6在顺时针方向上的第一上游网络设备为网络设备5，网络设备6在逆时针方向上的第二上游网络设备为网络设备7。网络设备6通过第一数据通信链路接收到网络设备5发送的数据后，将接收到的数据在本地进行存储，并在存储后通过第一数据通信链路将数据发送至网络设备7；网络设备6通过第二数据通信链路接收到网络设备7发送的数据后，将接收到的数据在本地进行存储，并在存储后通过第二数据通信链路将数据发送至网络设备5。

当数据传输至本网络节点的网络设备时，本网络节点的网络设备将接收到的数据写入本地内存中，并使用高速逻辑器件同步将其传输至环形数据处理系统中的下一个网络设备，每个后续网络设备同时将这个新数据写入本地内存中，并发送至环形数据处理系统中的下一个网络设备。根据特定网络节点数目，环形数据处理系统中的各网络设备在很短时间内便会拥有相同的数据备份。环形数据处理系统通过采用互逆双环的网络拓扑结构，即任意两个网络设备间都具有冗余的两条通信链路，两条冗余的链路传输相同的数据，同时实现了链路冗余和数据冗余，可应对通信链路故障。如图2所示，其示出了本申请实施例提供的一种链路故障的数据处理示意图，其中，当网络设备2与网络设备3之间的通信链路出现故障时，本可顺时针直接从网络设备2传输至网络设备3的数据，可逆时针传输至网络设备1，并进一步通过逆时针的通信链路传输至网络设备3；同理，本可逆时针直接从网络设备3传输至网络设备2的数据，可顺时针传输至网络设备4，并进一步通过顺时针的通信链路传输至网络设备2。因此，数据在环形数据处理系统中仍可以继续传输实现共享。

在一个实施例中，该网络设备，具体用于在通过该第一数据通信链路接收到该第一上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送至该网络设备的数据，若否，则通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，若是，则丢弃接收到的数据；该网络设备，还具体用于在通过该第二数据通信链路接收到该第二上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送至该网络设备的数据，若否，则通过该第二数据通信链路向该第二下游网络设备发送接收到的数据，若是，则丢弃接收到的数据。

其中，对于接收外部设备发送的数据，并将接收的数据通过第一数据通信链路和第二数据通信链路发送至其它网络设备的网络设备，当数据在第一数据通信链路或第二数据通信链路传输后再次回到该网络设备时，该网络设备无需对该数据进行存储，且表示该数据经过第一数据通信链路或第二数据通信链路已经遍历环形数据处理系统中的其它网络设备，实现数据共享，因此，需要将该数据从环形数据处理系统中剔除，不再传输。

因此，该网络设备，每次在在通过第一数据通信链路接收到第一上游网络设备发送的数据后，需先检测接收到的数据是否为外部设备发送至该网络设备的数据，若否，则通过该第一数据通信链路向该第一下游网络设备发送接收到的数据；若是，则说明该数据已经遍历其它网络设备，则丢弃接收到的该数据。通过检查该数据是否属于该网络设备从外部设备接收的数据，及时将该数据从环形数据处理系统中剔除，避免占用链路资源。

在一个实施例中，该网络设备，还用于在检测到自身出现故障之后，将该网络设备位于该第一数据通信链路上的发送端口和接收端口相连，并将位于该第二据通信链路上的发送端口和接收端口相连。

其中，环形数据处理系统中的各网络设备通过位于第一数据通信链路上的接收端口接收第一数据通信链路上传输的数据，通过位于第二数据通信链路上的接收端口接收第二数据通信链路上传输的数据。并通过位于第一数据通信链路上的发送端口发送传输的数据至第一数据通信链路上，以及通过位于第二数据通信链路上的发送端口发送传输的数据至第二数据通信链路上。

各网络设备可检测自身是否正常接收数据或发送数据，当网络设备检测到接收数据或发送数据出现异常时，可将自己从第一数据通信链路以及第二数据通信链路中旁路，使数据跨过本网络设备，继续传输至其它下游的网络设备，以提升环形数据处理系统的可靠性和可用性。如图3所示，其示出了本申请实施例提供的一种单个网络设备故障的数据处理示意图，当网络设备3检测到自身故障时，将自身从第一数据通信链路以及第二数据通信链路中旁路，使得网络设备4和网络设备2之间的数据仍可正常传输，保证环形数据处理系统的可用性。

在一个实施例中，如图4所示，其示出了本申请实施例提供的一种网络设备结构示意图。该网络设备包括通过背板连接器相连的反射内存通信卡以及光切换矩阵卡；该反射内存通信卡用于接收外部设备发送的数据，并将接收的数据传输至该光切换矩阵卡；该光切换矩阵卡，用于将接收到的数据发送至该第一下游网络设备和该第二下游网络设备。

其中，网络设备由反射内存通信卡与光切换矩阵卡组成，主要用于现场控制站、安全显示单元和安全网关等网络节点之间双向、大容量数据通信，以实现各网络节点之间的数据共享。反射内存通信卡与光切换矩阵卡通过背板连接器进行数据交互，光切换矩阵卡通过所包含的前面板的光纤适配器连接到其它网络设备的光切换矩阵卡，完成各网络节点对应的网络设备之间的数据传输。且，反射内存通信卡可通过所包含的差分连接器和外部设备进行通信，实现数据传输，以及可根据外部设备传输的数据实现反射内存通信卡的参数配置以及对应网络节点的数据的存储与管理。

在一个实施例中，该反射内存通信卡包括FPGA芯片、LVDS(Low-VoltageDifferential Signaling，低电压差分信号)缓冲器以及以太网PHY芯片；该LVDS缓冲器与该FPGA芯片连接，用于接收该外部设备发送的数据，并将该外部设备发送的数据传输至该FPGA芯片；该FPGA芯片与该以太网PHY芯片连接，用于对该外部设备发送的数据进行复制处理后，将复制处理后的数据发送至该以太网PHY芯片；该以太网PHY芯片，用于将复制处理后的数据发送至该光切换矩阵卡中。如图5所示，其示出了本申请实施例提供的一种反射内存通信卡的结构示意图。图5中包括反射内存通信卡的结构以及反射内存通信卡与外部设备的连接关系。

其中，外部设备可以包括第一主控系统和第二主控系统，该第一主控系统向反射内存通信卡发送主数据，第二主控系统向反射内存通信卡发送备数据，且，该主数据与备数据包含的内容相同，可实现数据冗余，降低数据传输失败的风险。

该LVDS缓冲器包括第一LVDS缓冲器和第二LVDS缓冲器；该第一LVDS缓冲器与该FPGA芯片连接，用于接收该外部设备发送的主数据，并将该主数据传输至该FPGA芯片；该第二LVDS缓冲器与该FPGA芯片连接，用于接收该外部设备发送的备数据，并将该备数据传输至该FPGA芯片；该FPGA芯片，用于对该主数据和该备数据进行去冗余处理，得到目标数据，对目标数据进行复制处理后得到第一目标数据和第二目标数据，并将该第一目标数据和该第二目标数据发送至该以太网PHY芯片。

其中，主数据附带有主标志，备数据附带有备标志。FPGA芯片通过接收主数据和备数据，满足数据接收数量的标准。FPGA芯片通过对主标志和备标志进行判断，将备数据去除，并将主数据进行复制，得到第一目标数据和第二目标数据。第一LVDS缓冲器和第二LVDS缓冲器用于LVDS信号的缓冲与驱动。

该以太网PHY芯片包括第一以太网芯片和第二以太网芯片；该第一以太网芯片与该FPGA芯片连接，用于接收该第一目标数据，并将该第一目标数据发送至该光切换矩阵卡中；该第二以太网芯片与该FPGA芯片连接，用于接收该第二目标数据，并将该第二目标数据发送至该光切换矩阵卡中。

其中，第一以太网芯片和第二以太网芯片通过GMII(Gigabit MediumIndependent Interface，千兆媒体独立接口)接口协议与FPGA芯片进行通信，将接收到的数据进行8b/10b编码以及并串转换后，将串行数据流发送至光切换矩阵卡；第一以太网芯片和第二以太网芯片同时还接收光切换矩阵卡发送的串行数据流，进行串并转换以及10b/8b解码后，并行数据发送至FPGA芯片。

反射内存通信卡还包括复位管理装置、电源监测装置、面板钥匙开关、SRAM存储器以及旁路控制装置。该复位管理装置用于产生FPGA芯片的的初始化复位信号，电源监测装置用于监测反射内存通信卡的各路电源电压，并通过I2C总线与FPGA芯片进行交互，面板钥匙开关位于前面板上，允许操作员手动控制面板钥匙开关，以操作该网络设备是否处于旁路状态。SRAM存储器用于该网络设备中的反射内存通信卡接收到其它网络设备发送的数据后，将接收的数据存储于SRAM存储器中，旁路控制装置用于接收FPGA芯片发送的旁路指令，并向光切换矩阵卡发送该旁路指令。

在一个实施例中，该光切换矩阵卡包括第一数据收发电路和第二数据收发电路；该第一数据收发电路与该第一以太网芯片连接，用于接收该第一以太网芯片发送的该第一目标数据，并将该第一目标数据转换成光信号后通过该第一数据通信链路发送至该第一下游网络设备；该第二数据收发电路与该第二以太网芯片连接，用于接收该第二以太网芯片发送的该第二目标数据，并将该第二目标数据转换成光信号后通过该第二数据通信链路发送至该第二下游网络设备。请参考图6，其示出了本申请实施例提供的一种光切换矩阵卡的结构示意图。

其中，该第一数据收发电路包括第一光模块、第一光开关以及第一光纤法兰，该第二数据收发电路包括第二光模块、第二光开关以及第二光纤法兰。第一光模块以及第二光模块用于完成电信号与光信号的转换，第一光纤法兰以及第二光纤法兰用于各网络设备之间的光纤线的连接。

该第一光模块与该第一光开关连接，用于接收该第一以太网芯片发送的第一目标数据，并将该第一目标数据转换成第一光信号后发送至该第一光开关；该第一光开关，包括发送端口和接收端口，用于通过该接收端口接收该第一光信号，并通过该发送端口将该第一光信号发送至该第一光纤法兰；该第一光纤法兰，用于将接收到的该第一光信号发送至该第一下游网络设备；该第二光模块与该第二光开关连接，用于接收该第二以太网芯片发送的该第二目标数据，并将该第二目标数据转换成第二光信号后发送至该第二光开关；该第二光开关，包括发送端口和接收端口，用于通过该接收端口接收该第二光信号，并通过该发送端口将该第二光信号发送至该第二光纤法兰；该第二光纤法兰，用于将接收到的该第二光信号发送至该第二下游网络设备。

在一个实施例中，该反射内存通信卡，还用于在检测到自身故障时，发送旁路指令至该第一光开关和该第二光开关；该第一光开关，还用于在接收到该旁路指令后将该第一光开关包括的发送端口和接收端口相连；该第二光开关，还用于在接收到该旁路指令后将该第二光开关包括的发送端口和接收端口相连。

其中，反射内存通信卡中的旁路控制装置用于接收FPGA芯片发送的旁路指令，并经过背板连接器向光切换矩阵卡发送该旁路指令。具体地，该光切换矩阵卡中的第一光开关和该第二光开关接收该旁路指令。该第一光开关在接收到该旁路指令后将该第一光开关包括的发送端口和接收端口相连，使得光信号直接经过光纤法兰将信号发送至第一下游网络设备。类似的，该第二光开关在接收到该旁路指令后将该第二光开关包括的发送端口和接收端口相连，使得光信号直接经过光纤法兰将信号发送至第二下游网络设备。

在一个实施例中，该光切换矩阵卡，还用于在通过该第一数据通信链路接收到该第一上游网络设备发送的数据或者通过该第二数据通信链路接收到该第二上游网络设备发送的数据后，将接收到的数据发送至该反射内存通信卡；该反射内存通信卡，还用于在接收到数据后，将接收到的数据存储于本地。

其中，光切换矩阵卡通过第一光纤法兰接收第一数据通信链路传输的第一上游网络设备发送的数据，并通过第一光模块将该数据发送至第一以太网芯片，并进一步发送至FPGA芯片，进而使得FPGA芯片将接收到的数据存储在SRAM存储器中。反射内存通信卡中的FPGA芯片可在接收到数据后直接将数据存储于SRAM存储器，若SRAM存储器已存储过该数据，则新存入的数据直接覆盖已存入的数据。

或者，光切换矩阵卡通过第二光纤法兰接收第二数据通信链路传输的第二上游网络设备发送的数据，并通过第二光模块将该数据发送至第二以太网芯片，并进一步发送至FPGA芯片，进而使得FPGA芯片将接收到的数据存储在SRAM存储器中。

在一个实施例中，该反射内存通信卡，还用于在接收到该光切换矩阵卡发送的数据后，将接收到的数据存储后发送至该光切换矩阵卡；该光切换矩阵卡，还用于将接收到的数据发送至该第一下游网络设备或该第二下游网络设备。

该反射内存通信卡，还用于在接收到该光切换矩阵卡发送的数据后，检测接收到的数据是否为该外部设备发送至该反射内存通信卡的数据，若是，则丢弃接收到的数据。

其中，反射内存通信卡在接收到光切换矩阵卡发送的数据后，监测该数据是否为对应的外部设备发送的数据，若是，则无需存储该数据，且表明该数据已经遍历其它网络设备，则将该数据丢弃，不再传输。若否，则将接收到的数据存储后，发送至光切换矩阵卡，以使光切换矩阵卡将接收到的数据对应发送至第一下游网络设备或第二下游网络设备。

在一个实施例中，如图7所示，提供了一种环形数据处理方法。该方法用于环形数据处理系统中的网络设备中，该环形数据处理系统包括多个网络设备，该多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，该多个网络设备之间存在第一数据通信链路和第二数据通信链路，该第一数据通信链路的数据传输方向为顺时针方向，该第二数据通信链路的数据传输方向为逆时针方向；该方法包括：

步骤701，接收外部设备发送的数据。

步骤702，通过第一数据通信链路向顺时针方向上的第一下游网络设备发送接收到的数据，并通过第二数据通信链路向逆时针方向上的第二下游网络设备发送接收到的数据。

其中，外部设备发送的数据可以为反应堆运行参数、控制系统本身的运行状态信息以及控制/测试指令/参数等数据，本申请实施例对数据内容不作限定。

可选的，可接收外部设备发送的内容相同的主数据与备数据，并在监测接收到的数据满足数量要求后将备数据去除。进一步的，将主数据进行复制处理，得到第一目标数据以及第二目标数据，并将该第一目标数据通过第一数据通信链路发送至顺时针方向上的第一下游网络设备。将第二目标数据通过第二数据通信链路发送至逆时针方向上的第二下游网络设备。

通过将接收到的外部数据发送的主数据复制处理得到内容相同的第一目标数据和第二目标数据，从而可以将第一目标数据和第二目标数据分别通过第一数据通信链路和第二数据通信链路发送至其它网络设备，实现各网络设备之间的数据共享，提升各网络设备获取数据的效率。通过第一数据通信链路和第二数据通信链路进行数据传输，避免传输过程中因某一链路故障导致数据传输终端，提升网络设备数据传输的可靠性和可用性。

在一个实施例中，该方法还包括：

在通过该第一数据通信链路接收到在顺时针方向上的第一上游网络设备发送的数据后，通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，并在通过该第二数据通信链路接收到该网络设备在逆时针方向上的第二上游网络设备发送的数据后，通过该第二数据通信链路向该第二下游网络设备发送接收到的数据。

在接收到数据后，将接收到的数据存储于本地。

其中，在通过第一数据通信链路接收到顺时针方向上的第一上游网络设备发送的数据后，将接收到的数据存储于本地。在通过第二数据通信链路接收到逆时针方向上的第二上游网络设备发送的数据后，将接收到的数据存储于本地。

在一个实施例中，该方法还包括：

在通过该第一数据通信链路接收到该第一上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送的数据，若否，则通过该第一数据通信链路向该第一下游网络设备发送接收到的数据，若是，则丢弃接收到的数据；在通过该第二数据通信链路接收到该第二上游网络设备发送的数据后，检测接收到的数据是否为该外部设备发送的数据，若否，则通过该第二数据通信链路向该第二下游网络设备发送接收到的数据，若是，则丢弃接收到的数据。

其中，当通过第一数据通信链路或第二数据通信链路接收到数据后，可检测该数据是否为从外部设备接收到的数据，若是，则表明该数据已遍历环形数据处理系统中的其它网络设备，则将该数据丢弃，不再通过第一数据通信链路或第二数据通信链路发送至其它网络设备，若否，则将该数据存储后，通过第一数据通信链路或第二数据通信链路发送至其它网络设备。

在一个实施例中，提供了一种网络设备，该网络设备包括通过背板连接器相连的反射内存通信卡以及光切换矩阵卡；该反射内存通信卡用于接收该外部设备发送的数据，并将接收的数据传输至该光切换矩阵卡；该光切换矩阵卡，用于将接收到的数据发送至第一下游网络设备和第二下游网络设备，其中，该第一下游网络设备在环形数据处理系统中位于该网络设备的顺时针方向上，该第二下游网络设备在环形数据处理系统中位于该网络设备的逆时针方向上；其中，该环形数据处理系统包括多个网络设备，该多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，该多个网络设备之间存在第一数据通信链路和第二数据通信链路，该第一数据通信链路的数据传输方向为顺时针方向，该第二数据通信链路的数据传输方向为逆时针方向。

在一个实施例中，如图8所示，其示出了本申请实施例提供的一种环形数据共享设备的结构示意图，上述实施例中的网络设备可与该环形数据共享设备结构相同。

该环形数据共享设备包括反射内存通信卡以及光切换矩阵卡，其中，该反射内存通信卡以及光切换矩阵卡通过背板连接器实现数据传输。反射内存通信卡包括第一LVDS缓冲器、第二LVDS缓冲器、FPGA芯片、第一以太网芯片、第二以太网芯片、复位管理装置、电源监测装置、SRAM存储器、面板钥匙开关以及旁路控制装置。该光切换矩阵卡包括第一光模块、第二光模块、第一光开关、第二光开关、第一光纤法兰以及第二光纤法兰。反射内存通信卡通过第一以太网芯片以及第二以太网芯片与光切换矩阵卡实现数据传输。

环形数据共享设备与外部设备交互，可获取外部设备发送的上环数据，并将该上环数据发送至其它环形数据共享设备。环形数据共享设备还可接收其它环形数据共享设备发送的下环数据，并将该下环数据在本地存储，或将该下环数据再次发送给其它环形数据共享设备，该再次发送给其它环形数据共享设备的数据记为过环数据。外部设备可获取该环形数据共享设备中存储的下环数据。该环形数据共享设备还可将接收到的下环数据剔除。

FPGA芯片主要负责数据处理、安全级通信协议实现和其它控制逻辑。请参考图9，其示出了FPGA芯片的内部程序结构框图，FPGA内部各模块可通过软件程序实现。FPGA芯片内部程序功能包括：GMII接口控制模块、上环数据发送控制模块、下环数据接收控制模块、SRAM控制模块、上环数据缓存模块、下环数据缓存模块、环网运行参数配置模块、LVDS数据接收模块、LVDS数据发送模块以及故障检测模块。

环形数据共享设备获取外部设备发送的上环数据，并将该上环数据发送至其它环形数据共享设备的过程包括：

外部设备与反射内存通信卡之间通过LVDS差分链路通信，主要完成反射通信内存卡运行参数、上环数据的发送及下环数据的读取，外部设备包括第一主控系统和第二主控系统，第一主控系统和第二主控系统为热备冗余系统，两条LVDS差分链路同一时刻均传输相同的数据。反射内存通信卡对接收到的两份数据进行去冗余处理后只保留一份数据。

在接收外部设备发送的数据之前，反射内存通信卡供电后，需要外部设备对其进行参数配置，当参数配置完成后，反射内存通信卡开始正常工作。其中，环网运行参数模块负责解析外部设备发送的参数配置帧以及下环映射表，参数配置帧例如为环网号、节点号、环中节点在环信息、上环周期等。同时对下环映射表中的内容进行缓存。下环映射表内容如表1所示。每一个下环条目均可以被地址翻译模块映射为一段SRAM缓存地址，可根据下环映射表的内容确定下环数据存储格式。

表(1)

表1中，下环数据节点号用于指定从SRAM存储其中哪个节点读取数据；下环数据分帧号用于指定下环数据中哪一帧被读取，一个节点共12帧数据，每帧数据1KB；下环帧数据起始地址用于指定1KB数据帧中起始字节的地址；下环数据长度用于指定此次下环数据的字节数。

当LVDS数据接收模块接收完上环数据后，上环数据缓存模块将12KB上环数据缓存，供上环数据发送控制模块读取。上环数据按1KB大小进行分帧，因此上环数据可被划分为12帧。

上环数据发送控制模块用于读取上环数据缓存模块中的数据，并向GMII接口控制模块发送该数据。上环数据发送控制模块按照配置信息中的上环周期，周期性的向GMII接口控制模块发送数据上环请求，等待请求应答后，开始发送一帧数据。

其中，GMII接口控制模块主要完成第一以太网芯片和第二以太网芯片与FPGA芯片的链路层的数据发送与接收控制，FPGA芯片按照标准GMII接口协议完成数据的发送与接收。GMII接口控制模块内部包括GMII数据接收模块和GMII数据发送模块，GMII数据接收模块用于接收第一以太网芯片以及第二以太网芯片发送的数据，并将接收到的数据发送至下环数据接收控制模块以及过缓控制模块；GMII数据发送模块用于接收上环数据发送控制模块发送的上环数据以及接收过环控制模块发送的过环数据，并将上环数据按照GMII接口协议发送至第一以太网芯片以及第二以太网芯片。

GMII接口控制模块接收到上环数据控制模块的发送请求后，需要判断当前发送端口是否处于发送状态，以及对上环和过环请求做出仲裁判断，若上环数据与过环数据同时发生发送请求竞争时，过环数据具有优先权。若发送端口正在发送数据帧(无论是上环数据还是过环数据)时过环数据到达，过环数据先被存放在过环数据缓存中，等待当前帧发送完成。发送完成后，过环数据立即占用此发送端口；若发送端口正在发送数据帧(无论是上环数据还是过环数据)时上环数据到达，上环数据先被存在本地缓存中，待当前帧发送完成后，仲裁模块先检查过环缓存中是否有等待发送的过环数据帧。若没有，则发送上环数据，否则优先发送过环数据。仲裁完成后，GMII接口控制模块将起始符、目的地址、源地址、帧长度与缓存中的数据帧打包后发送至第一以太网芯片以及第二以太网芯片。

第一以太网芯片以及第二以太网芯片通过GMII接口接收FPGA芯片通过GMII接口控制模块打包的数据帧后，将数据进行8b/10b编码、将并行数据转换为串行数据后，通过背板连接器将数据发送至光切换矩阵中的第一光模块和第二光模块，完成电信号至光信号的转换，并通过光切换矩阵卡上的光纤法兰分别与上一环形数据共享设备和下一环形数据共享设备的光切换矩阵卡连接，实现1000Base-LX通信，将数据帧送至与该环形数据共享设备通信连接的其它环形数据共享设备。各个环形数据共享设备以串行方式连接，共同构成双向冗余光纤环网。

环形数据共享设备获取其它环形数据共享设备发送的数据，并将该数据下环存储，并形成过环数据。发送过环数据至其它环形数据共享设备的过程包括：

光切换矩阵卡通过第一光纤法兰接收第一数据通信链路上的上一环形数据共享设备发送的第一数据帧，并将该第一数据帧发送至第一光模块，第一光模块接收到第一数据帧后，先将光信号转换为电信号，然后通过背板连接器将电信号传输至第一以太网芯片，以完成8b/10b解码和串并转换，最后通过GMII接口发送至FPGA芯片。

光切换矩阵卡通过第二光纤法兰接收第二数据通信链路上的上一环形数据共享设备发送的第二数据帧，并将该第二数据帧发送至第二光模块，第二光模块接收到第二数据帧后，先将光信号转换为电信号，然后通过背板连接器将电信号传输至第二以太网芯片，以完成8b/10b解码和串并转换，最后通过GMII接口发送至FPGA芯片。

FPGA芯片中的GMII接口控制模块接收第一以太网芯片以及第二以太网芯片发送的第一数据帧以及第二数据帧后，对数据帧中的目的地址、源地址、帧长度进行检查，并对数据帧的CRC进行校验，待确定接收数据无误后提供给下环数据接收控制模块，同时将数据帧提供给过环控制模块。

如图10所示，其示出了本申请实施例提供的一种下环数据接收控制模块的功能框图，各模块通过软件程序实现。

当GMII接口控制模块接收完一帧数据且校验正确后，数据帧获取模块产生读取使能信号，从GMII接口控制模的缓存中读取数据帧，同时解析出环网编号、节点号、总过环次数、已过环次数、包序号、分帧号等信息。接着产生写请求信号给请求仲裁模块。当收到SRAM写缓存控制模块发送的读取使能信号后，数据帧获取模块将数据帧送出，并同时计算出该帧数据在SRAM存储器中缓存的起始地址。

下环数据接收控制模块中的请求仲裁模块对第一下环数据SRAM缓存写入请求、第二下环数据SRAM缓存写入请求、下环数据读取请求做出仲裁处理。其中，下环数据读取请求为外部设备发送的读取SRAM中存储的下环数据的请求。

请求仲裁模块首先判断SRAM存储器是否在执行读操作，若SRAM存储器处于空闲状态，则使能SRAM写操作。当请求仲裁模块同时收到第一下环数据SRAM缓存写入请求和第二下环数据SRAM缓存写入请求时，会优先处理第一下环数据SRAM缓存写入请求。而当请求仲裁模块收到下环数据读请求时，也会优先判断此时SRAM存储器是否处于空闲状态，从而避免了SRAM存储器同时读写的情况。且，第一下环数据和第二下环数据内容相同时，会存入同一片SRAM地址中，进行相互覆盖，以此来达到把两份相同的数据变成一份的目的。

若SRAM写缓存控制模块收到请求仲裁模块发送的SRAM数据写使能信号，SRAM写缓存控制模块则向数据帧获取模块发起读使能信号，将数据帧获取模块中的数据帧读出，同时获取该帧数据写入SRAM的起始地址，接着将数据、地址信息发送给SRAM控制模块。

SRAM控制模块按照SRAM芯片接口的时序，将SRAM写缓存控制模块发送的数据写入SRAM存储器中。SRAM存储器将其它环形数据共享设备数据发送的数据按照静态地址的方式进行分配，其它环形数据共享设备发送的数据存储地址分配如表2所示，由于SRAM芯片为16bit，故每1KB数据在SRAM芯片中只占用512个地址。

表(2)

表2中，节点号为其它环形数据共享设备的标号。

外部设备获取环形数据共享设备中已存储的下环数据的过程包括：

FPGA芯片中的环网运行参数配置模块完成参数配置后，接收到外部设备获取下环数据的指令后，FPGA芯片中的下环地址映射模块将环网运行参数配置模块中的下环映射表内容读出，并根据表内的信息，将下环数据转换为SRAM存储器可识别的连续地址，例如下环映射条目1中配置下环节点号为1，下环分帧号为2，数据起始地址为4，数据长度为12，则通过下环地址映射模块翻译后，对应SRAM芯片读取地址为0x00203至0x0020E。

下环数据缓存模块根据参数配置的下环周期，定期向请求仲裁模块发起下环数据读取请求，并等待SRAM读缓存控制模块将读取的下环数据写入本模块缓存中，当数据缓存完成后，将数据复制为两份，并分别通过第一LVDS缓冲器和第二LVDS缓冲器将读取到的下环数据，通过LVDS差分链路发送至外部设备。

其中，SRAM读缓存控制模块接收到请求仲裁模块发送的下环读取使能后，将下环地址映射模块中翻译出来的SRAM下环数据读取地址与读使能信号一同送入SRAM控制模块。同时SRAM读缓存控制模块将SRAM控制模块中读出的下环数据进行缓存，待下环数据全部读取完成后，一次性将下环数据写入下环数据缓存模块中。SRAM控制模块接收到下环读取使能与下环地址后，按照SRAM芯片的接口时序，将下环数据依次读出并送入SRAM读缓存控制模块。

FPGA芯片内部程序功能还包括故障检测模块，用于对反射内存卡的通信状态、电源状态、第一以太网芯片以及第二以太网芯片、SRAM存储器进行诊断，当检测到严重故障时，FPGA模块可向旁路控制装置发起旁路指令。

旁路控制装置可将旁路指令发送至光切换矩阵卡。光切换矩阵卡收到旁路指令后，切换第一光开关以及第二光开关内部的光信号触点，完成旁路动作，实现环形数据共享设备的旁路。

请参考图11，其示出了本申请实施例提供的一种旁路状态光信号传输示意图。设备旁路后，光纤法兰RX1的光信号与TX1直连、RX2的光信号与TX2直连，从而使得光信号不再需要经过本环形数据共享设备中的FPGA芯片进行处理，而是将光信号直接转发至下一环形数据共享设备。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (20)

1.一种环形数据处理系统，其特征在于，所述环形数据处理系统包括多个网络设备，所述多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，所述多个网络设备之间存在第一数据通信链路和第二数据通信链路，所述第一数据通信链路的数据传输方向为顺时针方向，所述第二数据通信链路的数据传输方向为逆时针方向；

其中，所述网络设备，用于在接收到外部设备发送的数据之后，通过所述第一数据通信链路向所述网络设备在顺时针方向上的第一下游网络设备发送接收到的数据，并通过所述第二数据通信链路向所述网络设备在逆时针方向上的第二下游网络设备发送接收到的数据，以将所述外部设备发送的数据同步至所述环形数据处理系统中的各网络设备中。

2.根据权利要求1所述的系统，其特征在于，

所述网络设备，还用于在通过所述第一数据通信链路接收到所述网络设备在顺时针方向上的第一上游网络设备发送的数据后，通过所述第一数据通信链路向所述第一下游网络设备发送接收到的数据，并用于在通过所述第二数据通信链路接收到所述网络设备在逆时针方向上的第二上游网络设备发送的数据后，通过所述第二数据通信链路向所述第二下游网络设备发送接收到的数据。

3.根据权利要求2所述的系统，其特征在于，

所述网络设备，还用于在接收到数据后，将接收到的数据存储于本地。

4.根据权利要求2所述的系统，其特征在于，

所述网络设备，具体用于在通过所述第一数据通信链路接收到所述第一上游网络设备发送的数据后，检测接收到的数据是否为所述外部设备发送至所述网络设备的数据，若否，则通过所述第一数据通信链路向所述第一下游网络设备发送接收到的数据，若是，则丢弃接收到的数据；

所述网络设备，还具体用于在通过所述第二数据通信链路接收到所述第二上游网络设备发送的数据后，检测接收到的数据是否为所述外部设备发送至所述网络设备的数据，若否，则通过所述第二数据通信链路向所述第二下游网络设备发送接收到的数据，若是，则丢弃接收到的数据。

5.根据权利要求1至4任一所述的系统，其特征在于，

所述网络设备，还用于在检测到自身出现故障之后，将所述网络设备位于所述第一数据通信链路上的发送端口和接收端口相连，并将位于所述第二据通信链路上的发送端口和接收端口相连。

6.根据权利要求1至4任一所述的系统，其特征在于，所述网络设备包括通过背板连接器相连的反射内存通信卡以及光切换矩阵卡；

所述反射内存通信卡用于接收所述外部设备发送的数据，并将接收的数据传输至所述光切换矩阵卡；

所述光切换矩阵卡，用于将接收到的数据发送至所述第一下游网络设备和所述第二下游网络设备。

7.根据权利要求6所述的系统，其特征在于，所述反射内存通信卡包括FPGA芯片、LVDS缓冲器以及以太网PHY芯片；

所述LVDS缓冲器与所述FPGA芯片连接，用于接收所述外部设备发送的数据，并将所述外部设备发送的数据传输至所述FPGA芯片；

所述FPGA芯片与所述以太网PHY芯片连接，用于对所述外部设备发送的数据进行复制处理后，将复制处理后的数据发送至所述以太网PHY芯片；

所述以太网PHY芯片，用于将复制处理后的数据发送至所述光切换矩阵卡中。

8.根据权利要求7所述的系统，其特征在于，所述LVDS缓冲器包括第一LVDS缓冲器和第二LVDS缓冲器；

所述第一LVDS缓冲器与所述FPGA芯片连接，用于接收所述外部设备发送的主数据，并将所述主数据传输至所述FPGA芯片；

所述第二LVDS缓冲器与所述FPGA芯片连接，用于接收所述外部设备发送的备数据，并将所述备数据传输至所述FPGA芯片；

所述FPGA芯片，用于对所述主数据和所述备数据进行去冗余处理，得到目标数据，对目标数据进行复制处理后得到第一目标数据和第二目标数据，并将所述第一目标数据和所述第二目标数据发送至所述以太网PHY芯片。

9.根据权利要求8所述的系统，其特征在于，所述以太网PHY芯片包括第一以太网芯片和第二以太网芯片；

所述第一以太网芯片与所述FPGA芯片连接，用于接收所述第一目标数据，并将所述第一目标数据发送至所述光切换矩阵卡中；

所述第二以太网芯片与所述FPGA芯片连接，用于接收所述第二目标数据，并将所述第二目标数据发送至所述光切换矩阵卡中。

10.根据权利要求9所述的系统，其特征在于，所述光切换矩阵卡包括第一数据收发电路和第二数据收发电路；

所述第一数据收发电路与所述第一以太网芯片连接，用于接收所述第一以太网芯片发送的所述第一目标数据，并将所述第一目标数据转换成光信号后通过所述第一数据通信链路发送至所述第一下游网络设备；

所述第二数据收发电路与所述第二以太网芯片连接，用于接收所述第二以太网芯片发送的所述第二目标数据，并将所述第二目标数据转换成光信号后通过所述第二数据通信链路发送至所述第二下游网络设备。

11.根据权利要求10所述的系统，其特征在于，所述第一数据收发电路包括第一光模块、第一光开关以及第一光纤法兰，所述第二数据收发电路包括第二光模块、第二光开关以及第二光纤法兰；

所述第一光模块与所述第一光开关连接，用于接收所述第一以太网芯片发送的所述第一目标数据，并将所述第一目标数据转换成第一光信号后发送至所述第一光开关；

所述第一光开关，包括发送端口和接收端口，用于通过所述接收端口接收所述第一光信号，并通过所述发送端口将所述第一光信号发送至所述第一光纤法兰；

所述第一光纤法兰，用于将接收到的所述第一光信号发送至所述第一下游网络设备；

所述第二光模块与所述第二光开关连接，用于接收所述第二以太网芯片发送的所述第二目标数据，并将所述第二目标数据转换成第二光信号后发送至所述第二光开关；

所述第二光开关，包括发送端口和接收端口，用于通过所述接收端口接收所述第二光信号，并通过所述发送端口将所述第二光信号发送至所述第二光纤法兰；

所述第二光纤法兰，用于将接收到的所述第二光信号发送至所述第二下游网络设备。

12.根据权利要求11所述的系统，其特征在于，

所述反射内存通信卡，还用于在检测到自身故障时，发送旁路指令至所述第一光开关和所述第二光开关；

所述第一光开关，还用于在接收到所述旁路指令后将所述第一光开关包括的发送端口和接收端口相连；

所述第二光开关，还用于在接收到所述旁路指令后将所述第二光开关包括的发送端口和接收端口相连。

13.根据权利要求6所述的系统，其特征在于，

所述光切换矩阵卡，还用于在通过所述第一数据通信链路接收到所述第一上游网络设备发送的数据或者通过所述第二数据通信链路接收到所述第二上游网络设备发送的数据后，将接收到的数据发送至所述反射内存通信卡；

所述反射内存通信卡，还用于在接收到数据后，将接收到的数据存储于本地。

14.根据权利要求13所述的系统，其特征在于，

所述反射内存通信卡，还用于在接收到所述光切换矩阵卡发送的数据后，将接收到的数据存储后发送至所述光切换矩阵卡；

所述光切换矩阵卡，还用于将接收到的数据发送至所述第一下游网络设备或所述第二下游网络设备。

15.根据权利要求14所述的系统，其特征在于，

所述反射内存通信卡，还用于在接收到所述光切换矩阵卡发送的数据后，检测接收到的数据是否为所述外部设备发送至所述反射内存通信卡的数据，若是，则丢弃接收到的数据。

16.一种环形数据处理方法，其特征在于，所述方法用于环形数据处理系统中的网络设备中，所述环形数据处理系统包括多个网络设备，所述多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，所述多个网络设备之间存在第一数据通信链路和第二数据通信链路，所述第一数据通信链路的数据传输方向为顺时针方向，所述第二数据通信链路的数据传输方向为逆时针方向；所述方法包括：

接收外部设备发送的数据；

通过所述第一数据通信链路向顺时针方向上的第一下游网络设备发送接收到的数据，并通过所述第二数据通信链路向逆时针方向上的第二下游网络设备发送接收到的数据。

17.根据权利要求16所述的方法，其特征在于，所述方法还包括：

在通过所述第一数据通信链路接收到在顺时针方向上的第一上游网络设备发送的数据后，通过所述第一数据通信链路向所述第一下游网络设备发送接收到的数据，并在通过所述第二数据通信链路接收到所述网络设备在逆时针方向上的第二上游网络设备发送的数据后，通过所述第二数据通信链路向所述第二下游网络设备发送接收到的数据。

18.根据权利要求17所述的方法，其特征在于，所述方法还包括：

在接收到数据后，将接收到的数据存储于本地。

19.根据权利要求17所述的方法，其特征在于，所述方法还包括：

在通过所述第一数据通信链路接收到所述第一上游网络设备发送的数据后，检测接收到的数据是否为所述外部设备发送的数据，若否，则通过所述第一数据通信链路向所述第一下游网络设备发送接收到的数据，若是，则丢弃接收到的数据；

在通过所述第二数据通信链路接收到所述第二上游网络设备发送的数据后，检测接收到的数据是否为所述外部设备发送的数据，若否，则通过所述第二数据通信链路向所述第二下游网络设备发送接收到的数据，若是，则丢弃接收到的数据。

20.一种网络设备，其特征在于，所述网络设备包括通过背板连接器相连的反射内存通信卡以及光切换矩阵卡；

所述反射内存通信卡用于接收所述外部设备发送的数据，并将接收的数据传输至所述光切换矩阵卡；

所述光切换矩阵卡，用于将接收到的数据发送至第一下游网络设备和第二下游网络设备，其中，所述第一下游网络设备在环形数据处理系统中位于所述网络设备的顺时针方向上，所述第二下游网络设备在环形数据处理系统中位于所述网络设备的逆时针方向上；

其中，所述环形数据处理系统包括多个网络设备，所述多个网络设备首尾顺次通信连接形成环形网络拓扑结构，且，所述多个网络设备之间存在第一数据通信链路和第二数据通信链路，所述第一数据通信链路的数据传输方向为顺时针方向，所述第二数据通信链路的数据传输方向为逆时针方向。

Images