KR0138872B1 - 고성능 프로세서간 통신망의 노드 모듈 - Google Patents

고성능 프로세서간 통신망의 노드 모듈

Info

Publication number
KR0138872B1
KR0138872B1 KR1019940036024A KR19940036024A KR0138872B1 KR 0138872 B1 KR0138872 B1 KR 0138872B1 KR 1019940036024 A KR1019940036024 A KR 1019940036024A KR 19940036024 A KR19940036024 A KR 19940036024A KR 0138872 B1 KR0138872 B1 KR 0138872B1
Authority
KR
South Korea
Prior art keywords
bus
data
link
frame
node
Prior art date
Application number
KR1019940036024A
Other languages
English (en)
Other versions
KR960025073A (ko
Inventor
박형준
홍재환
최병철
정연쾌
신동진
이충근
Original Assignee
양승택
재단법인 한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구원 filed Critical 양승택
Priority to KR1019940036024A priority Critical patent/KR0138872B1/ko
Publication of KR960025073A publication Critical patent/KR960025073A/ko
Application granted granted Critical
Publication of KR0138872B1 publication Critical patent/KR0138872B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17318—Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40195—Flexible bus arrangements involving redundancy by using a plurality of nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 고성능 프로세서간 통신망의 단위 네트워크를 구성하는 시스팀 백 프레인 버스상의 노드 수용능력을 증대시키고, 메세지 프레임의 고속 전송을 통해 경로 지연시간을 최소화시키며, 단일 보드상에 물리적으로 가능한 한계까지 다수의 노드를 집적시켜 경제성을 도모하기 위한 것으로서 프로세서 또는 타 네트워크와 연결되어 메세지 프레임의 경로 제어를 수행하는 고성능 프로세서간 통신망의 노드 모듈에 관한 것으로, 단위 네트워크에 대용량 노드를 수용 가능하게 하므로서 경제성을 향상시키고, HDLC 포맷의 직렬 데이타를 노드 모쥴내에서 병렬 전송처리하게 하므로서 고속의 메세지 교환을 통한 경로 지연시간을 최소화시켜 네트워크의 서비스 품질을 향상시킬 수 있는 효과가 있다.

Description

고성능 프로세서간 통신망의 노드 모듈
제1도는 종래의 노드 모듈의 구조도.
제2도는 본 발명이 적용되는 고성능 프로세서간 통신 유니트 네트워크의 구조도.
제3도는 본 발명에 의한 노드 모듈의 구조도.
*도면의 주요부분에 대한 부호의 설명
100:노드모듈101:U-링크
102:D-버스103:M-버스
200:U-링크 정합부202:버퍼 제어기
204:U-링크 수신 데이타 메모리
207:U-링크 송신 데이타 메모리
214:프레임 어드레스 검사기
217:노드 제어기220:장애 정보 관리기
221:버스 제어기223:D-버스 정합부
226:M-버스 정합부
본 발명은 고성능 프로세서간 통신망의 단위 네트워크를 구성하는 시스팀 백 프레인 버스상의 노드 수용능력을 중대시키고, 메세지 프레임의 고속 전송을 통해 경로 지연시간을 최소화시키며, 단일 보드상에 물리적으로 가능한 한계까지 다수의 노드를 집적시켜 경제성을 도모하기 위한 것으로서 프로세서 또는 타 네트워크와 연결되어 메세지 프레임의 경로 제어를 수행하는 고성능 프로세서간 통신망의 노드 모듈에 관한 것이다.
제1도는 종래의 노드 모듈의 구조를 나타낸 것으로, 하나의 노드 모듈이 하나의 노드로 구성되어 있다.
종래의 노드 모듈은 제1도에 도시한 바와 같이 U-링크 정합부(300), 수신 버퍼 제어기(302), U-링크 수신 데이타 메모리(304), 버퍼 제어기(307), 프레임 어드레스 검사기(312), 송신 버퍼 제어기(314), 수신 버퍼 제어기(305), U-링크 송신 데이타 메모리(316), 노드 제어기(320), D-버스 정합부(323), 및 M-버스 정합부(323)로 구성된다.
U-링크 정합부(300)는 프로세서 또는 타 네트워크와 U-링크 케이블(301)로 노드와 정합시키는 기능을 수행하고 전기적으로 RS-422 표준을 따르고 있다.
U-링크 정합부(300)를 구성하는 U-링크로 부터의 메세지 프레임 수신부와 송신부는 이중화된 포트로 구성되어 있어 노드의 이중화 운용을 지원할 수 있도록 되어 있으며, U-링크와 HDLC포맷의 직렬 데이타, 클럭 및 경보신호를 이중화된 신호선으로 송수신한다.
수신 버퍼 제어기(302)는 U-링크로 부터의 프레임 데이타를 수신하여 버스 제어기(307)로 송신하는 기능을 수행한다.
U-링크 정합부(300)로 부터 직렬 신호선(303)을 통하여 수신되는 직렬 데이타는 수신 비트 순으로 외부 메모리에 씌여진후 버스 제어기(307)로 직렬 데이타의 전송이 이루어진다.
수신 버퍼 제어기(302)는 직렬 비트 단위로 저장하고 읽으며, 프레임의 시작과 종료 시점을 표시하기 위해 프레임 데이타의 각 비트에 대응하는 2개의 애트리뷰트 비트를 생성시키는 기능을 수행하므로 많은 메모리를 외부에 두어야 한다.
U-링크 수신 데이타 메모리(304)는 버퍼 제어기(307)로 부터 직렬 신호선(303)을 통하여 입력되는 U-링크 프레임 데이타 비트와 비트별로 프레임의 시작과 종료를 표시하는 애트리뷰트 비트들을 제어신호에 따라 저장하고, 필요시 저장된 데이타 및 애트리뷰트를 직렬 신호선(303)을 통하여 읽어 애트리뷰트 비트가 지시하는 제어정보에 따라 출력신호선(308)으로 송신하는 버퍼로서 3개의 SRAM으로 구성된다.
버스 제어기(307)는 D-버스 정합부(323)와의 연결 신호선(310)을 통해 D-버스 프레임 데이타를 송신하기 위한 버스 중재를 주요 기능으로 하고 있으며, 삼중화된 직렬 데이타 신호선(310)을 통하여 수신되는 프레임 데이타 신호 및 데이타 클럭을 TMR 방식으로 선택한 후 프레임 어드레스 검사기(312)로 전송하는 기능, 각 신호선에 대한 장애 발생을 감시하고 그 결과를 장애 정보 신호선(322)을 통해 장애 정보 관리기로 보고하는 유지보수 기능 및 수신 버퍼 제어기(302)와 데이타 및 제어 정보 신호선(308)으로 버스 중재 관련 신호 및 프레임 데이타를 송수신하는 기능을 수행한다.
프레임 어드레스 검사기(312)는 직렬 데이타 신호선(313)을 통해 버스 제어기(307)로 부터 수신되는 프레임 데이타를 일시 저장하고 프레임의 2바이트 어드레스 비트 영역을 검사하여 해당 프레임의 수신 여부를 판단하여 그 결과를 신호선(315)을 통해 송신 버퍼 제어기(314)로 알려주는 경로 제어 기능을 수행한다.
송신 버퍼 제어기(314)는 프레임 어드레스 검사기(312)로 부터 프레임 데이타를 수신하여 U-링크 정합부(300)로 송신하는 기능을 수행한다.
프레임 어드레스 검사기(312)로 부터 직렬 신호선(315)을 통해 수신되는 직렬 데이타는 수신 비트 순으로 외부 메모리에 씌여진후 읽기 허용 시점에 읽혀저 U-링크 정합부(300)로 직렬 데이타의 전송이 이루어진다.
수신 버퍼 제어기(305)는 직렬 비트 단위로 저장하고 읽으며, 프레임의 시작과 종료 시점을 표시하기 위해 프레임 데이타의 각 비트에 대응하는 2개의 애트리뷰트 비트를 생성시키는 기능을 수행하므로 많은 메모리를 외부에 두고 있다.
U-링크 송신 데이타 메모리(316)는 송신 버퍼 제어기(314)로 부터 직렬 신호선(317)을 통하여 입력되는 D-버스 프레임 데이타를 제어신호에 따라 저장하고, 필요시 저장된 데이타를 출력신호선(318)을 통하여 송신 버퍼 제어기(314)로 제공하는 버퍼로서 3개의 SRAM으로 구성된다.
노드 제어기(320)는 노드 모듈내의 각종 유지보수 기능을 수행하는 장치로 송신/수신 버퍼 제어기(314,305)와 신호선(325,326)을 통하여 노드 자체 시험 관련 데어 정보와 시험 데이타를 송수신하고 검출된 장애 정보를 보고 받으며, 프레임 어드레스 검사기(312)로 제어 신호선(321)을 통하여 노드 자체 시험시의 경로 제어 관련 정보 정보를 제공한다.
또한 버스 제어기(307)에서 검출한 장애 정보를 장애 정보 신호선(322)를 통해 보고 받는다.
수집된 장애 정보는 장애 보고 신호선(324)을 통해 M-버스 정합부(323)로 보내진다.
D-버스 정합부(323)는 D-버스(311)로 부터 3중화된 신호선을 통하여 수신되는 프레임 동기신호와 버스 중재 클럭, 데이타 클럭과 프레임 데이타를 버스 제어기(307)로 전송하는 수신기능과, 노드로 부터 D-버스(311)로 송신되는 데이타 클럭 및 프레임 데이타를 D-버스(311)로 전송하는 송신 기능을 가진다.
M-버스 정합부(323)는 유지 보수 채널인 M-버스와 노드 제어기(320)를 정합시키는 장치로, 노드 운용 및 유지보수 관련 신호선의 데이타 송수신을 제어한다.
그러나 종래의 노드 모듈은 하나의 노드로 구성되므로, 시스팀 백플레인 버스상의 노드 수용능력에 한계가 나타나는 문제점이 있었다. 상기 문제점을 개선하기 위해 본 발명은 고성능 프로세서간 통신망의 단위 네트워크를 구성하는 시스팀 백 플레인 버스상의 노드 수용 능력을 증대시키고, 메세지 프레임의 고속 전송을 통하여 경로 지연 시간을 최소화시키며, 단일 보드 상의 물리적으로 가능한 한계까지 다수의 노드를 집적시켜 경제성을 도모하기 위한 고성능 프로세서간 통신망의 노드 모듈을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 U-링크를 통해 프로세서 또는 타 네트워크와 연결되어, U-링크로 부터 수신되는 메세지 프레임을 D-버스로 송신하고 D-버스로 부터 수신되는 메세지 프레임을 해당 U-링크로 송신하는 다수의 노드, D-버스로 부터 3중화된 신호선을 통해 수신되는 프레임 동기신호, 버스 중재클럭, 데이타 클럭, 및 프레임 데이타를 수신하고, 상기 다수의 노드로 부터 D-버스로 송신되는 데이타 클럭 및 프레임 데이타를 D-버스로 전송하는 D-버스 정합부, 상기 다수의 노드로 부터 출력되는 프레임 데이타를 D-버스 정합부를 통해 송신하고, 상기 D-버스 정합부를 통해 수신되는 프레임 데이타를 신호 및 데이타 클럭을 선택하여 전송하고, 각 신호선에 대한 장애 발생을 감시하여 보고하고, 상기 다수의 노드로 부터 전송되는 버스 중재 관련신호 및 프레임 데이타를 송수신하는 버스 제어기, 상기 버스 제어기로 부터 수신되는 프레임 데이타를 일시 저장하고 프레임의 최대 3바이트 어드레스 비트 영역을 검사하여 해당 프레임의 수신 여부를 판단하여 상기 다수의 노드로 전달하는 프레임 어드레스 검사기, 상기 다수의 노드 및 버스 제어기로부터 보고되는 각종 장애 정보를 수집하고 보고하는 장애 정보 관리기, 상기 장애 정보 관리기로 부터 보고되는 수집된 장애 정보를 운용자에게 보고하고, 상기 다수의 노드와 프레임 어드레스 검사기의 장애 발생 부분에 대한 자체 시험을 관장하며, 상기 프레임 어드레스 검사기내의 레지스터들을 노드 모듈 시동시에 초기화시키는 노드 제어기, 및 상기 노드 제어기와 M-버스를 정합시키는 M-버스 정합부로 구성되는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제2도는 본 발명이 적용되는 고성능 프로세서간 통신 유니트 네트워크의 구조도이고, 제 3도는 본 발명에 의한 노드 모듈의 구조도이다.
본 발명이 적용되는 고성능 프로세서간 통신 유니트 네트워크는 제2도에 도시한 바와 같이 다수의 노드 모듈(100)로 이루어진다.
각 노드 모듈(100)은 고정된 8개의 노드들을 수용하고 있으며, 리피터를 통하여 이중화로 구성된 시스팀 백 플레인 버스인 D-버스(102)상에 최대 32개의 노드 모듈이 가변적으로 실장될 수 있도록 설계되어 있다.
노드 모듈 내의 각 노드들은 개별적으로 U-링크(101)와 연결되어 프로세서 또는 타 네트워크의 브릿지와 연결되고, 시스템 백 플레인 버스인 D-버스(102)와는 공통버스로 연결되어 U-링크(101)로 부터 수신되는 메세지 프레임을 D-버스(102)로 송신하고, D-버스102로 부터 수신되는 메세지 프레임을 경로 제어 과정을 통해 수신이 허용될 경우 노드 자신의 해당 U-링크로 송신하는 기능을 수행한다.
또한 각 노드 모듈(100)들은 노드 모듈간의 공통 유지 보수버스인 M-버스(103)를 통하여 네트워크 관리 프로세서와 유지보수 관련 정보를 송수신한다.
본 발명에 의한 고성능 프로세서간 통신망의 노드 모듈은 제3도에 도시한 바와 같이 다수의 노드(228), D-버스 정합부(323), 버스 제어기(221), 프레임 어드레스 검사기(214), 장애 정보 관리기(220), 노드 제어기(217), 및 M-버스 정합부(226)로 구성된다.
다수의 노드(228)는 U-링크(201)를 통해 프로세서 또는 타 네트워크와 연결되어, U-링크(201)로 부터 수신되는 메세지 프레임을 D-버스(225)로 송신하고 D-버스(225)로 부터 수신되는 메세지 프레임을 해당 U-링크(201)로 송신하는 것으로, 8개로 이루어진다.
각 노드(228)는 U-링크 정합부(300), 버퍼 제어기(202), 수신 데이타 메모리(204), 및 송신 데이타 메모리(207)로 구성된다.
U-링크 정합부(200)는 프로세서 또는 타 네트워크와 U-링크 케이블(201)로 정합시키는 기능을 수행하는 블럭으로, 전기적으로 RS-422표준을 따르고 있다.
U-링크 정합부(200)를 구성하는 U-링크(201)로 부터의 메세지 프레임 수신부와 송신부는 이중화된 포트로 구성되어 있어 노드의 이중화 운용을 지원할 수 있도록 되어 있으며, U-링크와 HDLC 포맷의 직렬 데이타, 클럭 및 경보신호럴 이중화된 신호선으로 송수신한다.
버퍼 제어기(202)는 U-링크와 D-버스간의 전송 메세지 데이타를 수신하여 외부 메모리에 저장한 후 읽어내어 다음 목적지로 송신하는 기능을 수행한다. 버퍼 제어기(202)는 내부적으로 U-링크로 부터 U-링크 정합부(200)를 통해 D-버스로 향하는 직렬 데이타를 병렬 데이타로 변형시키고 전송을 제어하는 기능 모듈과, D-버스로 부터 프레임 어드레스 검사기(214)를 통해 U-링크로 향하는 병렬 데이타를 직렬 데이타로 변형시켜 전송을 제어하는 기능 모듈로 이루어진다.
U-링크 수신 데이타 메모리(207)는 버퍼 제어기(202)로 부터 9비트 병렬 신호선(205)를 통해 입력되는 U-링크 프레임 데이타를 제어신호에 따라 저장하고, 필요시 저장된 데이타를 출력신호선(209)을 통해 버퍼 제어기(202)로 출력하며, FIFO 메모리로 구성된다.
U-링크 송신 데이타 메모리(207)는 버퍼 제어기(202)로 부터 9비트 병렬 신호선(208)을 통해 입력되는 D-버스 프레임 데이타를 제어신호에 따라 저장하고, 필요시 저장된 데이타를 출력신호선(209)을 통해 버퍼 제어기(202)로 출력하며, FIFO 메모리로 구성된다.
D-버스 정합부(223)는 D-버스(225)로 부터 3중화된 신호선을 통해 수신되는 프레임 동기신호, 버스 중재클럭, 데이타 클럭, 및 프레임 데이타를 수신하여 버스 제어기(221)로 전송하는 수신기능과, 다수의 각 노드(228)로 부터 D-버스(225)로 송신되는 데이타 클럭 및 프레임 데이타를 D-버스(225)로 전송하는 송신 기능을 갖는다.
버스 제어기(221)는 노드 모듈내의 다수의 각 노드를 대표하여 다수의 각 노드(228)로 부터 출력되는 프레임 데이타를 D-버스 정합부(223)를 통해 D-버스로 송신하기 위한 버스 중재를 주요 기능으로하고 있으며, , D-버스 정합부(223)로 부터 삼중화된 병렬 데이타 신호선(224)을 통해 수신되는 프레임 데이타 신호 및 데이타 클럭을 TMR(Triple Modular Redundancy)방식으로 선택한후 프레임 어드레스 검사기(214)로 전송하는 기능과, 각 신호선에 대한 장애 발생을 감시하여 그 결과를 장애 보고 신호선(222)을 통해 장애 정보 관리기(220)로 보고하는 유지보수 기능과, 다수의 노드(228)의 버퍼 제어기(202)로 부터 데이타 및 제어 정보 신호선(213)을 통해 전송되는 버스 중재 관련 신호 및 프레임 데이타를 송수신하는 기능을 수행한다.
프레임 어드레스 검사기(214)는 버스 제어기(221)로 부터 병렬 데이타 신호선(216)을 통해 수신되는 프레임 데이타를 일시 저장하고 프레임의 최대 3바이트 어드레스 비트 영역을 검사하여 해당 프레임의 수신 여부를 판단하여 그 결과를 신호선(210)을 통해 다수의 노드(228)내의 버퍼제어기(202)로 전달한다.
장애 정보 관리기(220)는 다수의 노드(228)의 각 버퍼 제어기(202) 및 버스 제어기(221)로 부터 보고되는 각종 장애 정보를 수집하고 그 결과를 노드 제어기(217)로 보고하는 장치로, 유지 보수 기능만을 전담한다.
노드 제어기(217)는 노드 모듈내의 각종 유지 보수 기능을 수행하는 장치로, 장애 정보 관리기(220)로 부터 장애 정보 신호선(219)을 통해 보고되는 수집된 장애 정보를 M-버스(227)를 통해 운용자에게 보고하고, 다수의 노드(228)와 프레임 어드레스 검사기(214)의 장애 발생 부분에 대한 자체 시험을 시험제어 신호선(212,215)를 통해 관장하며, 프레임 어드레스 검사기(214)내에 있는 노드 자신의 어드레스 및 경로 제어용 애트리뷰트 레지스터들을 노드 모듈 시동시에 초기화시키는 운용기능을 갖는다.
M-버스 정합부(226)는 유지보수 채널인 M-버스와 노드 제어기(217)로 부터의 노드 모듈 내부 신호선(218)을 정합시키는 장치로, 노드 운용 및 유지보수 관련 신호선 데이타 송수신을 제어한다.
이와 같이 구성되는 고성능 프로세서간 통신망의 노드 모듈의 동작을 설명한다.
먼저, 프로세서 또는 타 네트워크로 부터 D-버스로 메세지 데이타를 전송하는 과정을 설명한다.
프로세서 또는 타네크워크로 부터 전송되는 메세지 데이타는 U-링크(201)를 통해 U-링크 정합부(200)와 정합되고 신호선(203)을 통해 버퍼 제어기(202)로 입력된다.
버퍼 제어기(202) 입력된 U-링크 프레임 데이타는 버퍼 제어기(202)의 제어에 따라 9비트 병렬 신호선(205)를 통해 U-링크 수신 데이타 메모리(204)에 저장되었다가, 필요시 출력 신호선(206)을 통해 다시 버퍼 제어기(202)로 제공된다.
이때 버퍼 제어기(202)로 부터 출력되는 U-링크 프레임 데이타는 병렬 데이타로 변환된 상태에서 데이타 및 제어 정보 신호선(213)을 통해 버스 제어기(221)로 출력된다.
버스 제어기(221)에서는 전송된 U-링크 프레임 데이타를 삼중화된 병렬 데이타 신호선(224)을 통해 D-버스 정합부(223)로 전송하고 D-버스 정합부(223)에서는 이를 D-버스(225)로 송신한다.
다음으로, D-버스로 부터 U-링크로 메세지 데이타를 전송하는 과정을 설명한다.
D-버스(225)로 부터 삼중화된 신호선을 통해 수신되는 D-버스 프레임 데이타는 D-버스 정합부(223)를 통해 정합되고 삼중화된 병렬 데이타 신호선(224)을 통해 버스 제어기(221)에서 TMR방식으로 선택 수신되어 프레임 어드레스 검사기(214)로 전송된다.
버스 제어기(221)로 부터 병렬데이타 신호선(216)을 통해 수신되는 D-버스 프레임 데이타는 프레임 어드레스 검사기(214)에 일시 저장되고, 프레임의 최대 3바이트 어드레스 비트 영역이 검사되어 해당 프레임의 수신 여부가 판단된후 그 결과가 신호선(210)을 통해 버퍼 제어기(202)로 입력되어 알려진다.
해당 프레임이 수신되는 경우, 버퍼 제어기(202)에서는 프레임 어드레스 검사기(214)에 저장된 D-버스 프레임 데이타를 수신하여 9비트 신호선(208)을 통해 U-링크 송신 데이타 메모리(207)에 저장되었다가, 필요시 출력신호선(209)을 통해 다시 버퍼 제어기(202)로 제공된다.
이때 버퍼 제어기(202)로 부터 출력되는 D-버스 프레임 데이타는 직렬 데이타로 변환된 상태에서 U-링크 정합부(200)를 통해 정합된후 U-링크(201)를 통해 프로세서나 타네트워크로 전송된다.
이상에서 설명한 바와 같이 본 발명은 단위 네트워크에 대용량 노드를 수용 가능하게 하므로서 경제성을 향상시키고, HDLC 포맷의 직렬 데이타를 노드 모듈내에서 병렬 전송처리하게 하므로서 고속의 메세지 교환을 통한 경로 지연시간을 최소화시켜 네트워크의 서비스 품질을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. U-링크를 통해 프로세서 또는 타 네트워크와 연결되어, U-링크로부터 수신되는 메세지 프레임을 D-버스로 송신하고 D-버스로 부터 수신되는 메세지 프레임을 해당 U-링크로 송신하는 다수의 노드(228), D-버스(225)로 부터 3중화된 신호선을 통해 수신되는 프레임 동기신호, 버스 중재클럭, 데이타 클럭, 및 프레임 데이타를 수신하고, 상기 다수의 노드(228)로 부터 D-버스(225)로 송신되는 데이타 클럭 및 프레임 데이타를 D-버스(225)로 전송하는 D-버스 정합부(223), 상기 다수의 노드(228)로 부터 출력되는 프레임 데이타를 D-버스 정합부(223)를 통해 송신하고, 상기 D-버스 정합부(223)를 통해 수신되는 프레임 데이타 신호 및 데이타 클럭을 선택하여 전송하고, 각 신호선에 대한 장애 발생을 감시하여 보고하고, 상기 다수의 노드(228)로 부터 전송되는 버스 중재 관련신호 및 프레임 데이타를 송수신하는 버스 제어기(221).
    상기 버스 제어기(221)로 부터 수신되는 프레임 데이타를 일시 저장하고 프레임의 최대 3바이트 어드레스 비트 영역을 검사하여 해당 프레임의 수신 여부를 판단하여 상기 다수의 노드(228)로 전달하는 프레임 어드레스 검사기(214), 상기 다수의 노드(228) 및 버스 제어기(221)로 부터 보고되는 각종 장애 정보를 수집하고 보고하는 장애 정보 관리기(220), 상기 장애 정보 관리기(220)로 부터 보고되는 수집된 장애 정보를 운용자에게 보고하고, 상기 다수의 노드(228)와 프레임 어드레스 검사기(214)의 장애 발생 부분에 대한 자체 시험을 관장하며, 상기 프레임 어드레스 검사기(214)내의 레지스터들을 노드 모듈 시동시에 초기화시키는 노드 제어기(217), 및 상기 노드 제어기(217)와 M-버스(227)를 정합시키는 M-버스 정합부(226)로 구성되는 것을 특징으로 하는 고성능 프로세서간 통신망의 노드 모듈.
  2. 제1항에 있어서, 상기 노드(228)는 8개로 이루어지는 것을 특징으로 하는 고성능 프로세서간 통신망의 노드 모듈.
  3. 제1항에 있어서, 상기 버스 제어기(221)는 상기 D-버스 정합부(223)를 통해 수신되는 프레임 데이타 신호 및 데이타 클럭을 TMR(Triple Modular Redundancy)방식으로 선택하여 전송하는 것을 특징으로 하는 고성능 프로세서간 통신망의 노드 모듈.
  4. 제1항에 있어서, 상기 노드(228)는 프로세서 또는 타 네트워크와 U-링크 케이블(201)로 정합시키는 U-링크 정합부(200), U-링크 정합부(200)로 부터 D-버스로 향하는 직렬 데이타를 병렬 데이타로 변형시키고, 상기 프레임 어드레스 검사기(214)로 부터 U-링크로 향하는 병렬 데이타를 직렬 데이타로 변형시켜 전송을 제어하는 버퍼 제어기(202), 상기 버퍼 제어기(202)로 부터 입력되는 U-링크 프레임 데이타를 저장하고 필요시 상기 버퍼 제어기(202)로 출력하는 U-링크 수신 데이타 메모리(204), 및 상기 버퍼 제어기(202)로 부터 입력되는 D-버스 프레임 데이타를 저장하고 필요시 상기 버퍼 제어기(202)로 출력하는 U-링크 송신 데이타 메모리(207)로 구성되는 것을 특징으로 하는 고성능 프로세서간 통신망의 노드 모듈.
  5. 제4항에 있어서, 상기 U-링크 정합부(200)는 프로세서 또는 타 네트워크와 U-링크(201)를 전기적으로 RS-422로 정합시키는 것을 특징으로 하는 고성능 프로세서간 통신망의 노드 모듈.
  6. 제4항에 있어서, 상기 U-링크 수신 데이타 메모리(204)와 U-링크 송신 데이타 메모리(207)는 FIFO 메모리로 구성되는 것을 특징으로 하는 고성능 프로세서간 통신망의 노드 모듈.
KR1019940036024A 1994-12-22 1994-12-22 고성능 프로세서간 통신망의 노드 모듈 KR0138872B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036024A KR0138872B1 (ko) 1994-12-22 1994-12-22 고성능 프로세서간 통신망의 노드 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036024A KR0138872B1 (ko) 1994-12-22 1994-12-22 고성능 프로세서간 통신망의 노드 모듈

Publications (2)

Publication Number Publication Date
KR960025073A KR960025073A (ko) 1996-07-20
KR0138872B1 true KR0138872B1 (ko) 1998-06-15

Family

ID=19402944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036024A KR0138872B1 (ko) 1994-12-22 1994-12-22 고성능 프로세서간 통신망의 노드 모듈

Country Status (1)

Country Link
KR (1) KR0138872B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276600B1 (ko) * 2011-10-13 2013-06-19 강릉원주대학교산학협력단 프로세서 간 데이터 통신방법, 이 방법을 구현하는 코드를 포함하는 컴퓨터로 읽을 수 있는 매체, 및 멀티 프로세서 컴퓨팅 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276600B1 (ko) * 2011-10-13 2013-06-19 강릉원주대학교산학협력단 프로세서 간 데이터 통신방법, 이 방법을 구현하는 코드를 포함하는 컴퓨터로 읽을 수 있는 매체, 및 멀티 프로세서 컴퓨팅 시스템

Also Published As

Publication number Publication date
KR960025073A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
JP2824772B2 (ja) 処理素子間を接続する接続法及び交換ネツトワーク
US6826713B1 (en) Diagnostic access to processors in a complex electrical system
KR0138872B1 (ko) 고성능 프로세서간 통신망의 노드 모듈
US20050060394A1 (en) Programmable delay, transparent switching multi-port interface line card
CN114615106A (zh) 环形数据处理系统、方法以及网络设备
JPH0217978B2 (ko)
JPH0936859A (ja) 監視情報中継方法および装置
JPS641987B2 (ko)
US7440468B2 (en) Queue management of a global link control byte in an input/output subsystem
US6438626B1 (en) System implementing a state transition having an interface storing a new next state of a self block and exchanging the state information with other block
KR19980075969A (ko) 아이피시(ipc)경로상의 문제점을 해결하기 위한 이중화 장치
KR930000733B1 (ko) 신호중계 시스템의 분리된 분산 메모리 구조를 갖는 레벨 2 프로토콜 처리장치
KR970009755B1 (ko) 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기
KR100229434B1 (ko) 이중화 데이터 통신 제어 장치
KR970000069B1 (ko) 이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치
KR950013115B1 (ko) 신호 정합 통신프로세서
KR960011705B1 (ko) 공통선 신호장치의 신호단말 그룹 관리 프로세서 장치
KR100359451B1 (ko) 이동통신 시스템의 셀버스 이중화 장치
KR100258707B1 (ko) Atm 교환기의 스위치 네트워크 장치
JPH06326716A (ja) 通信バス監視装置
JPH06507527A (ja) 信号情報に変換する方法及び装置
KR100384839B1 (ko) 차세대 이동통신 기지국에 사용되는 라우팅 인터페이스 장치
AU749570B2 (en) Remote module control system for controlling module disposed at remote place which accommodates line/trunk circuit and control method thereof
KR930000732B1 (ko) 신호중계 시스템의 레벨 2 프로토콜 처리 장치
KR0144037B1 (ko) 전전자 교환기 내 하위레벨 프로세서 보드와 통신 제어노드의 통합방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080214

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee