KR0144037B1 - 전전자 교환기 내 하위레벨 프로세서 보드와 통신 제어노드의 통합방법 - Google Patents

Abstract

본 발명은 전전자 교환기의 PPHA 보드 내에 통신 제어노드를 통합시켜 시스템 설치 공정시 케이블 작업을 단순화 시키고 전전자 교환기 내 하위레벨 프로세서 보드(PPHA)와 통신 제어(CI)노드의 통합방법에 관한 것으로, 기존에 PPHA 보드 하나 당 CI노드 하나가 점유되고, 이로 인해 PPHA보드에 접속되는 U-링크 및 케이블 수가 너무 많아 시스템 설치시 많은 인력과 시간이 필요하며, 보드 상에 부품이 밀집되어 항상 부품간 소트(short)가 날 확률이 높은 문제점을 감안하여, PPHA 보드에 CI노드를 포함시키고, D-버스 인터페이스를 사용하여 PPHA보드와 HINA 보드간 정합을 이루도록 하므로써, 프로세서간 통신시 사용되는 다수개의 케이블 수가 줄어 시스템 설치시 간편하고, 원가 절감을 통해 경제적인 효과를 얻는다.

Description

전전자 교환기 내 하위레벨 프로세서 보드(PPHA)와 통신 제어(CI)노드의 통합방법

제 1도는 종래의 PPHA 보드와 HINA 보드의 인터폐이스부를 나타내는 블럭도,

제 2도는 본 발명에 의한 PPHA 보드와 HINA 보드의 인터페이스부를 나타내는 블록도,

제 3도는 본 발명에 의해 집적화된 PPHA 보드의 실장도이다.

* 도면의 주요부분에 대한 부호의 설명

1' : PPHA 보드 내 인터페이스부 1-3 : 멀티 프로토콜 통신 제어부

1-6 : CI 노드 1-5, 2-5 : D-버스 인터페이스

2' : HINA 보드 내 인터페이스부 2-4 : CI게이트-웨이

본 발명은 전전자 교환기 내 하위레벨 프로세서 보드(Peripheral Processor Hardware block : 이하 PPHA라 칭한다) 와 통신 제어(CI)노드의 통합방법에 관한 것으로, 전전자 교환기의 PPHA 보드 내에 통신 제어노드를 통합시켜 시스템 설치 공정시 케이블 작업을 단순화 시키는 전전자 교환기 내 하위레벨 프로세서 보드(PPHA)와 통신 제어(CI)노드의 통합방법에 관한 것이다,

일반적으로 통신 제어(CI)블럭은 프로세서간 통신(Inter-Processor Communication : 이하 IPC라 칭한다) 네트워크에 연결되는 모든 프로세서들간의 메세지 통신이 가능하도록 프로세서간 통신 노드를 제공하는 블럭으로써, CI블럭과 1:1로 연결되는 모든 블럭과의 IPC 메세지 송/수신 기능, CI블럭과 공동 버스에 연결되어 있는 다른 CI블럭과의 IPC 메세지 송/수신 기능, IPC 메세지 송/수신 채널에 대한 상태 감시 및 CIPH 블럭과의 정보교환 기능, 장애 발생시 CIPH 블럭 및 'FI' (Fault Inductor) 블럭으로의 경보 송출 기능등을 수행한다.

또한 서로 다른 프로세서간 통신 장치(IPC Unit : IPCU)사이의 연결은 게이트 웨이(Gateway) CI 를 통하여 이루어지는데, 스토어 포워드(Stor Forward) 방식은 하나의 메세지가 D-버스로부터 수신되고 난 후, U-링크로 송신을 시작하는 것으로써 송/수신 속도가 서로 다르더라도 동작할 수 있다.

이에 비해 컷-쓰루(Cut-Through) 방식은 D-버스로 부터 메세지가 수신되기 시작하면 바이트 단위로 즉시 U-링크 측으로 송신이 시작되는 방식으로서, 송/수신 속도가 빠르다는 장점이 있으나 반드시 송신 속도가 수신속도 보다 느려야 한다.

이와 같이 각 프로세서 마다 하나의 CI 노드를 점유하여 상호 데이터를 송/수신하는 방식에서, 그 일예로 PPHA 보드와 대 용량 IPC 노드 보드(High capacity IPC Node Assembly : 이하 HINA라 칭한다)사이에 상호 데이타 교환이 실행되는 인터페이스부를 보면 제 1도에 도시한 바와 같이, U-링크를 통해 HINA 보드와 연결되는 PPHA 보드 내의 정합을 담당하는 각 RS485인터페이스(1-1,1-2)와, 이들을 제어하는 멀티 프로토콜 통신 제어부(MPCC)로 이루어진 PPHA 보드내의 인터페이스부(1)와 : 상기 PPHA 보드내 각각의 RS485인터페이스(1-1,1-2)와 연결되는 HINA 보드내의 각 RS485인터페이스(2-1,2-2)와, CI노드(2-3) 및, 상기 CI노드(2-3)와 D-버스를 통해 접속되며 다른 CI 블럭과의 IPC메세지 송/수신을 위한 CI게이트-웨이(2-4)로 이루어진 HINA 보드내의 인터페이스부(2)로 구성된다.

상기와 같은 인터페이스 구조를 가지고 다른 부들과 연결되어 송/수신 데이타를 주고받는다.

이처럼 각각의 프로세서에 하나의 CI노드가 점유되어 있는 종래 전전자 교환기 구조는 PPHA 보드가 한 시스템에 총 69장이 장착되므로 그에 따른 케이블 또한 한 보드 한장 당 신호처리용으로 2개 라인, 전원 공급용으로 2개라인 ( 2(signal) + 2(power) ), 합하여 4개라인이 필요하고, 이는 총 276개 (69 * 4 = 276)에 이른다. 따라서 시스템 설치시 많은 인력과 시간이 필요하며 시스템 백-보드 판넬도 복잡해진다.

또한 현 HINA 보드는 한 보드 당 8개의 CI 노드를 포함하므로 보드 상에 부품이 밀집되어 항상 부품간 소트(short)가 날 확률이 높은 문제점이 발생한다.

따라서 본 발명은 상기에 기술한 종래와 같은 문제점을 해결하기 위해 현재 HINA보드에 내에 설치되어 있는 CI 노드를 PPHA 보드내에 장착하므로써 HINA에서 오는 케이블 수를 최소로 즐여 설치 공정을 간소화 시키며, 중복되는 U-링크 인터페이스부 회로의 축소를 통하여 원가 절감의 이득을 얻는 것을 그 목적으로 한다.

이하 본 발명의 일실시예를 첨부 도면을 참조하여 상세히 설명하며, 종래와 같은 구성은 동일부호를 부여하여 설명한다.

제 2도는 본 발명에 의한 PPHA 보드와 HINA 보드의 인터페이스부를 나타내는 블럭도로, D-버스를 이용한 데이타 전송에서 이의 정합을 담당하는 D-버스 인터페이스(1-5)와, CI 노드(1-6) 및, 이들을 제어하는 멀티 프로토콜 통신 제어부(1-3)로 이루어진 PPHA내의 인터페이스부(1')와 : 상기 PPHA내의 D-버스 인터페이스(1-5)와 D-버스를 통해 접속되어 이의 정합을 담당하는 D-버스 인터페이스(2-5)와, 상기 상기 D-버스 인터페이스(2-5)와 접촉되며 다른 CI 블럭과의 IPC메세지 송/수신을 위한 CI 게이트-웨이(2-4)로 이루어진 HINA 보드내의 인터페이스부(2')로 구성된다.

이와 같이 구성된 각 보드내의 인터페이스부(1', 2')는 기존에 사용하던 각 RS485인터페이스(1-1,1-2,2-1,2-2)를 제거하고 그 대신 한 케이블의 D-버스를 통해 접속되도륵 하므로써 다수개의 제이블을 계거할 수 있어 케이블 설치시 그 작업이 간편해진다.

이때 상기 본 발명에서 사용한 D-버스에 대해 간략히 설명하면, D-버스는 'TMR(Triple Modular Redundancy)' 구조로 반복 프로그래밍 가능한 이피엘디(Erasable Progrmmable Logic Device : EPLD) 2개와 RS-485방식에 맞는 버스 드라이버/리시버로 구성되며, 이와 같은 D-버스 신호는 아래와 같다.

데이타 전송(data transfer)관련 신호는 'BR-클럭' , '데이타'이고, 버스중재(bus arbitration)관련 신호는 'AST-클럭' ,'AST'와,'FRS' 신호이다.

이와 같은 데이타 전송은 반이중(Half Duplex) 방식에 의하며, 송신측에서 데이타 동기 클럭과 함께 프레임 데이타를 송신한다.

또한 버스 중재는 라운드 로빈 방식에 의하고 'AST'는 버스 점유를 나타내며, D-버스 인터페이스는 D-버스의 프레임 송/수신 기능과 그와 연관되는 모든 기능을 담당하고, 입력되는 버스 신호에 대한 보우팅(Voting)을 수행하며, D-버스로의 프레임 송신을 위한 버스 점유 가능여부를 결정하여 버퍼 모듈(UB버퍼)에 알려준다.

이때 만약 D-버스 점유 차례가 되었을 때 다른 IPC 노드가 이미 D-버스를 점유하여 'AST' 신호가 액티브 상태로 되어 있으면, 버스점유실패(fault)신호를 발생시키고, D-버스를 점유하게 되면 버스 드라이버를 인에이블 시켜 데이타 동기 클럭과 함께 프레임 데이타를 송신하며, 이어 송신이 완료되면 D-버스 드라이버를 디스에이블시켜 D-버스 점유를 플어준다.

아울러 프레임 송신을 시작하여 규정된 시간이 경과할 경우에는 버스드라이버를 디스에이블 시켜 강제로 프레임 송신을 중지시키며, 버스점유실패(LAF)를 발생시킨다.

이와 같은 방식을 이용해 간단해진 본 발명의 PPHA 보드와 이에 통합된 CI 노드를 실장하는 실장도를 보면, 이는 제 3도에 도시된 바와 같이 CI 노드가 통합된 PPHA보드를 이중화 구성을 위해 한 블럭에 두개 씩(A,B) 실장하고, 이와 같은 구조를 다수개 실장한 하나의 랙(RACK)을 이루며, 상기 랙에 실장된 다수개의 PPHA보드들은 하나의 D-버스를 공유하여 접속된다. 그리고 이 D-버스는 CI 게이트-웨이(2-4)와 접속되어 다른 블럭의 PPHA 보드 및 타 프로세서와 송/수신이 가능하도록 한다.

이상에서 상세히 설명한 바와 같이 본 발명은 PPHA에 CI 노드를 포함시키고, 그 대신 D-버스라는 공통선을 사용하여 케이블수를 감소시키므로 그 설치가 간편해 질 뿐더러, 원가절감이 되어 경제적이고, 기존의 PPHA보드와 HINA보드 양쪽에 존재하던 어드레스 셋팅부가 하나로 축소되므로 어드레스 셋팅 작업이 간편해지며, 이에 따라 서로 어드레스가 맞지않아 발생하는 에러를 제거할 수 있다.

또한 다수의 PPHA 보드가 실장되는 디지탈 트렁크 인터페이스 랙(Digital Trunk Interface Rack ; DTIR) 블럭의 경우 대 용량 IPC노드 보드(HINA)에 단 하나의 케이블만 연결하여도 인터페이스가 실현되므로 기존의 여러 케이블을 연결할 때보다는 신뢰성도 높아진다.

Claims (1)

1. RS-485 인터페이스를 사용하여 프로세서 보드와 대 용량 IPC노드 보드(HINA)간 정합을 이루며, 각 프로세서 하나 당 통신제어(CI) 노드가 하나씩 점유되어 프로세서간 통신을 이루는 방법에 있어서, 하위레벨 프로세서 보드(PPHA)에 점유되는 CI노드를 상기 하위레벨 프로세서 보드 내에 통합시키고, PPHA 보드와 HINA보프 간은 RS-485 대신 D-버스 인터페이스를 통해 정합시켜, U-링크와 PPHA보드 내로 연결되는 다수개의 케이블 수를 줄이는 것을 특징으로 하는 전전자 교환기 내 하위레벨 프로세서 보드(PPHA)와 통신 제어(CI)노드의 통합방법.