JP2824772B2 - 処理素子間を接続する接続法及び交換ネツトワーク - Google Patents

処理素子間を接続する接続法及び交換ネツトワーク

Info

Publication number
JP2824772B2
JP2824772B2 JP28592788A JP28592788A JP2824772B2 JP 2824772 B2 JP2824772 B2 JP 2824772B2 JP 28592788 A JP28592788 A JP 28592788A JP 28592788 A JP28592788 A JP 28592788A JP 2824772 B2 JP2824772 B2 JP 2824772B2
Authority
JP
Japan
Prior art keywords
request
interface
gwy
bus
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28592788A
Other languages
English (en)
Other versions
JPH022272A (ja
Inventor
エドガ、ローランス、リード
エルウイン、エヴアリツト、グラント
ゲリ、アラン、キート
シヤーリーン、チー・シア、リン
ジエイムズ、ダグラス、モーガン
ラバト、アール、ナイマン
アリヴア、ジーン、オウルドハム
アリン、レイ、アダムズ、ジユーニア
ジヨウズ、オーレリオ、サルマンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DEII ESU SHII KAMYUUNIKEISHANZU CORP
Original Assignee
DEII ESU SHII KAMYUUNIKEISHANZU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DEII ESU SHII KAMYUUNIKEISHANZU CORP filed Critical DEII ESU SHII KAMYUUNIKEISHANZU CORP
Publication of JPH022272A publication Critical patent/JPH022272A/ja
Application granted granted Critical
Publication of JP2824772B2 publication Critical patent/JP2824772B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般に交換ネツトワーク、ことに複数の処
理素子間の高速パケツト交換を行う方法及び装置に関す
る。
〔発明の背景〕
集中サービスデイジタルネツトワーク（ISDN）及びそ
の協働するメツセージ配向シグナリングプロトコルはコ
アスイツチング技術に対し新規な強い要求を及ぼしてい
る。ISDN仕様に適合するには分散型処理システム内の比
較多数の高性能プロセツサを相互に接続する有効な方法
を得なければならない。
従来開発されたシステムには種種の不適切な点があつ
た。第１に各処理素子間の同時接続の数は限定され、又
接続の得られる割合はとくに将来の応用に対して適当で
ない。32までの同時接続が支持され、最高の接続割合は
約2.5百万回接続/secである。
さらに現用のシステムは、部分的システム故障を除く
のにシステム対フエイルセイフ機構の費用を最適にする
のに融通性がない。システムの穴長度は交換ネツトワー
クを使う応用に従つて変るから、交換ネツトワークが最
も重要なサブシステムを高度に利用できるようにするの
に選択的穴長度を許容するのが有利である。
さらに現用の交換ネツトワークは、費用的に有効な生
長能力を許容しないで使用者にシステムの拡長に適応す
るのに新しい交換ネツトワークを購入させる。すなわち
現用の交換ネツトワークは生長する会社にとつて短期的
にも長期的にも費用上有効でない。
交換ネツトワークの他の重要な態様はこれ等が故障を
分離し検出することができることである。電気通信の領
域では誤りを検出して分離し故障データが他の処理シス
テムを経て伝播しないようにすることが大切である。
すなわち多数の同時接続と早い接続速度とが可能で高
いシステム利用性及び生成可能性の得られる交換ネツト
ワークが必要になつている。さらに交換ネツトワークシ
ステムはシステム故障を検出して分離し補正対策を取る
有利な手段を持たなければならない。
〔発明の要約〕
本発明をさらに十分に理解するために、従来の交換ネ
ツトワークに伴う欠点及び問題を実質的になくし又は防
いだ交換ネツトワークの方法及び装置を提供する。
本発明交換ネツトワークは、プロセツサ又は複数のプ
ロセツサをアタツチした各処理ノード間に多重の径路を
選択的に生成する本交換ネツトワークは各処理ノードに
取付けたゲートウエイサブシステムを備えている。各ゲ
ートウエイサブシステムは「オリジネータ」又は「サー
バ（Sesver）」のモードでよい。ゲートウエイは、これ
をアタツチしたプロセツサがサービスを要求していると
きはオリジネータモードにある。このゲートウエイは、
これをオリジネータゲートウエイにより接続を要求され
たプロセツサにアタツチしたときはサーバモードであ
る。オリジネータゲートウエイは、所定の群のゲートウ
エイサブシステムに接続した移送群コントローラサブシ
ステムに接続したプロセツサからの接続を順要求する
（サービスの要求）。サーバゲートウエイは、その移送
群コントローラからサービスの要求を受け、このサービ
ス要求を受けると径路要求を開始する。サーバゲートウ
エイは又、接続が行われ所望のデータ転送が終ると協働
する処理ノードからの解放指令に応答して解放要求を出
す。各ゲートウエイは、これをアタツチした処理ノード
から又他のオリジネータゲートウエイからの緩衝サービ
ス要求に応答できる。
移送群コントローラは、これをアタツチした１群のゲ
ートウエイと交換ネツトワーク内の他のサブシステムと
の間のインタフエースとして作用する。移送群コントロ
ーラはゲートウエイにより出された要求に対するじよう
ごとして作用し移送群制御器と協働するゲートウエイ群
からの１つの要求だけが要求サイクル中に３つの各専用
バスに送られるようにする。サービス、解放及び径路の
要求はそれぞれ専用バスを持つから、TGCは、与えられ
たサイクル中に協働するゲートウエーから各要求形式の
１つを送る。
サービス要求デイストリビユータは、任意の移送群コ
ントローラからサービス要求を受けこの要求を配列代え
してこれをサーバゲートウエイに転送するためにサーバ
TGCに送る。移送交換監視サブシステムは、サーバゲー
トからその協働する移送群コントローラサブシステムを
介して径路要求を受ける。移送交換スーパバイザは全部
のゲートウエイのステータス（ビユジイ状態又はアイド
ル状態）の記録を保持するのに応答できる。発信ゲート
ウエイ又はサービスゲートウエイがビユジイ状態であれ
ば、移送交換スーパバイザサブシステムはサービスゲー
トウエイ及び発信ゲートウエイに対し否定応答を開始
し、サービスゲートウエイは後の実行のためにその後径
路要求fifo（先入れ先出し）の底部に径路要求を入れ
る。又発信ゲートウエイ及びサービスゲートウエイがア
イドル状態であれば移送交換スーババイザサブシステム
は発信ゲートウエイ及びサービスゲートウエイの状態を
ビユジイ状態として更新し移送交換サブシステム内の２
つのゲートウエイ側に２ウエイ接続を生ずる。移送交換
スーパバイザサブシステムは引続いてオリジネータ及び
サーバの両ゲートウエイに肯定応答信号を送る。
両ゲートウエイ間を移送交換サブシステムを経て接続
すると、プロセツサはこの接続を経て通信する。この通
信が終ると、サービスプロセツサは、サーバゲートウエ
イ及びサーバ移送群コントローラを経て移送交換スーパ
バイザに解放要求を送る。これに応答して移送交換スー
パバイザはオリジネータ及びサーバの各ゲートウエイの
ステータスをアイドル状態として更新する。
本発明の別の実施例では複数の低速プロセツサを移送
ノードコントローラに対しアタツチする。移送ノードコ
ントローラは、単一処理ノードにより複数のプロセツサ
を支援することができるように若干のプロセツサと通信
する。移送ノードコントローラは、これに協働する各プ
ロセツサ間に径路を形成する。
なお別の実施例では、交換ネツトワークは、この交換
ネツトワークを経て通信するデータの保全性を監視する
移送保守コントローラを備えている。移送保守コントロ
ーラは、接続を形成するのに使う径路に関係なく動作す
ることによつて、接続を形成する速度に干渉しないで交
換ネツトワークを保持する。各サブシステムは所要の情
報を通信する保守バツフアを含む。
本発明のなお別の実施例では、高速データ転送を確実
に行えるような「タイミングアイランド」のシステムが
得られる。これ等のタイミングアイランドは、種類のサ
ブシステムに使われるタイミング間のスキユーイングを
防ぐように、クロツクをデータと同期させるレベルを生
ずる。
〔実施例〕 実施例について添付図面を参照して説明すると第１図
ないし第18図で同様な又対応する部品に対し同様な参照
数字を使つてある。
メツセージ伝送ネツトワークの応用 第１図、第２図及び第３図について本発明を使用する
応用例を述べる。第１図は信号転送ポイント（STP）用
に使う交換ネツトワークすなわち本発明の「メツセージ
伝送ネツトワーク」（以下MTNと称する）を示す。この
実施例ではMTN10は、STP11を構成するように複数のデー
タソースに接続する。各データソースは、通信インタフ
エース12、径路指定プロセツサ14、外部回線17に接続し
たCCITT＃７インタフエース16、端末インタフエース18
及び事務管理ブロツク20から成つている。
動作時には通信インタフエース12は、データ転送に使
うパケツトネツトワーク機器たとえばX.25通信機器を備
えている。径路指定プロセツサ14はCCITTインタフエー
ス16を経て転送されるCCITT＃７メツセージのデータブ
ロツク内に含まれるヘツダを見る。CCITTインタフエー
ス16は、外部回線17からメツセージを受け、径路指定プ
ロセツサにより処理したメツセージを外部回線17に伝送
する。端末インタフエース18は、制御端末、プリンタ及
び非同期端末を備えている。事務管理ブロツク20は、シ
ステム構成、プログラムロード、性能測定及び保守ルー
チンをシステムで行うシステム事務管理プログラムを含
む。
共通チヤネル信号方式（CCS）は交換ネツトワークで
は比較的普及しているから、信号転送ポイント（STP）
システム11に対するメツセージ処理能力の要求が従来の
システムアーキテクチヤに対してきびしく行われてい
る。MTN10の容量、可用性及び生長の後述の特性によりS
TPシステムのインプリメンテーシヨン及び拡張を容易に
する。MTN10を使うとSTPシステム11は756Kビツト/secを
越えるリンクに適応することができる。
第２図は電話スイツチコントロールシステム21の一部
としてのMTN10の使用を示す。この実施例ではMTN10は、
機能プロセツサ22、SS7インタフエース24、事務管理支
援機器（ADMIN）26、通信インタフエース28、保守プロ
セツサ30、コール処理機器32、翻訳機器34及びパケツト
ハンドラ36に接続してある。さらにMTN10はマトリクス4
2に対しMTN10をインタフエースとするマトリクス制御回
路40に接続してある。回線／トランクフレーム44はマト
リクス42に接続してある。回線／トランク通信インタフ
エース46及び主アクセス制御回路48はMTN10及びマトリ
クス42の間に接続してある。
動作時には電話スイツチコントロールシステム21は音
声データ通話中央局になる。機能プロセツサ22はオペレ
ータサービスのような電話交換機能を生ずる。SS7イン
タフエース24は他のネツトワーク素子と通信するように
信号転送ポイントに対しインタフエースとなる。事務管
理支援機器26は第１図について前記したようにシステム
事務管理サービスを生ずる。通信インタフエース28は、
X.25のようなデータパケツトプロトコルに対しインタフ
エースとなる。保守プロセツサ30はシステム保守サービ
スを生ずる。コール処理プロセツサ32は、主として音声
又はデータの通信に関してコール径路指定を行う手続き
を呼出す。翻訳プロセツサ34は、回線／トランクフレー
ム44から受ける入り登録簿番号の翻訳を行う。パケツト
ハンドラ36はX.25パケツトのようなデータ転送用パケツ
トネツトワークに対しインタフエースとなる。
主アクセス制御回路48は一次レートすなわちT1信号に
対しISDNインタフエースとなる。マトリクス42はマトリ
クス制御回路40の制御のもとに、インバウンド（inboun
d）回線をアウトバウンド（outbound）回線に接続す
る。回線／トランク通信インタフエース46は回線／トラ
ンクフレーム内で回線／トランクプロセツサに対しアク
セス作用を行う。回線／トランクプロセツサは回線及び
トランクのフレームの第１レベルの監視を行う。たとえ
ば回線／トランクフレーム44内の回線／トランクプロセ
ツサは応答（オフフツク）及び終話（オンフツク）の条
件を監視し回線／トランク通信インタフエース46に状態
変化を報告する。
プロセツサブロツク22〜46はMTN10を経て互いに接続
され高速通信ネツトワークを形成し各プロセツサ間の高
速接続ができる。
前記した多くの機能は高トラフイツクスイツチに対し
高いメツセージ処理能力を必要とする。後述のようにMT
N10は大形の機能に富んだスイツチに必要な有効なメツ
セージ伝送機構となる。機能及び容量が既存の電話スイ
ツチに加わるので所望の処理能力の生成は本発明により
費用的に有効に適応することができる。
第３図は故障許容スーパミニコンピユータ49として応
用するMTN10を示す。MTN10は、直接接続のプロセツサ5
0、メモリサービス52、信号ポイントインタフエース5
4、端末インタフエース56、テープサービス58及びデイ
スクサービス60に接続してある。
動作時にはデータ処理システム49はMTN10を経て複数
の処理サービスを接続する。直接接続プロセツサ50はス
タンドアロンコンピユータ端末又はマルチユーザコンピ
ユータを備えている。メモリサービス52は高速電子メモ
リを備えているが、デイスクサービス60及びテープサー
ビス58は不揮発性大容量記憶装置を形成する。端末イン
タフエース56は直接接続プロセツサ50に対するインタフ
エース用の端末になる。信号ポイントインタフエース54
は第１図に例示したCCITT＃７インタフエースへのイン
タフエースとなる。
マルチプロセツサシステムはバスの混雑及び制限され
たメモリ容量によつて性能劣化を伴う。MTNに基づく分
散型マルチプロセツサはこれ等の障害を除く。
直接接続プロセツサ50はゆるく結合した星形配置でMT
N10にアタツチすることができる。処理容量、I/O及びメ
モリモジユールはモジユラ型に容易に構成しとくに特定
の応用に仕上げることができる。
MTNシステムの概観 第4a図はMTN応用例の概観を示す。第１図ないし第３
図に述べた応用例又は高速メツセージ交換を使う他の応
用例である処理システム62は、メツセージ伝送ネツトワ
ークスイツチ10、MTN10のネツトワークインタフエース
セクシヨン66及びプロセツサセクシヨン68を備えてい
る。
プロセツサセクシヨン68は、複数の比較的低速の処理
素子72を、ネツトワークインタフエース66に接続したク
ラスタバス74に接続してある。又プロセツサセクシヨン
68には、処理システム62で故障分離に使うシステム保守
プロセツサ76を設けてある。システム保守プロセツサ76
は、クラスタバス74の１つなるべくは第１のクラスタバ
スに接続してある。
図示の実施例では各クラスタバス74は、システム保守
プロセツサ76を含み32までの処理素子72（以下クラスタ
プロセツサ72と称する）を取扱う。しかし本発明では、
ネツトワークインタフエースセクシヨン66の速度に対す
る各プロセツサ72の速度に従つて一層多い又は一層少な
いプロセツサにも適応することができる。
プロセツサセクシヨン68はさらに、ネツトワークイン
タフエースセクシヨン66を経てMTN10に接続した低速処
理素子72とは異なつてMTN10に直接接続した直接接続プ
ロセツサ（DCP）80を備えている。DCP80は一般に、それ
ぞれ性能を低下させないで単一バスに有効には多重化す
ることのできない高速処理素子である。
ネツトワークインタフエース66はクラスタバス74に接
続した伝達ノードコントローラ（TNC）78を備えてい
る。好適とする実施例では２つのTNC78を各クラスタバ
ス74に接続し一方のTNC78が故障した場合に完全冗長性
が得られるようにしてある。
MTN10は又、処理ノードリンク84によりTNC78及びDCP8
0に接続したゲートウエイ（GWY）82を備えている。GWY8
2をDCP80又はTNC78に接続した点を「処理ノード」と称
する。各GWY、TNC及びDCPは伝送交換制御サブシステム
（TIC）86に接続してある。TIC86は、処理ノード保守リ
ンク90によりTNC78及びDCP80に又要求応答リンク92によ
りGWY82にそれぞれ接続した複数の伝送群コントローラ
（TGC）88を備えている。TGC88はサービス要求リンク96
によりサービス要求デイストリビユータ（SRD）94に接
続してある。TGC88は又、径路要求リンク100a及び解放
要求リンク100bを持つ径路／解放要求リンク100により
伝送交換スーパバイザ98に接続してある。
伝送保守コントローラ（TMC）102は事務管理保守リン
ク104を経てシステム保守プロセツサ76に接続してあ
る。TGC88、SRD94、TIS98及び伝送交換装置（TIN）106
はTMC保守リンク108によりTMC102に接続してある。GWY8
2はパケツト伝送リンク110によりTIN106に接続してあ
る。TIS98は接続制御バス111によりTIN106に接続してあ
る。
動作時にMTN10は、GWY82を経てMTN10に接続したプロ
セツサ72,80間に高速通信リンクを形成する。各プロセ
ツサ72,80は前記の第１図ないし第３図に例示したよう
なタスクを行う。すなわち１例として１つ又は複数の低
速プロセツサ72を使い第１図に例示したSTP11のCCITT＃
７インタフエース16を実現する。CCITT＃７インタフエ
ース16によりMTN10を経てSTP11の任意の２つの＃７リン
ク17間の通信を行うことができ高速データ転送ができ
る。
MTN10の動作は第4b図に例示してある。第4b図は各処
理素子間の典型的通信リンクの形成及び解放の流れ図を
示す。第4b図の流れ図ではクラスタバス74の１つのバス
により発信プロセツサ72が他のクラスタバス74のプロセ
ツサ72と通信しようとする。この応用のために「オリジ
ネータ（発信）」とは要求を開始するプロセツサと協働
する、システム62の各サブシステム（TNC、GWY、TGC）
のことであり「サーバ」とは、接続を行おうとするプロ
セツサと協働する各サブシステムのことである。各サブ
システムは複数のプロセツサと協働するから、与えられ
た接続ではサブシステムはオリジネータ及びサーバの両
サブシステムである。
ブロツク112では発信TNC78（OTNC）はそのクラスタバ
ス74で各プロセツサ72をポールしてプロセツサ72のいず
れかがOTNCにより要求アクシヨンを行つているかどうか
を判定するOTNCは、これがデシジヨンブロツク114によ
り示すようにメツセージフラグをセツトしたプロセツサ
72を見出すまでプロセツサ72をポールし続ける。ブロツ
ク116ではOTNCがプロセツサの１つの中のセツトしたメ
ツセージフラグを検出した後、OTNCはこのメツセージを
発信プロセツサのアウトバウンドバツフアからOTNCの内
部メモリに転送する。各プロセツサ72は、フラグ、メツ
セージ及びデータを記憶するのに専用のインバウンド及
びアウトバウンドのバツフアを持つ。同様に各TNC78は
クラスタバス74で各プロセツサに対し個別に専用にした
バツフアを持つ。すなわちブロツク116では発信プロセ
ツサからのメツセージは、このプロセツサに専用にした
OTNCのメモリに記憶する。
ブロツク118ではOTNCは、メツセージヘツダから所望
の転送先プロセツサ（「サーバ」プロセツサ）を定め
る。ブロツク120では、OTNCは、これが発信及びサーバ
の各プロセツサ間のリンクを要求することを指示するサ
ービス要求を協働するGWY（OGWY）により通知する。ブ
ロツク122ではOGWYはこのOGWYに協働するOTGC88を介し
てOTNCからSRD94に要求を送る。ブロツク124ではSRD94
はサーバGWY82（SGWY）に要求を送る。サーバGWY82は、
所望のサーバプロセツサを接続したサーバTNC78（STN
C）に接続する。この要求はSGWYのfifoバツフアに記憶
する。分りやすいように発信TNCからSRD94に転送される
要求は「インバウンド」要求であり、SRD94からサーバT
NCに転送される要求は「アウトバウンド」要求であると
する。
ブロツク126ではSGWYは、そのバツフアから要求を、
この要求がfifoの頂部に達したときにアクセスし、そし
て径路要求をTIS98にその対応するTGC88（STGC）を介し
て送る。
ブロツク128ではTIS98は任意のRAMメモリ（GWYステー
タス/RAM）をアクセスしてSGWY及びOGWYのビユジイ／ア
イドルの状態を検索する。デシジヨンブロツク130ではT
ISはOGWY及びSGWYが共にアイドル状態であるかどうかを
定める。OGWY及びSGWYが共にアイドル状態でなければTI
S98はブロツク132でSGWYに否定応答を送る。これに引続
いてSGWY82はブロツク134で後で実行するためにfifoの
底部に要求を入れる。
しかしOGWY及びSGWYが共にアイドル状態であれば、ブ
ロツク136でTIS98はそのGWYステータスRAMをマークしOG
WY及びSGWYが共にビユジイであることを指示する。ブロ
ツク138ではTIS98は、接続制御バス111を介しOGWY及びS
GWY間の接続を行う。この接続を行つた後TISはブロツク
140でOGWY及びSGWYの両方に肯定応答信号を送る。
ブロツク142ではSGWYはSTNCに肯定応答を送り、OGWY
はOTNCに肯定応答を送る。OTNCはブロツク144でSTNCに
「送信要求」信号を送り、STNCはブロツク146でOTNCに
「送信の肯定応答」信号を送る。
ブロツク148ではOTNCはTIN106で生じた接続を経て、S
TNCを介し発信プロセツサからサーバプロセツサにメツ
セージを送る。メツセージ転送を終えた後STNCはブロツ
ク150でSGWYに解放要求を送る。SGWYはブロツク152でST
GCを介しTIS98に解放要求を送る。ブロツク154では解放
要求を受けたときにTIS98はその内部レジスタをマーク
して、OGWY及びSGWYが共にアイドル中で新らたな接続の
できることを指示する。
MTN10の多くの素子は機器故障の場合に完全な冗長度
を得るために二重にしてある。システム保守プロセツサ
76、TNC78、TMC102、TGC88、SRD94、TIS98、TIN106及び
GWYはすべて二重に設けてある。分りやすいようにボー
ドの冗長の対は単位すなわちTNC78又はTNC対78と称する
が、各別のボードは「コピーＡ又はコピーＢ」たとえば
「TNCコピーＡ」と呼称する。
冗長度構成の変型 図示のようにMTN10は全プレーン素子間の交差接続に
より完全に2N冗長度を持つようにしてある。TGC88及び
ゲートウエイ82間の接続はTGC対88のデユプレツクス故
障によつても通信のできなくなることがないようにして
ある。シンプレツクス故障では他の冗長度レベルのなく
なることがない。すなわちTGCコピー88のシンプレツク
ス故障はTNC対78の冗長度に影響を及ぼさない。この保
護作用は、クラスタバス74のTNC78への接続とGWY82及び
TGC88間の接続とによつて得られる。各クラスタバス74
は２つのTNC78に接続され又各TNC78は異なる対のTGC88
にアクセスしてあるから、クラスタに協働する４つの全
部のTGC88が全クラスタをなくすのに故障しなければな
らない。好適とする実施例では２つのTNC78を各クラス
タバス74に接続してある。すなわちTNCのデユプレツク
ス故障によつて全クラスタをなくすことができる。互い
に異なるクラスタに冗長プロセツサを設けることにより
冗長度を向上させることができる。しかしこの冗長構造
では付加的なハードウエアとさらに高い費用とが必要で
ある。
TNC102は、2N冗長であり、MTN10に対する保守通信制
御機能と共にクロツク分散機能を生ずる。費用及び複雑
さをわずかに増して、各TMCコピー102に２個の発信器を
設けてタイミング分散機能に一層高い冗長度を与えるこ
とができる。
MTN10では各処理素子間の通信は若干のレベルで進行
する。分りやすいように４つの通信レベルを第１表に要
約してある。
第１表 通信レベル レベル１ プリセツサ間のリンクの生成とこれからの引
接く解放とを要求する接続プロトコル レベル２ TNCからTNCへのプロトコル レベル３ プロセツサからプロセツサへのプロトコル レベル４ 冗長プレーンの追跡、パリテイ、タイミング
及び選択 伝送ノードコントローラ 第５図はTNC78のブロツク図を示す。TNC78は、保守イ
ンタフエース158を介してプロセツサノード保守リンク9
0に接続した内部RAMメモリ156a及びコードメモリ156bを
持つパケツト制御プロセツサ（PCP）156を備えている。
PCP156は又その協働するGWY82に保持信号回線160により
接続してある。信号回線160は処理ノードリンク84の一
部である。処理ノードリンク84のGWY送信バス162及びGW
Y受信バス164はGWYインタフエース166に接続してある。
GWYインタフエース166は、PCP156に接続したPCPレベル
２インタフエース168に接続してある。PCPレベル２イン
タフエース168は又レベル２伝送装置170とGWYインタフ
エース166のデータ出力172とに接続してある。PCPレベ
ル２インタフエース168は又レベル２コントローラ176の
ステータス出力174に接続してある。
第１制御出力178はレベル２伝送装置170に接続され、
又データポート180はレベル２伝送装置170に接続してあ
る。第１マルチプレクサ182はレベル２コントローラ176
のデータ出力180から又レベル２伝送装置170から入力を
受ける。第１マルチプレクサ182の出力はGWYインタフエ
ース166に接続してある。第２のマルチプレクサ184は、
レベル２コントローラ176の制御出力186から又レベル２
伝送装置170からの制御出力188から入力を受ける。第２
マルチプレクサ184は出力をGWYインタフエース166に接
続してある。GWYインタフエース166のデータポート172
は又レベル２伝送装置170に接続してある。
PCP156は又PCPレベル３インタフエース190に接続して
ある。レベル３コントローラデータバス192はPCPレベル
３インタフエース190を、レベル３コントローラ196のデ
ータポート194、レベル３伝送装置198及び第３マルチプ
レクサ200に接続する。TXデータバス202はPCPレベル３
インタフエースをレベル３コントローラ、パリテイチエ
ツク204及び第４マルチプレクサ206に接続する。レベル
３コントローラ制御／ステータス回線208は又PCPレベル
３インタフエース190をレベル３コントローラ196に接続
する。
レベル３コントローラ196は、第５マルチプレクサ212
に接続した制御ポート210を持つ。制御回線214はレベル
３コントローラ196をレベル３伝送装置198に接続する。
レベル３伝送装置198は、第３マルチプレクサ200の第２
の入力に接続した第２のパリテイチエツク216に接続し
てある。レベル３伝送装置198の制御ポート217は第５マ
ルチプレクサ212の第２入力に接続してある。第３マル
チプレクサ200の出力は、クラスタインフエース222のデ
ータポート220に接続した第１パリテイジエネレータ218
に接続してある。第５マルチプレクサ212の出力はクラ
スタインタフエース222の制御ポート224に接続してあ
る。第１パリテイチエツク204は又クラスタ222のデータ
ポート223に接続してある。クラスタバス74はクラスタ
インタフエース222に接続してある。
第４マルチプレクサ206への第２入力は、PCPレベル３
インタフエース190に接続した送信fifo226から受信す
る。縦方向冗長度コード（LRC）ジエネレータ228の出力
は第４マルチプレクサの第３入力に接続してある。LRC
ジエネレータ228への入力は第６マルチプレクサ230に又
RXデータバス202に接続してある。第６マルチプレクサ2
30は又レベル３コントローラデータバス192及び第２パ
リテイチエツク216に接続してある。第６マルチプレク
サ230の出力は、PCPレベル３インタフエース190に接続
した受信fifoに接続してある。
レベル２伝送装置170は、レベル３伝送装置198に又デ
ータポート234を介してTMSメモリ232に接続してある。
アドレス／制御ポート236は、第７マルチプレクサ238に
接続してある。マルチプレクサ238の各入力はそれぞれ
レベル２伝送装置170及びレベル３伝送装置198に接続し
てある。
動作時にはTNC78により複数のプロセツサ72を単一GWY
82に接続して、GWY82を有効に使用することができる。T
NCはGWY82を経てMTN10と通信する。TNC78は、これを接
続した各プロセツサ72間の全メツセージ通信量を取扱い
又GWY82を経て各プロセツサ72への又各プロセツサ72か
らの全部のメツセージ通信量を取扱うように応答でき
る。
レベル３コントローラ196、レベル３伝送装置198及び
クラスタバスインタフエース222から成るレベル３サブ
ステムはTMSメモリ232及びプロセツサ72間のパケツトデ
ータの転送に応答できる。レベル３コントローラ196
は、これをそのタスクを行うようにプログラムする方式
でマイクロプロセツサに類似している。レベル３伝送装
置198は、レベル３コントローラ196の制御のもとにある
DMAチヤネである。レベル３コントローラ196の主要な機
能は、クラスタプロセツサ72をポールし、プロセツサス
テータスにより示すようにプロセツサ72に又はプロセツ
サ72からデータを転送するようにレベル３伝送装置198
を準備することである。レベル３コントローラ196は、
これ等の転送についてのパケツトレベルステータス情報
をfifo233を経てPCP156に通信し信号タスク完了のため
にPCP156に割込むことができる。レベル３コントローラ
196及びレベル３伝送装置198についてはさらに詳しく後
述する。L3Cは又L3TとPX及びTXのfifoとを介してTMSメ
モリ及びPCP間のパケツト転送ができる。
レベル２サブシステムはTMSメモリ232及びアタツチさ
れたGWY82間のパケツトデータの転送に応答できる。レ
ベル２サブシステムはレベル２コントローラ176及びレ
ベル２伝送装置170から成つている。レベル２コントロ
ーラは又これがそのタスクを行うようにプログラムされ
ている点でマイクロプロセツサに類似している。しかし
レベル３コントローラ196とは異なつてレベル２コント
ローラ176は、イベント駆動され、割込みハンドラだけ
を実行するプロセツサとして最もよく見ることができ
る。レベル２コントローラ176によりGWY82から又はPCP1
56から受ける刺激によりレベル２コントローラがこの刺
激に対し特定のハンドラを実行することができる。レベ
ル２コントローラ176はプログラムコード内で分岐し又
は検査するプログラムを支援しない。特定のハンドラの
実行は特定のハードウエアイベントに応答して行われ
る。全部の分岐及び検査はハードウエアにより行われ
る。レベル２コントローラ176の主機能は、TNC78及びGW
Y82で生ずるイベントの順序に応答してパケツトデータ
転送のためにレベル２伝送装置170を設定することであ
る。この場合レベル２伝送装置170はGWY82及びTMSメモ
リ232間のデータの転送を制御する。パケツト−レベル
ステータス情報はレベル２コントローラ176により若干
のステータスレジスタを経てPCP156に送る。レベル２コ
ントローラ176は、信号イベント又はタスクの完了に対
し割込みを使うことによりPCP156に割込むことができ
る。
レベル２コントローラ176及びレベル３コントローラ1
96は、各コントローラ176,196によりPCP156に送られる
ステータス情報に基づいてPCP156により制御される。PC
P156は、たとえばクラスタプロセツサ72から受けるメツ
セージを同じクラスタの一部であるプロセツサにアドレ
ス指定し従つてレベル３伝送装置198によりクラスタに
送り戻されなければならないかどうか、又は特定のTNC7
8に接続してないクラスタ内のプロセツサ72にアドレス
指定し従つてレベル２伝送装置170を使いMTN10を経て送
らなければならないかどうかというステータス情報に基
づいてどのような作用を行わなければならないかを定め
る。PCP156は又TMSメモリ232内のバツフア割当てを管理
し又そのクラスタプロセツサ72のサービス中／非サービ
ス中のステータスのトラツクを保持するのに応答でき
る。
TMSメモリ232はパケツトデータに対する中央記憶場所
として作用する。TNC78により受けパケツトは、レベル
３伝送装置198及びレベル２伝送装置170によりTMSメモ
リ232に記憶する。
保守通信インタフエースはMTN10内の保守機能を行う
のに使うレベル４プロトコルを支援する。このインタフ
エースはfifoバツフアを持つ２条の全デユプレツクス高
速並列通信チヤネルから成つている。これ等のチヤネは
保守機能に応答できる冗長の対のTGC88に対しPCP156を
インタフエースとする。
PCP156は高速マイクロプロセツサである。PCP156の処
理機能を実現するのにモトローラ68020型プロセツサを
使うのがよい。PCP156は内部記憶メモリ156a及びコード
メモリ156bを含む。PCP156は、TNC78の全部のデバイス
及びサブシステムの初期設定とレベル２コントローラ17
6及びレベル３コントローラ196の制御とパケツトレベル
メツセージ径路指定及びバツフア管理とに対し応答でき
る。
レベル３コントローラ196及びレベル２コントローラ1
76はRAMベースのステートコントローラである。各コン
トローラ176,196は二重ポートRAMを使いこれ等のコント
ローラをPCP156によりPCPインタフエース168,190を経て
アクセスできるようにする。好適とする実施例ではレベ
ル２コントローラ176及びレベル３コントローラ196はそ
れぞれステートコントローラとこのステートコントロー
ラ及びPCP156によりアクセスすることのできる二重ポー
トメモリとを備えている。これ等のステートコントロー
ラは逐次計数ロジツク及びデコードロジツクを備え、外
部判定基準と制御RAMに記憶したプログラムとに基づい
て制御機能及びプログラム飛越しを行う。
レベル２伝送装置170及びレベル３伝送装置198は本質
的にDMAコントローラである。レベル３伝送装置198は、
受信fifo233、送信fifo226及びクラスタバスインタフエ
ース222によりTMSメモリに対しアクセス作用を生ずる。
レベル２伝送装置170はTMSメモリ232及びGWYインタフエ
ース166の間のデータ転送を行う。
第4b図の流れ図について前記したようにTNC78は、メ
ツセージに対しプロセツサ72をポールしプロセツサ72及
びGWY82の間にデータを転送する。レベル３コントロー
ラ196はプロセツサ72及びTMSメモリ232間のメモリ転送
を開始する。レベル３コントローラ196の二重ポートRAM
メモリは、TNC78によりサービスを受けるクラスタバス7
4で各プロセツサ72に専用のセクシヨンに分割される。P
CP156は、各プロセツサ72のステータスに従つて動作中
にレベル３コントローラ196のコードを修飾する。たと
えばレベル３コントローラ196は、メツセージに対し若
干のプロセツサを走査し、同じ実行サイクル内で若干の
プロセツサ72に又他のプロセツサ72からデータを転送す
る。すなわちレベル３コントローラ196は各プロセツサ7
2に対して直列にコードを実行する。PCP156は前回の実
行から得られる活動に従つてコードを変更する。
発信TNCの動作 たとえばプロセツサがそのステータスバツフアにこの
プロセツサがインバウンドメツセージを送ろうとするこ
とを指示するフラグセツトを持つ場合に、レベル３コン
トローラ196はそのプロセツサの走査中にメツセージフ
ラグを検出し、パリテイチエツク204及び第６マルチプ
レクタ230を介してプロセツサ72から受信fifo233にヘツ
ダを転送する。ヘツダに応答してPCP156はレベル３コン
トローラRAM196内の制御バツフアを変えて、レベル３コ
ントローラの次のパスでデータをレベル３伝送装置198
を介してプロセツサ72からTMSメモリ232に転送するよう
にする。転送を行うようにするには、レベル３コントロ
ーラ196はレベル３伝送装置198にTMSメモリ232内のアド
レスと転送しようとするバイトの数のバイト計数とを加
える。所要の使用可能信号を第４マルチプレクサ206に
又レベル３コントローラ196にレベル３コントローラデ
ータバス192及び制御回線214を介して送りデータ転送径
路を設定する。レベル３伝送装置198は、データをTMSメ
モリ232に転送するのに必要な制御信号を発生する。
プロセツサ72からのデータをTMSメモリ232に記憶した
後、PCP156はレベル２コントローラ176にコードを送りT
MSメモリ232からGWYインタフエース166にデータを転送
する。レベル２コントローラ176はレベル３コントロー
ラ196と同様に動作する。TMSメモリ232からGWYインタフ
エース166にデータを転送するにはレベル２コントロー
ラ176はレベル２伝送装置170で転送を開始する。レベル
２コントローラ176はレベル２伝送装置170にアドレスポ
インタと転送しようとするバイトの数の計数とを送る
が、MTN10による接続を生ずるまでは転送を実行しな
い。MTN10で接続を開始するには、レベル２コントロー
ラ176は処理ノードリンク84のGWY送信バス162を介してG
WY82に要求を送る。GWY82にサービスの要求を通知した
後、TNC78はGWYからのオリジネータ径路肯定応答を待機
する。オリジネータ径路肯定応答に応答してL2Cは「送
信要求（RTS）」のメツセージをサーバTNCに送信し、
「クリア・センド（CTS）」メツセージを待機する。
「クリア・センド」肯定応答をサービングTNCからレベ
ル２コントローラ176により受信すると、前回に設定し
たデータの転送をレベル２伝送装置170を経て実行す
る。
サービングTNCの動作 サービングTNCは異なる方式で動作する。「送信要
求」応答ブロツクはTNCに協働する各プロセツサ72に対
しPCP156によりL2C176内に保持されるプロセツサ72がサ
ービス中であり受信バツフアを利用できる場合には、協
働する「送信要求」応答ブロツクは、オリジネータTNC
からメツセージを受けるようにL2T170をセツトアツプす
るのに必要なコードと、オリジネータTNC78に「送信要
求」メツセージを送るコードとを含む。２つのTNC間の
接続が行われると、サーバTNCはそのゲートウエイから
サーバ径路肯定応答を受ける。サーバ径路肯定応答によ
りL2Cがサーバモードに入る。このサーバモードではL2C
は送信要求を待つがL2Cにより作用は行われていない。
この送信要求メツセージはプロセツサ72のアドレスを含
む。このプロセツサ72に対し協働するパケツトが送出さ
れ、送信要求メツセージを受けると、アドレス指定され
たプロセツサに対しL2Cを「送信要求」応答ブロツクに
自動分岐（ベクタリング）させる。送信要求に応答して
L2Tをパケツトを受けるようにクリア・センドメツセー
ジをオリジネータTNCに送る。パケツトを受けるとサー
バTNCのPCP156はレベル２コントローラ176のコーデイン
グを行い、サービングGWY及びそのTGC88を介してTIS98
に解放指令を送る。
TNC78は複数のソースを経てPCP156と通信ができるよ
うに構成してある。第６マルチプレクサ230は、PCP156
に対する情報を記憶する３つの入力の間で選定する。マ
ルチプレクサ230への第１の入力はデータ出力ポート223
でクラスタインタフエース222に接続してある。マルチ
プレクサ230への第２の入力はレベル３伝送装置198に接
続してある。マルチプレクサ230への第３の入力はレベ
ル３コントローラ196に接続してある。この配置はPCP15
6との通信に融通性が得られる。
送信fifoメモリ226は、レベル３伝送装置198を経てTM
Sメモリ232に転送するために、PCP156からのデータを記
憶する。送信fifo226及び受信fifo233は、PCP156のタイ
ミングをレベル３伝送装置198及びレベル３コントロー
ラ196のタイミングから分離する。
第６図、第７図、第８図、第９図及び第10図はGWY82
を示す。第６図はGWY82のブロツク図を示す。GWY82は要
求応答リンク92を介してTGC88に接続され、又処理ノー
ドリンク84を介してTNC78に接続してある。処理ノード
リンク84は、肯定応答ステータス回線240、アドレス回
線242、制御回線244、送信データ回線246、送信4MHzク
ロツク回線248、受信データ回線250及び受信4MHzクロツ
ク回線252を含む。肯定応答ステータス回線240、アドレ
ス回線242及び制御回線244はTNC制御／ステータスイン
タフエース（以下「TNCインタフエース」と称する）254
に接続してある。送信データ回線246はTNCインタフエー
ス254に又パケツトインタフエース256に接続してある。
送信4MHzクロツク回線248、受信データ回線250及び受信
4MHzクロツク回線252も又パケツトインタフエース256に
接続してある。
パケツトインタフエース256は又パケツト伝送回線110
によりTIN106からクロック信号を受ける。ゲートウエイ
82に接続したパケツト伝送リンク110の回線は、受信デ
ータ回線258、受信40MHzクロツク回線260及び送信デー
タ回線262から成つている。パケツト伝送回線110の各回
線258〜262はTIN106のＡ及びＢの両コピーに接続してあ
る。
ゲートウエイ82は要求応答リンク92によりTGCに接続
してある。要求応答リンク92は、TGC要求インタフエー
ス268に接続した要求バス266と応答インタフエース274
に接続した応答バス270及びタイミングバス272とから成
つている。要求応答リンク92からの各バスは、ゲートウ
エイ82を協働させたTGC88のＡ及びＢの両コピーに接続
してある。
TNCインタフエース254は制御／ステータス回線276を
介しパケツトインタフエース256に接続してある。TNCイ
ンタフエース254は制御／ステータス回線280によりステ
ートコントローラ278に接続してある。TNCインタフエー
ス254は又制御／ステータス回線282及びサービス要求ア
ドレス284により要求インタフエース268に接続してあ
る。TNCインタフエース254は、制御／ステータス回線28
6により又発信／サーバ径路肯定応答回線288によりTGC
応答インタフエース274に接続してある。
サービス要求fifo290はオリジネータアドレス回線292
によりTGC要求インタフエース268に又ステートコントロ
ーラ278に接続してある。サービス要求fifo290は又、サ
ービス要求アドレス回線294を介して応答インタフエー
ス274に、又制御回線296を介してステートコントローラ
278に接続してある。
ステートコントローラ278は、径路要求回線298を介し
てTGC要求インタフエース268に、又タイミング回線300
及び制御回線302を介して応答インタフエース274に接続
してある。要求インタフエース268はタイミング回線300
により応答インタフエース274に接続してある。TNCステ
ータスインタフエース254は、カードで機能を制御し監
視するように、協働するTNC78によりゲートウエイ82に
対しアクセスを行う。TNCインタフエース254は第７図に
さらに詳しく示してある。TGC要求インタフエース268
は、サービス要求、径路要求及び解放要求を開始するよ
うに冗長対のTGC88に対しアクセスを行う。TGC要求イン
タフエース268は第８図についてさらに詳しく述べる。
TGC応答インタフエース274は、TIS98及びSRD94により
TGC88を経て伝送される要求肯定応答及びアウトバウン
ドサービス要求を受けて解読する。TGC応答インタフエ
ース274は第９図についてなお詳しく述べる。
ゲートウエイステートコントローラ278は、サービス
要求fifo290に記憶されたデータの書込み及び読出しを
管理し、TGC応答インタフエース274及びTNCインタフエ
ース254から受ける信号に基づいて径路要求を開始す
る。ステートコントローラ278は第10a図についてさらに
詳しく述べる。
パケツトインタフエース256は、TNC78及びTIN106間で
伝送されるパケツトデータのフオーマツト変換を行う。
TNC78及びゲートウエイ82間で伝送されるパケツトデー
タは、4MHzで動作する10ビツト並列バスで伝送する。ゲ
ートウエイ82及びTIN106間で伝送されるパケツトデータ
は40MHzで動作する直列ハイウエイで伝送する。パケツ
トインタフエース256は第10b図についてさらに詳しく述
べる。
動作時にはGWY82はTNC78及びDCP80により処理ノード
リンク84を介しMTN10に対しアクセスを行う。GWY82は要
求応答リンク92を介しTGC88に対しアクセスする。GWY82
は、データパケツトを各TNC78間又はTNC78及びDCP80間
又は各DCP間で伝送するようにパケツト伝送バス110を介
してTIN106に対しアクセスする。
TNCインタフエース254は対応するTNC78によりアクセ
スされ、（１）TNC78及びその対応するGWY82間でサービ
ス要求を転送し（レベル１プロトコルシーケンス）各TN
C間の接続を準備し、（２）冗長TGC88及びTIN106のプレ
ーン選択を制御し、（３）GWY故障検出及び分離ロジツ
クを監視する。
TNCインタフエース254は第７図について詳しく述べる
１組の制御レジスタ及び１組のステータスレジスタを備
えている。データはこれ等のレジスタに又これ等からデ
ータ受信回線246を介して転送する。
TGC要求インタフエースは、TGC要求をTGC88に伝送す
るのに必要なロジツクを供給する。TGC要求インタフエ
ース268は３つのレベル１機能すなわち（１）オリジネ
ータサービス要求、（２）径路要求及び（３）解放要求
を送信する。ポイント対ポイント要求バスは各GWY82か
ら協働するTGC対88の両コピーまで設けてある。要求バ
ス266は３つのレベル１要求機能により優先基準で共用
される。
発信サービス要求は、そのサーバTNC78への接続を必
要とするときにTNC78により開始する。サーバGWYアドレ
ス０〜15及びサーバ群アドレス０〜３はサービス要求に
よりTGC対88に送る。
径路要求は、サービス要求がサービス要求fifo290に
存在しサーバGWY82がアイドル条件（パケツトデータを
転送していない）になつた後に、サーバGWY82により開
始する。サービス要求fifo290は発信サービス要求と協
働するアドレスの行列（発信GWY及び群アドレス）を含
む。径路要求をTGC対88に送るときは、この行列の頂受
の発信アドレスを要求と共に送信する。
解放要求は、パケツトデータ送信の完了後にサーバTN
C78により開始する。発信GWYアドレス及び発信群アドレ
スは要求によりTGC対88に送る。
３種類の要求のうち任意の要求の開始後に要求バス26
6は、TGC対88が要求を受けるまでビユジイ状態になる。
各TGC対88は16のGWYに接続してある。TGC対88がカレン
ト要求を受けると、このTGC対は応答バス270の要求肯定
応答指示に応答する。
TNC78がサービス要求又は解放要求を開始するとき
は、TNC78は要求により生ずる全部のトランザクシヨン
でトレースの行われることを指示するビツトをセツトす
る。トレース機能は、故障分離のために、すなわち各ボ
ード間の通信が割込まれる点を定めるように保守ソフト
ウエアに使う。トレースビツトは、要求と共に送信され
る要求を取扱う各ボードに、保守シエル（Shell）を介
して利用できる、トレースバツア内の全部の協働する情
報を記憶させる。このトレースビツトは、サーバスGWY
のサービス要求fifo290にロードされ、協働する径路要
求によりトレース表示子をセツトする。
要求インタフエース268の入力にはトレースモニタが
設けられTNCインタフエース254を介して読取る。要求イ
ンタフエーストレースモニタの１個のレジスタは、TNC7
8により開始されるサービス又は解放の要求を監視する
ビツトを含む。ステートコントローラにより開始される
径路要求を追跡するように第２のレジスタを設けてあ
る。サーバゲートウエイに受けるアウトバウンドサービ
ス要求は、オリジネータTNCにより生ずるトレース表示
ビツトと共にサービス要求fifoにロードする。トレース
ビツトがサービス要求fifoの入口に対し能動状態である
ときは、対応する径路要求に対してトレースビツトが又
能動化され、径路要求トランザクシヨンが径路要求トレ
ースレジスタにロードされる。
TGC応答インタフエース274はTGC88から応答を受け通
信径路を生成する。GWY82は、TGC対88の両コピーに要求
を送信しこれ等の両コピーからの応答を期待する。内部
マルチプレクサは応答インタフエース274の入力でTNC78
により指定され能動TGC88を選定する。応答インタフエ
ース274は、各応答バス270を比較し誤り比較に対する誤
りフラグをセツトする。この誤りフラグは、誤りフラグ
に基づいて能動TGC88を選択するTNC78により検出する。
TGCのデータフイールドを横切つて生成するパリテイ
ビツトは、応答バス270の誤り検出のために応答インタ
フエースにより監視する。選定されたTGC88からのデー
タだけを誤り検出のために監視する。誤りを検出する
と、誤りフラグがセツトされ、トランザクシヨンでGWY
によりさらに処理することは抑止される。応答インタフ
エース内の比較及びパリテイのモニタに協働する誤りフ
ラグは、TNCインタフエース254を介しTNC78に利用でき
る。
TGC応答インタフエース274はTGC88からレベル１応答
を受ける。TGC応答インタフエース274は６つの機能を行
う。これ等の機能は、（１）要求肯定応答、（２）サー
バサービス要求、（３）サーバ径路肯定応答、（４）オ
リジネータ径路肯定応答、（５）サーバ解放肯定応答及
び（６）オリジネータ解放肯定応答である。
要求肯定応答はTGC88により発信GWYに戻し、この場合
存在する要求を受けたことを指示する。この肯定応答に
対する要求の種類に基づいては区別が行われない。この
肯定応答は要求バス266をアイドル状態にしてこのバス
が他のトランザクシヨンに利用できるようにする。
サーバサービス要求応答は、要求インタフエース268
からの発信サービス要求に応答してSRD94により生成す
る。サーバサービス要求はTGC88及びTGC応答バス270を
介してサーバGWYに送信される。このサービス要求は、
発振GWYのアドレスを含む。応答インタフエース274は、
TGC88から要求を受けこの要求をサービス要求fifo290に
ロードする。前記したようにサービス要求fifoに入つて
いるサービス要求は、要求バス266がアイドル状態であ
れば要求バス270で要求インタフエース268により径路要
求を生じさせる。又パケツトデータがなければGWY82に
より転送が行われる。
このGWYに協働するTNC78はサービス要求の処理に２つ
の方式で介在することができる。TNC78からTNCインタフ
エース254まで、制御回線244の一部を含む保持信号回線
160を設けてある。このようにして新らたな径路要求が
実行されないようにする。又TNCインタフエース254には
アボートレジスタを利用できる。このレジスタによりサ
ーバTNC78はサービス要求fifo290のサービス要求を打切
ることができる。このレジスタは、TNCインタフエース2
54を経て打切ろうとする要求のオリジネータアドレスを
ロードされる。この要求が行列の頂部に達すると、この
要求は実行しないで除かれ、アボートビユジイフラグ
（このレジスタに書込みが行われたときにセツトした）
がクリアされる。アボートレジスタは又、選定した要求
を除いて全部のサーバ要求を除去するようにプログラム
することができる。
サーバ径路肯定応答及びオリジネータ径路肯定応答
は、要求インタフエースにより径路要求に応答してTIS9
8により生成する。これ等の肯定応答は、協働するTGC88
及びTGC応答バス270を経てTIS98によりそれぞれサーバ
及びオリジネータのGWYに送信される。肯定応答を送信
されたヘツダは、要求が受けられた（ACK）か又は否定
された（NACK）かを指示する。肯定応答を受けると、TN
Cインタフエース254を介してTNC78に信号が送られパケ
ツトデータ転送を開始する。従つてパケツトデータのレ
ベル２ビユジイフラグ指示伝送がGWYでセツトされ、要
求バス266の径路要求の実行を抑止する。サーバ及びオ
リジネータの各径路肯定応答に対してTNCに各別の信号
が送られる。
TIS98が径路要求に応答して否定応答を生ずると、径
路要求を出すGWY82はサービス要求fifo290の頂部にこの
場合位置する要求を行列の底部に回す。オリジネータGW
YへのNACK（否定応答）により、トランザクシヨンを受
けたことを指示するフラグをセツトすること以外には何
等の作用も行われない。このフラグは発信TNCインタフ
エース254に利用できる。
サーバ及びオリジネータの解放肯定応答トランザクシ
ヨンは、サーバGWY82の要求インタフエース268からの解
放要求に応答して生成され、協働するTGC88を経てサー
バ及びオリジネータのGWY82に伝送される。これ等の両
種の解放肯定応答はパケツトデータ転送トランザクシヨ
ンを終了するのに使う。いずれかの種類の肯定応答によ
りGWYでレベル２「ビユジイ」フラグがクリアされGWY82
が径路要求をふたたび実行することができる。GWYは、
解放肯定応答を受けなければ、保守作用が行われるま
で、もはや径路要求を実行しない。
レベル１〔TGC88から受ける接続要求トランザクシヨ
ン〕を追跡するように応答インタフエース274にトレー
スバツフアを設けてある。各トランザクシヨンに対し各
別のトレースバツフアを設けてある。
パケツトインタフエースリンク256はパケツト送信器
及びパケツト受信器を備えている。パケツト送信器はTN
C78からTIN106へのデータパケツトの転送を容易にす
る。データは送信データバス246により発信TNC78から受
け、送信データ回線262でTIN106に伝送する。パケツト
送信器は、３個の機能素子すなわち（１）送信器シンク
ロナイザ、（２）パケツト送信器Ａ及び（３）パケツト
送信器Ｂを備えている。GWY82及びTNC78間の処理ノード
リンク84は100ftまでのケーブル長さに対し動作するよ
うにしてある。この長さのケーブルを許容するには、GW
Y82にデータと共にタイミング情報を伝送して、データ
を確実に回収できるようにしなければならない。伝送デ
ータ回線246のデータは、TNC84からの伝送4MHz回線248
を使いGWYで回収する。この回収したデータはGWY4MHzク
ロツク回線252のタイミング信号と同期させる。このタ
イミング信号は、受信40MHzクロツク回線260によりTIN1
06から受けるタイミング信号から誘導する。
データは２つのパケツト送信器Ａ、Ｂに伝送する。各
送信器は各冗長TIN平面に１つずつ協働する。このデー
タは各送信器に10−ビツト並列フオーマツトで達する。
このデータは、各パケツト送信器Ａ、ＢでTINプレーン
から受けるタイミング信号と同期させ、次いでパケツト
伝送リンク110で伝送するために直列フオーマツトに変
換する。第18図についてなお詳しく述べる「タイミング
アイランド」の生成は、TIN106に達する高速データのス
キユーを最低にするのに必要である。
TNC78に生成するパリテイはGWY82及びTIN106を経てデ
ータと共に伝送する。パリテイビツトは、パケツト送信
器の二重セクシヨンの直前の点でパケツト送信器Ａ、Ｂ
内で絶えず監視する。パリテイ誤りを検出すると、誤り
フラグがセツトされTNC78に利用できる。パケツトイン
タフエース256に使う一次故障分離はトレース機能であ
る。このトレース機能は、各パケツトに付随した検査合
計キヤラクタと協働して作用する。検査合計は、パケツ
トをプロセツサ72から受けるとLRCジエネレータ228によ
りTNCカード内で計算される。この検査合計は、パケツ
トの終りに付加され、GWY82及びパケツト伝送リンク110
を経てパケツトと共に送られる。
送信に含まれる各カードにはトレースモニタを設けて
ある。トレース作用は、パケツトの第１のバイト内にト
レースビツトをセツトすることにより呼出される。パケ
ツトトレースモニタは、GWY82に設けられパケツト送信
器及びパケツト受信器間で共用する。監視しようとする
方向の選択はTNCインタフエース254を介しTNC78により
制御する。トレースビツトをパケツト内でモニタにより
検出すると、このビツトは検査合計を計算し、計算して
伝送した検査合計を一時記憶し、トレースを実行したこ
とを指示するフラグをセツトする。トレース完了ビツト
をセツトすると、検査合計トレースバツフアをTNCによ
り読出すまでは、新らたなトレース機能が行われない。
パケツト受信器はデータをTIN106からTNC78に転送す
る。データはパケツト伝送リンク110に受信データバス2
58を経て受ける。各TINプレーンに対し各別の受信器を
設けてある。各受信器に達する40MHz直列データは各TIN
プレーンからのタイミング信号を使い収得し、このデー
タは直並列変換する。受信パケツトデータは並列領域で
GWY時間ベースと同期させる。２つのプレーンからのデ
ータを受信器内のロジツクにより比較し、この場合誤り
比較に対し誤りフラグがセツトされる。このフラグはTN
Cインタフエース254を経てTNC78に利用できる。TIN106
の活動中コピーからのデータはマルチプレクサにより選
定する。このデータは受信データバス250を介してTNC78
に伝送する。このマルチプレクサはTNC78により制御す
る。
パケツト受信器には前記した比較モニタのほかにパリ
テイトレースロジツクを設けてある。受信データバス25
8のパリテイは絶えず監視し、適当な場合誤りフラグを
セツトする。パケツト送信器の場合と同様に、パリティ
誤りに基ずいて他の作用がGWY82により行われることが
ない。パケツト受信器に使うトレースモニタはパケツト
送信器と共用する。
第７図はTNCインタフエース254を示す。TNCインタフ
エース254ではバツフア304によりオリジネータ／サーバ
径路肯定応答回線288を肯定応答ステータス回線240に接
続する。アドレス回線242は、指令書込みデコードロジ
ツク306とステータス読出しデコードロジツク308とに接
続してある。制御回線244の一部を形成する書込み回線3
10及び読出し回線312はそれぞれ指令書込みデコードロ
ジツク306及びステータス読出しデコードロジツク308の
ストローブポートに接続してある。制御回線244の第５
図について述べた保持回線160はバツフア316により第２
保持回線314に接続してある。指令書込みデコードロジ
ツク306は若干のジスタのゲートポートに接続してあ
る。これ等のレジスタは、サーバアドレスレジスタ318
を含む。サーバアドレスレジスタ318は、サーバアドレ
ス回線284と、制御／ステータス回線282のサービス要求
回線322に接続したサービス要求レジスタ320と、制御／
ステータス回線282の解放要求回線326に接続した解放要
求レジスタ324と、制御／ステータス回線276のTIN選択
回線330に接続したTIN選択レジスタ328とに接続してあ
る。指令書込みデコードロジツク306は又、制御／ステ
ータス回線286のTGC選択回線334に接続したTGC選択レジ
スタ332と、制御／ステータス回線280のアボートアドレ
ス回線338に接続したアボートアドレスレジスタ336と、
制御／ステータス回線280のアボート要求回線342に接続
したアボート要求レジスタ340との各ゲートポートに接
続してある。制御ステータス回路286の要求肯定応答回
線344は、サービス要求レジスタ320及び解放要求レジス
タ324の各クリアポートに接続してある。アボート肯定
応答回線346はアボート要求レジスタ340のクリアポート
に接続してある。
ステータス読出しデコードロジツク308は複数のライ
ンドライバ348のイネーブルポートに接続してある。各
回線ドライバ348はトランシーバ350と協働して、伝送デ
ータ回線246を、制御／ステータス回線280のアボートア
ドレス回線338と、制御／ステータス回線282の要求イン
タフエースステータス回線352と、制御／ステータス回
線286の応答インタフエースステータス回線354と、制御
／ステータス回線276のTINインタフエースステータス回
線356と、制御／ステータス回線280のステートコントロ
ーラステータス回線358とに選択的に接続する。トラン
シーバ350は又伝送データ回線246を、サービスアドレス
レジスタ318、サービス要求レジスタ320、解放要求レジ
スタ324、TIN選択レジスタ328、TGC選択レジスタ332、
アボートアドレスレジスタ336、及びアボート要求レジ
スタ340の各データポートに接続する。トランシーバ350
は読出し回線312に接続してある。
指令書込みデコードロジツク306はTNC78から受ける４
ビツトアドレスバスを解読して、書込み回線310に適当
な信号が存在する場合に伝送データバス246で送られる
データをアドレス指定された制御機能に書込むようにす
る。伝送データバス246は、パケツト接続が能動状態の
ときにTNC78からGWY82にパケツトデータを伝送するのに
使う。このバス246がパケツト伝送に対し能動状態でな
いときは、このバスはTNC78により使われTNCインタフエ
ース254をアクセスする。この例では伝送データバスは
双方向であり読出し書込みの両動作を支援する。
ステータス読出しデコードロジツク308は４ビツトア
ドレスバス242を解読し読出し回線312に適当な信号が存
在する場合に伝送データバス246を回線ドライバ348と協
働する回線に接続する。
８ビツトアドレスをサーバアドレスレジスタ318に書
込み次いでサービス要求信号を能動化することにより、
サービス要求がTNC98によつて開始される。サービス要
求は、TGC応答インタフエース274を介してTGC88により
要求肯定応答回線344で戻される要求肯定信号によりク
リアされる。
パケツトを伝送した後、解放要求指令によりサーバTN
C78から接続が解放され、この解放要求指令は引続いて
解放要求レジスタ324内に記憶する。発信ゲートウエイ8
2のアドレスは、サービス要求fifo290から読出され要求
によりTGC88に伝送される。解放要求は、解放要求肯定
応答回線344に存在する解放肯定応答信号によりクリア
する。
GWY82は冗長TGC88及びTIN106に接続する。データはGW
Y82により冗長単位の両コピーに伝送されるが、受信デ
ータは一方のコピーから選定しなければならない。TIN
SELECT及びTGC SELECT信号は、能動TIN及びTGCの各コピ
ーを選択するようにTNC78により制御する。
若干の誤り条件では、サービス要求fifo290に送られ
たサービス要求を打切ることを必要とする。発信GWY82
のアドレスをアボートアドレスレジスタ336内に書込み
アボート要求信号を呼出すことにより、要求はこれがfi
foキユーの頂部に達したときに打切ることができる。ア
ボート要求信号は、要求を実行したときにステートコン
トローラ278により生ずるアボート肯定応答信号により
クリアする。
要求インタフエース268、応答インタフエース274、パ
ケツトインタフエース256及びステートコントローラ278
のステータスはTNC78により監視することができる。ス
テータス条件は、パリテイ及び比較ロジツクにより報告
される誤り条件とトレースバツフアの内容とを含む。又
プレーン選択レジスタ328,332のような若干のレジスタ
は、TNC78により書込まれ適合のために読出す。
応答インタフエース274により生ずるサーバ径路肯定
応答（SPAK）及びオリジネータ径路肯定応答（OPAK）の
信号は緩衝記憶してTNC78に伝送する。TNC78により生ず
る保持信号は、新らたな径路要求を遅延させるように緩
衝記憶してステートコントローラ278に伝達する。
TGC要求インタフエース 第８図はTGC要求インタフエース268のブロツク図を示
す。要求インタフエース268は複数条の回線によりTNCイ
ンタフエース254から信号を受ける。これ等の回線は、
解放要求回線326、サービス要求回線322、要求インタフ
エースステータス回線352及びサービス要求アドレス回
線284を含む。要求インタフエース268は、径路要求回線
298によりステートコントローラから、又オリジネータ
アドレス回線292でサービス要求fifo290からそれぞれ信
号を受ける。要求インタフエース268は要求バス266によ
りTGC88のＡ及びＢのコピーに信号を出力する。
解放要求回線326、サービス要求回線322及び径路要求
回線298は優先エンコーダ366に接続してある。オリジネ
ータアドレス回線292及びサービス要求回線322はマルチ
プレクサ368に接続してある。マルチプレクサ368の選択
ポートは優先エンコーダ366の出力に接続してある。マ
ルチプレクサ368の出力は、優先エンコーダ366の出力に
接続した要求リンクフオーマツタ370に接続してある。
要求リンクフオーマツタ370の出力はトレースモニタ372
に接続してある。トレースモニタ372は又要求インタフ
エースステータス回線352に接続してある。要求リンク
フオーマツタ370の出力は又バツフア374を介してTGC要
求回線266に接続してある。
サービス要求、径路要求及び解放要求はTGC要求イン
タフエース268を経て伝送する。サービス要求及び解放
要求はTNC78により開始され、又径路要求はアウトバウ
ンドサービス要求に応答してステートコントローラ278
により開始する。優先エンコーダ366は、同時に要求が
行われたときに要求バス266に対する内容を分解する。
サービス要求は発信GWY82により行われる。これ等の
要求はサーバGWY82のアドレスを含む。サーバのアドレ
スはTNCインタフエース254でサーバアドレスレジスタ31
8から得られる。径路要求及び解放要求は、サーバGWY82
により開始され、協働する発信GWY82のアドレスを含
む。発信GWY82のアドレスはサービス要求fifo290から得
られる。
要求リンクフオーマツタ370は、TGC要求バス226によ
る伝送のためにサーバ又はオリジネータのGWYアドレス
と要求の種類を定める機能コードとのフオーマツテイン
グを行う。
トレースモニタ372は３種類の各要求形式に対するト
レースバツフアを含む。トレースは、サービス要求又は
解放要求を開始したときにTNC78により呼出すことがで
きる。
TGC応答インタフエース274は第９図に例示してある。
TGC応答インタフエース274はTGCのＡ及びＢの両コピー
からTGC応答バス270を介してTGC88に接続してある。応
答インタフエース274は又、応答バス270のクロツク回線
374でTGC88からタイミング信号を受ける。応答インタフ
エース274のＡ、Ｂコピーは第１バス376でアウトバウン
ドサービス要求を受け又第２バス378で要求肯定応答を
受ける。第１バス376はマルチプレクサ380に又比較ロジ
ツク382に接続してある。第２バス378は他のマルチプレ
クサ384に又比較ロジツク382に接続してある。クロツク
回線374はマルチプレクサ386に又タイミングテストロジ
ツク388に接続してある。制御／ステータス回線286はタ
イミングテストロジツク388に又マルチプレクサ380,38
4,386の選択ポートに接続してある。
マルチプレクサ380の出力は第１バスインタフエース3
90及びトレース／パリテイモニタ392に接続してある。
マルチプレクサ384の出力は第２バスインタフエース394
に又トレース／パリテイモニタ392に接続してある。ト
レース／パリテイモニタ392及び比較ロジツク382は又制
御／ステータス回線286に接続してある。
マルチプレクサ386の出力はタイミングジエネレータ3
96に接続してある。ジエネレータ396は第１及び第２の
バスインタフエース390,394に接続してある。タイミン
グジエネレータ396は要求インタフエース268及びステー
トコントローラ278に対しタイミング信号を出力する。
第１バスインタフエース390はレジスタ398を介してサー
ビス要求アドレス回線294に接続してある。サービス要
求出力回線400は、第１バスインタフエース390とレジス
タ398のゲーテイングポートとの間に接続され又ステー
トコントローラ278に接続してある。第１バスインタフ
エース390は又、ステートコントローラ278及びTNCイン
タフエース254への要求肯定応答回線402に接続してあ
る。
第２バスインタフエース394は、オリジネータ解放肯
定応答回線404、サーバ解放肯定応答回線406、サーバ径
路否定応答回線408、サーバ径路肯定応答回線410及びオ
リジネータ径路肯定応答回線411に接続してある。サー
バ径路肯定応答回線410及びオリジネータ径路肯定応答
回線411は又TNCインタフエース254を介してTNC78に接続
してある。TNCインタフエース254からの選択信号は能動
コピーを選択する。比較ロジツク382は２条のバスの
Ａ、Ｂコピーで到達するデータを比較する。誤りフラグ
は、対応するバスのデータが合致しないときに誤りフラ
グをセツトする。
トレースバツフアはトレース／パリテイモニタ392に
設けられ、トレース表示子ビツトを受信トランザクシヨ
ンに対しセツトしたときにインタフエースに達するデー
タを捕捉するようにする。タイミングテストロジツク38
8により、クロツ回線374で両TGCコピーから受けるタイ
ミング信号の検査ができる。選定したTGCからのタイミ
ング信号は、応答インタフエース274、要求インタフエ
ース268及びステートコントローラ278の時間機能に対し
使う。
アウトバウンドサービス要求を第１バス376に受ける
と、発信ゲートウエイのアドレスをトレース表示子ビツ
トと共にレジスタ398に記憶する。サービス要求出信号
はサービス要求アウト回線400によりステートコントロ
ーラ278に伝送される。要求肯定応答信号は又、第１バ
ス376に生じTGC88により送出されTGC要求リンク266に送
られるカレント要求に肯定応答する。この信号は要求肯
定応答回線402によりステートコントローラに送られ
る。
径路要求及び解放要求をTIS98に受けたときに、サー
バ及びオリジネータのゲートウエイ82に肯定応答を伝送
する。径路要求をTIS98により排除すると、否定応答（N
ACK）をサーバ及びオリジネータのゲートウエイ82に伝
送する。しかしオリジネータ径路否定応答はTGC応答イ
ンタフエース274に作用を生じない。これ等の応答に対
応する信号は第２バスインタフエース394によりステー
トコントローラに伝送する。サーバ径路肯定応答及びオ
リジネータ径路肯定応答信号は又TNCインタフエース254
を介してTNCに伝送する。
TNCは、TNCインタフエース254を径て比較誤りロジツ
ク382、トレース／パリテイモニタ392及びタイミングテ
ストロジツク388にアクセスを持つ。
ステートコントローラ278は第10a図に例示してある。
ステートコントローラ278はfifoコントローラ412を備え
ている。fifoコントローラ412は、応答インタフエース2
74からのサービス要求アウト回線400、要求肯定応答回
線402、オリジネータ解放肯定応答回線404、サーバ解放
肯定応答回線406、サーバ径路否定応答回線408、サーバ
径路肯定応答回線410及びオリジネータ肯定応答回線411
から信号を受ける。fifoコントローラ412は又TNCインタ
フエース254からとTNCインタフエース254のアボート要
求回線342及びアボートアドレス回線338により信号を受
けるアボート比較器414の出力からとの保持回線314と、
要求インタフエース268からの径路要求回線298とに接続
してある。fifoコントローラ412はTNCインタフエースの
アボート肯定応答回線346に接続してある。fifoコント
ローラ412は、径路要求回線298に信号を出力し、又POP
回線418及びPUSH回線420によりfifo290にPOP及びPUSHの
信号を出力する。fifo290はfifoコントローラ412にエム
プテイ信号を出力する。応答インタフエース274からの
サービス要求アドレスアウト回線294は径路要求回線298
と共にマルチプレクサ422に接続してある。fifoコント
ローラ412からの再試行（RETRY）信号はマルチプレクサ
422の選択ポートに送る。マルチプレクサ422の出力はfi
fo290の入力に接続してある。fifo290の出力は径路要求
回線298に接続してある。
ステートコントローラ278は、サービス要求fifo290を
制御し径路要求信号を生ずる。サービス要求アウト信号
を応答インタフエース274から受けると、ステートコン
トローラ278は、サービス要求アドレスバスアウト回線2
94で受けたデータをサービス要求fifo290にプツシユす
る。サービス要求fifo290へのデータのプツシングによ
りfifoコントローラ412へのエンプテイ信号をクリアす
る。径路要求が未決定でなくすなわち接続が能動状態で
ないと、コントローラ412は、サービス要求信号により
アドレス指定された発信ゲートウエイ82に対し径路要求
信号を送る。
要求肯定応答信号は、fifoコントローラ412により生
じた径路要求信号をクリアし、fifoコントローラ412を
サーバ径路未決状態に入らせる。オリジネータ径路肯定
応答信号を受けると、コントローラをオリジネータステ
ートにし新らたな径路要求信号を抑止する。サーバ径路
肯定応答信号を受けると、コントローラをサーバ径路未
決ステートからサーバステートに移行させ、新らたな径
路要求を抑止し続ける。
サーバ径路否定応答信号を受けると、再試行順序が開
始され、コントローラはこれがサーバ径路未決ステート
にあればアイドルステートに戻る。コントローラがサー
バ径路否定応答信号を受けたときにオリジネータステー
トにあれば、再試行順序が開始されるが、コントローラ
ステートは変化しない。再試行順序に対し、再試行信号
によりサービス要求fifo290の出力をその入力に送り、P
USH信号を生じ次いでPOP信号を生ずる。この順序により
カレントサービス要求が行列の底部まで循環する。
オリジネータ解放肯定応答又はサーバ解放肯定応答の
信号を受けると、コントローラをアイドルステートに戻
す。サーバ解放肯定応答信号により又、POP信号を発生
してサービス要求fifo290の頂部のアドレスを行列から
除く。
保持信号を呼出すと、コントローラ278のステートに
関係なく径路要求信号は生じない。アボート要求信号を
使いサービス要求fifo290のサービス要求を打切る。ア
ボート要求信号のセツトにより、サービス要求fifo290
の頂部のアドレスをアボートアドレス回線338により送
られるアボートアドレスと比較する。２つのアドレスが
一致すればパージ（purge）信号を生ずる。このパージ
信号によりfifoの頂部のアドレスをPOP信号によつて廃
棄する。アボート肯定応答信号によりアボード要求信号
をクリアする。
パケツトインタフエース256を第10b図に例示してあ
る。TIN106のＡ及びＢのコピーの受信データバスは直並
列変換器424,426に接続してある。受信40MHzクロツクバ
ス260は、直並列変換器424,426、マルチプレクサ428及
び並直列変換器430,432に接続してある。TIN106のＡ及
びＢのコピーの送信データバス262は並直列変換器430,4
32に接続してある。
マルチプレクサ428の出力は、直並列変換器424,426及
び並直列変換器430,432にタイミング信号を出力するタ
イミングジエネレータ434に接続してある。タイミング
ジエネレータ434は又、TNC78から送信4MHzクロツク回線
248を受けるシンクロナイザ436に接続してある。シンク
ロナイザ436は、TNC78から送信データバス246によりデ
ータを受け、並直列変換器430,432及びトレース／パリ
テイレジスタ438にデータを出力する。
直並列変換器424,426の出力は比較ロジツク440及びマ
ルチプレクサ442に接続してある。トレース／パリテイ
レジスタ438及び比較ロジツク440の出力は、マルチプレ
クサ442の選択ポートに接続したTIN制御／ステータス回
線444に利用できる。マルチプレクサ442の出力は受信デ
ータ回線250に接続され、又タイミングジエネレータ434
の出力は受信4MHzクロツク回線252に接続してある。受
信データ回線250は又トレース／パリテイレジスタ438に
接続してある。
TNC78から送信データバス246によりインバウンドパケ
ツトデータは、送信4MHzクロツク回線248の4MHzクロツ
ク信号を使いゲートウエイ82で収得する。受信データ
は、シンクロナイザ436を経てゲートウエイ82のパケツ
トインタフエース時間ベースに同期させる。同期したデ
ータは、２条の各送信データバス262と協働する並直列
変換器430,432に送る。
10ビツト並列データは、パケツトインタフエースタイ
ミング信号を使いシンクロナイザ436から並直列変換器4
30,432に刻時作用を生ずるように送る。並直列変換は各
変換器で行われ、直列データは、協働するTIN106から受
ける40MHzクロツク信号から誘導する時間ベースを使いT
Xデータ回線262で伝送する。
TIN106から到達するアウトバウンドパケツトデータ
は、協働するTIN106から受けるクロツク信号を使い直並
列変換器424,426で収得する。そして並列データはパケ
ツトインタフエースタイミング信号により各変換器から
刻時する。
アウトバウンドパケツトデータは、両TINプレーンか
ら受けTNCの制御のもとに能動プレーンから選択する。
又能動TIN106からの受信クロツク信号はパケツトインタ
フエースタイミング信号を生ずるように選定する。
比較ロジツク440はTIN106のＡ、Ｂコピーから受ける
データを比較する。データの比較ができないときは誤り
フラグをセツトする。トレース／パリテイレジスタは、
能動TIN106からのインバウンドパケツトデータ及びアウ
トバウンドパケツトデータを比較するように設ける。
パケツトデータワードを第10c図に例示してある。パ
ケツトデータワードはデータバイトを形成する８データ
ビツトDA0−DA7を含む。奇数パリテイビツトはデータワ
ードで伝送する。「データhere」（DAH）ビツト信号デ
ータを伝送する。
TICサブシステム構成 第11図はTIC86のブロツク図を示す。TIC86はTGC88、S
RD94及びTIS98を備えている。TGC88、SRD94及びTIS98は
二重に設けてそれぞれＡ及びＢのコピーを持つようにし
てある。前記したように各コピーは十分な冗長度を備え
てＡ又はＢのいずれかのカードを他方のカードの故障の
場合に使えるようにしてある。
好適とする実施例では４組のTGC対88（TGC0A/B、TGC1
A/B、TGC2A/B、TGC3A/B）を使う。各TGC対88は16までの
GWYを支援し全部で64のGWY82を使うことができる。
GWY82は、GWY要求応答リンク92によりTGC88に接続し
てある。処理ノード保守リンク90はTNC78及びTGC88の間
に接続してある。TMC保守リンク108はTGC88及びTMC102
間に又SRD94及びTIS98に接続してある。
各TGC88はサービス要求リンク96を介しSRD対94に接続
してある。各TGC88は径路／解放要求リンク100を介して
TIS98に接続してある。要求リンク100は第11図に径路要
求リンク100a及び解放要求リンク100bとして示してあ
る。TIS98は接続制御バス111を介しTIN106に接続してあ
る。
TIC86は、各処理ノード間にパケツト伝送接続を生ず
る機構を形成する。TIC86は３つのレベル１要求すなわ
ち（１）サービス要求、（２）径路要求及び（３）解放
要求を支援する。
前記したように発信ノードは、発信GWY及び協働するT
NCを介してサービス要求を開始する。サービス要求は、
パケツトを送出そうとするサービスノードのアドレスを
含む。TIC86はサーバGWY82へのサービス要求がこれがサ
ービス要求行列に入つた場合に終了する。この行列は、
前記ノードに対しサービス要求が未決である全部の発信
GWY82のアドレスを含む。サーバGWY82は、サービス要求
を受ける状態になると、TIC86に対しTIN106を経てサー
バGWY82への径路を設定する径路要求を生ずる。要求パ
ケツトを伝送した後、サーバGWY82は、TIC86に解放要求
を送ることにより接続を解放する。TICのサブシステム
を第12図、第13図及び第14図に詳細に示してある。
TGCサブシステム 第12図はTGC88を詳しく示す。特定のTGC88に接続した
16のGWY82の要求バス266は優先エンコーダ566及びマル
チプレクサ568に接続してある。優先エンコーダは、要
求GWYアドレスバス572を介してサービス要求インタフエ
ース570に又機能デコード574に接続してある。要求GWY
アドレスバス572は又マルチプレクサ568の選択ポートと
TGC応答インタフエース578の要求肯定応答バツフア576
とに接続してある。マルチプレクサ568は機能デコード5
74と直並列変換器580とに接続してある。機能デコード5
74は又要求肯定応答バツフア576に接続してある。
サービス要求インタフエース570のほかにTGC88は解放
要求インタフエース584及び径路要求インタフエース586
を備えている。要求GWYアドレスバス572は優先エンコー
ダ566をサービス要求インタフエース570、解放要求イン
タフエース584及び径路要求インタフエースに接続す
る。ターゲツトアドレスバス588は直並列変換器580を、
サービス要求インタフエース570、解放要求インタフエ
ース584及び径路要求インタフエース586に接続する。サ
ービス要求「ストローブイン」バス590は機能デコード5
74をサービス要求インタフエース570に接続する。「サ
ービス要求バツフアビユジイ」バス592は、サービス要
求インタフエース570及び機能デコード574間にリターン
信号を生ずる。サービス要求インタフエース570は又、
サービス要求「ストローブアウト」バス596及びサービ
ス要求アドレスバス598を介して応答インタフエース578
のサービス要求バツフア594に接続してある。
解放要求インタフエース584は、解放要求ストローブ
バス600及び解放「バツフアビユジイ」バス602により機
能デコード574に接続してある。解放要求インタフエー
ス584は又、発信「解放肯定応答ストローブ」バス606、
発信GWYアドレスバス608、サービス「解放肯定応答スト
ローブ」バス610及びサーバGWYアドレスバス612を介し
て応答インタフエース578の解放肯定応定バツフア604に
接続してある。
径路要求インタフエースは、径路要求ストローブバス
614及び径路要求「バツフアビユジイ」バス616を介して
機能デコードに接続してある。径路要求インタフエース
586は、発信径路「肯定応答ストローブ」バス620、発信
GWYアドレス／肯定応答バス622、サーバ径路「肯定応答
ストローブ」バス624及びサーバGWYアドレス／肯定応答
バス626を介して応答インタフエース578の径路肯定応答
バツフア618に接続してある。トレースバツフア628は、
サービス要求インタフエース570、解放要求インタフエ
ース584及び径路要求インタフエース586に接続してあ
る。トレースバツフア628の出力は保守マイクロプロセ
ツサ630に接続してある。保守マイクロプロセツサ630
は、TMC保守バス108及び処理ノード保守リンク90から入
力を受ける。保守マイクロプロセツサ630はGWY要求応答
リンク92の応答バス270に接続した第２トレースバツフ
ア632に接続してある。
TGC88は又、クロツク信号及びフレーミング信号をSRD
94から受け、クロツク信号及びフレーミング信号をGWY8
2に伝送するタイミングジエネレータ634を備えている。
ジエネレータ632はGWY82に接続してある。
サービス要求インタフエース570は、それぞれインバ
ウンド及びアウトバウンドのサービス要求リンク636,63
8から成るSRD要求リンク96によりSRD94のＡ、Ｂコピー
に接続してある。径路要求インタフエース586は、径路
要求リンク644及び径路肯定応答リンク646から成る径路
要求リンク100aを介してTIS98に接続してある。
TGC88は、レベル１（接続）及びレベル４（保守）の
両プロトコルに関与し16までのGWY82に対し他方のレベ
ル１サブシステムのアクセス作用を行う。GWY82は、要
求バス266でTGC88に要求を伝送し応答バス270で応答を
受ける。要求バス266はポイント対ポイント型であり、G
WY82はTGC対88のＡ、Ｂコピーに対し二重リンクを持
つ。各TGC88は、それぞれ８つのGWY82に支援する分岐回
線型の２条の応答バス270（Ｘ及びＹ）を備える。
４つの各TGC88は、二重のＡ、Ｂコピーであり、各コ
ピーはそれぞれ全部の従属GWY82を支援する。各GWY82
は、各TGCコピーに対し各別の要求バス266を備え、両TG
Cコピーからの応答バス270を受ける。サービス要求リン
ク96、径路要求リンク100a及び解放要求リンク100bは、
レベル１機能に対し高度の可用性が得られるように、全
部の関連素子すなわち冗長TGC88、SRD94及びTIS98の間
で交差接続してある。
TGC88は保守通信シエル内でTMC102及びTNC78の間にあ
る。
TGC88の主要な機能素子は、（１）優先エンコーダ56
6、マルチプレクサ568、直並列変換器580及び機能デコ
ード574から成るTGC要求受信器565と、（２）TGC応答バ
スインタフエース578と、（３）サービス要求インタフ
エース570と、（４）径路要求インタフエース586と、解
放要求インタフエース584と、（６）タイミングデイス
トリビユータ634と、（７）保守マイクロプロセツサ630
とである。
TGC要求受信器565は、TGC88に接続したGWY82からサー
ビス要求、径路要求及び解放要求を受け、これ等の要求
をSRD94及びTIS98に送る。TGC要求受信器565は、GWY要
求の内容と選定した要求の肯定応答受信とを分解し、こ
の要求を適当な出力インタフエースに送る。
TGC88に協働する16のGWY82は共通の要求受信器565を
共用する。GWY82は400n secの各要求サイクル中に１回
要求を出す機会を持つ。要求受信器は、１サイクルに対
し同時に折られる全部の要求を一時記憶し、優先順位エ
ンコーダ566により定まる循環優先順位基準で受けよう
とする要求を選定する。TGC88は、選定した要求に対し
所要の出力インタフエース〔サービス570、解放584又は
径路586の各インタフエース〕がビユジイであるかどう
かに従つてこのサイクル内で作用を及ぼすことができる
かどうかを定める。作用を受ける場合にTGCは、要求を
出す発信GWYに要求肯定応答を送る。全部の他のGWY82
は、これ等が肯定応答を受けるまで後続の各要求サイク
ルでそれぞれ要求を出し続ける。或るGWY82を選定する
と、これは次のサイクルでは優先順位が最低になる。
要求リンク266を優先順位エンコーダにより選定する
と、その要求は16:1マルチプレクサ568を経て機能デコ
ーダ574及び直並列変換器580に送られる。直並列変換器
580はサーバGWYアドレスをアセンブルする。そして機能
デコーダ574はどの機能（サービス、径路又は解放）が
要求されているかを定める。
TGC要求バスインタフエース 要求バス266に受ける信号は第12a図及び第12b図に例
示してある。第12a図に示すように各GWY要求バス266は
３条の回線すなわちGWY要求回線648、GWYアドレス回線6
50及び群アドレス回線652から成つている。GWY要求回線
648は、２ビツト要求コード、トレースフラグビツト及
びパリテイビツトを直列に転送する。２ビツト要求コー
ドを接続した機能は第12b図に示してある２ビツトコー
ドが「00」に等しければ、要求はサービス要求である。
要求コードが「01」に等しければ、要求は径路要求であ
る。要求コードが「10」に等しければ、要求は解放要求
である。要求コードが「11」であれば送信GWYはアイド
ル状態である。
機能デコーダ574は、要求の性質を定め適当な要求イ
ンタフエース570,584,586のいずれかに信号を送る。従
つて要求がサービス要求であれば、機能デコーダ574か
らサービス要求インタフエース570に信号を送る。同様
に要求が解放要求であれば機能デコーダ574は解放要求
インタフエース584に信号を送る。径路／要求の場合に
は機能デコーダ574は径路／要求インタフエース586に信
号を送る。
GWYアドレス回線650及び群アドレス回線652は所望の
サーバGWY又は「ターゲツト」GWYのアドレスに対応する
ビツトを送る。GWYアドレス回線650は16のGWYの群から
１つのGWYに対応する４ビツトコードを伝送する。群ア
ドレス回線は16群までのGWYの１つを指定する４ビツト
コードを伝送し、図示の信号フオーマツトを使い256の
ゲートウエイに拡張することができる。従つて256のGWY
の全部を、GWYアドレス回線650の４ビツトコードと群ア
ドレス回線652の４−ビツトコードとにより指定する。
機能デコーダ574により選定した要求インタフエース5
70,584,586のいずれかが機能デコーダ574から信号を送
られたときにビユジイでなければ、「ルツクアヘツド」
フラグが選定した出力インタフエースでセツトされ、要
求が要求受信器565によりアセンブルされていることを
指示する。肯定応答信号は応答インタフエース578を介
して要求GWYに送られる。ターゲツトGWYアドレスが直並
列変換器でアセンブルされた後、発信GWYのアドレスが
これに付与される。両アドレスは出力インタフエース57
0,584,586の関連するインタフエース内のレジスタにロ
ードされる。
GWY要求回線648で指定されたパリテイビツトは発信GW
Yから各要求を受ける。要求受信器565内の検出ロジツク
（図示してない）は受信器マルチプレクサ568を経て送
られるデータのパリテイを検査する。誤りを検出する
と、誤りフラグがセツトされ、又アボートビツトがセツ
トされて、データが不良である他のサブシステムが無視
しなければならないことを指示する。TGC88はデータの
アセンブリに先だつてルツクアヘツドストローブ信号を
生じ、後続の各サブシステムがデータの前にこのストロ
ーブ信号を受けるからアボートビツトが必要である。
TGC応答インタフエース578は応答バス270のインタフ
エースになる。２条の互いに同じ応答バスを設け、各バ
スは８つのGWY82に適応する。２条の応答バスは電気ロ
ーデイング伝送回線の考慮だけに必要である。与えられ
たバスサイクル中には単一のバスを使う。
応答インタフエース578により生ずる機能は第２表に
示してある。
第２表 応答インタフエース機能 要求肯定応答 アウトバウンドサービス要求 サーバ径路肯定応答 オリジネータ径路肯定応答 サーバ解放肯定応答 オリジネータ解放肯定応答 TGC応答バス 第12c図は応答バス270で伝送される信号を示す。GWY
応答バス270は、各バスが８つのGWY82に接続される分岐
回線である。各TGC88は２条のバスを備え、バスＸは偶
数のGWY0、２、４…14に接続され、バスＹは奇数のGWY
1、３、５…15に接続される。第12c図は信号応答バス
Ｘ、Ｙのいずれかの信号を示す。各バスは、２条のサブ
バス（バス１及びバス２）に分割され、400n secのフレ
ームに構成してある。各フレーム４フエーズを含む。
バス−１は、サービス、径路及び解放の要求肯定応答
とアウトバウントサービス要求のリターンとに使う。フ
エーズＩでは、要求肯定応答を生成しているGWYのアド
レスの３つの最上桁ビツトをバス−１、回線０〜２に入
れる。GWYアドレスの最小桁ビツトは、アドレス指令す
るGWYと協働するＸ又はＹの応答バスを選定するのに使
う。要求肯定応答が選定したバスに対し能動状態である
と、要求肯定応答ストローブ信号がストローブ１回線に
生ずる。
フエーズIIではサービス要求が生じているGWYのアド
レスの３つの最上桁ビツトをバス−１、回線０〜２で伝
送する。GWYのアドレスの最小桁のビツトを使い、アド
レス指定されるGWYに協働するGWY応答バスＸ、Ｙのいず
れかを選定する。サービス要求が選択バスに対し能動状
態であれば、サービス要求ストローブ信号が「ストロー
ブ・１」回線に生ずる。サービス要求ストローブ信号が
真であるときは、フエーズIII及びIVに含まれる８ビツ
トのデータがアドレス指令GWY82のサービス要求fifoに
ロードされる。
フエーズIII、IVでは、サービス要求が能動状態であ
るフレームに対し、発信ノードに対応する８ビツトアド
レスがバス−１、回線０〜３に存在する。最小桁ビツト
は第３フエーズで転送し、次いでフエーズIVでアドレス
の最上桁の４ビツトを転送する。フエーズIIIのストロ
ーブ回線はサービス要求トランザクシヨンに対しトレー
スが望ましいかどうかを指示するトレースフラグを含
む。
バス−２は、オリジネータ径路肯定応答、サーバ径路
肯定応答、オリジネータ解放肯定応答及びサーバ解放肯
定応答に対して使う。肯定応答を生じているGWY82のア
ドレスの３つの最上桁ビツトを特定の肯定応答に協働す
るフエーズ中にバス−２で伝送する。バス−１の場合と
同様に最小桁ビツトを使いＸ、Ｙのバスのいずれかを選
定する。
フエーズＩでは、オリジネータ径路肯定応答を生じて
いるGWYのアドレスの３つの最上桁ビツトをバス−２、
回線０〜２で送る。選定したバスに対しオリジネータ径
路肯定応答が能動状態であれば、オリジネータ径路肯定
応答ストローブをバス−２、回線−３で送る。トレース
表示信号は、後述のようにデータ回線で送られ、フエー
ズＩのオリジネータ径路肯定応答トランザクシヨンとフ
エーズIIのサーバ径路肯定応答トランザクシヨンとに加
わる。
フエーズIIではサーバ径路肯定応答が生じているGWY
のアドレスの３つの最上桁ビツトをバス−２で送る。サ
ーバ径路肯定応答が選定したバスに対し能動状態であれ
ば、サーバ径路肯定応答ストローブがバス−２の回線−
３に生ずる。径路肯定応答信号はフエーズIIでデータ回
線に送られる。この信号は、フエーズＩのオリジネータ
径路肯定応答トランザクシヨンとフエーズIIのサーバ径
路肯定応答トランザクシヨンとに加わる。径路応答信号
は径路応答が肯定が否定かを指示する。
フエーズIIIではオリジネータ解放肯定応答が生じて
いるGWYのアドレスの３つの最上桁ビツトがバス−２に
送られる。選定したバスに対しオリジネータ解放肯定応
答が能動状態であれば、オリジネータ解放肯定応答スト
ローブがバス−２の回線−３に生ずる。トレース表示子
をセツトすると、オリジネータ解放肯定応答トランザク
シヨンに対しトレース機能が生ずる。
フエーズIVではサーバ解放肯定応答が生じているGWY
のアドレスの３つの最上桁ビツトがバス−２に送られ
る。選定したバスに対しサーバ解放肯定応答が能動状態
であれば、サーバ解放肯定応答ストローブがストローブ
回線に生ずる。サーバ解放肯定応答に協働するトレース
表示信号がフエーズIVでデータ回線に送られる。トレー
ス表示信号がセツトすると、トランザクシヨンに対しト
レース機能が開始する。
バス−２のパリテイ回線は協働するフエーズに対しバ
ス−１及びバス−２の両方の全部のデータに対するパリ
テイを含む。
TGC88からGWY82へのアウトバウンドサービス要求は、
SRD94からサービス要求インタフエース570を経てTGC88
に受けるアウトバウンドサービス要求に応答して生ず
る。このアウトバウンドサービス要求は、サーバGWYの
アドレスとオリジネータGWYのGWY及び群のアドレスとを
含む。TGC応答インタフエースは受信GWYをアドレス指定
するのにサーバGWYアドレスを使う。このインタフエー
スは、トランザクシヨンと協働するデータフイールド内
にオリジネータアドレスを送る。
TGC88からGWY82へのサーバ及びオリジネータ径路肯定
応答は、TICサブシステムから受ける径路肯定応答トラ
ンザクシヨンに応答して生ずる。サーバ及びオリジネー
タのGWYが同じTGC群内にあると、サーバ及びオリジネー
タの両径路肯定応答は同じトランザクシヨンで受けられ
る。TICサブシステム86から受けるトランザクシヨンは
サーバ又はオリジネータ或はこれ等の両方のGWY82のア
ドレスと、肯定又は否定のいずれの応答を伝送するかを
指示するビツトとを含む。２つの受信GWY82を互いに無
関係にアドレス指定するのに応答インタフエース565に
２つのアドレスを使う。
TIC86からのサーバ及びオリジネータの解放肯定応答
トランザクシヨンに応答してサーバ及びオリジネータの
解放肯定応答を生ずる。この場合のTGC応答インタフエ
ース578のフオーマツト及び動作は径路肯定応答に対し
て述べたのと同じである。
故障分離用の保守ソフトウエアに使うように、応答イ
ンタフエース578のTGC88にトレースモニタを設けてあ
る。応答インタフエース578により取扱う第２表に示し
た６つのレベル１機能の１つが協働するトランザクシヨ
ンにセツトしたトレース表示ビツトを持つときは、トレ
ースバツフア632内にトレースを実行したことを指示す
るフラグをセツトする。さらにこのトランザクシヨンに
含まれる任意のアドレス及びデータ情報をトレースバツ
フア632にロードする。要求肯定応答を除いて６つの各
応答インタフエース機能に対し各別のフラグトレースバ
ツフアレジスタを設けてある。これ等のレジスタはTGC
保守プロセツサに利用できる。プロセツサにより協働す
るレジスタを読出すとクリアする。
パリテイ生成ロジツクは又応答インタフエース内に設
けてある。パリテイは、GWYによる検査用に使う応答バ
スで伝送されるアドレス及びデータ情報で生成する。
TGC出力インタフエース サービス要求インタフエース570はサービス要求送信
器570a及びサービス要求受信器570bを備えている。オリ
ジネータGWY82により開始されるインバウンドサービス
要求はサービス要求送信器570aによりSRD94に伝送す
る。サーバGWY82に定めたアウトバウンドサービス要求
は、サービス要求受信器570bによりSRD94から受ける。
インバウンドサービス要求はサーバGWYアドレス、サ
ーバ群アドレス及び発信GWYアドレスを含む。この要求
はTGC要求インタフエース565とサービス要求送信器570a
内の内部バツフア内に記憶されたアドレス情報とから受
けて、カレント要求をSRD94により受けるのを待ちなが
ら、新らたな要求をGWY82から待機できるようにする。
サービス要求送信器570aがそのバツフア内にデータを持
つ（又はルツクアヘツドフラグをセツトした）ときは、
インバウンドサービス要求リンク636を介してSRD94にサ
ービス要求を送る。SRDから受ける肯定応答によりカレ
ントバツフアを解放しGWY82から新らたな要求を受ける
ことができる。SRD94の両コピー（Ａ及びＢ）にインバ
ウンドリンクを設ける。各要求はこれ等の両コピーに伝
送する。
インバウンドサービス要求リンク636と協働するトレ
ースバツフアをトレースバツフア628により形成する。
トレース表示ビツトがインバウンド要求に現われるとき
はトレーストランザクシヨンを指示するようにフラグを
セツトし、全部の要求協働データをバツフア628にロー
ドする。パリテイは、インバウンドサービス要求に含ま
れるデータに対し生成し、SRD94内で検査するデータと
共に伝送する。トレースバツフア532にはアウトバウン
ドリンクを協働させる。
アウトバウンドサービス要求は、サーバGWYアドレ
ス、オリジネータGWYアドレス及びオリジネータ群アド
レスを含む。SRD94の両コピー（Ａ及びＢ）から各TGC88
に対しアウトバウンドサービス要求リンク638を設けて
ある。能動アウトバウンドサービス要求リンク638はTGC
保守マイクロプロセツサ630により選定する。TGC88は、
選定したアウトバウンドリンクからアウトバウンドサー
ビス要求を受け、この要求をTGC応答インタフエース578
に送る。
サービス要求インタフエース570にはアウトバウンド
サービス要求リンクに対しパリテイ及び比較モニタを設
けてある。パリテイは能動リンクで検査するだけであ
る。しかし両リンクは保守プロセツサに報告する協働す
る誤りと連続的に比較する。パリテイ誤りの検出により
アウトバウンドサービス要求がサーバGWYに送られない
ように抑止する。
径路要求インタフエース586は径路要求送信器586a及
び径路肯定応答受信器586bを備えている。サーバGWYに
より生ずる径路要求は、径路要求送信器により径路要求
リンク644を介してTIS98に伝送する。協働する肯定応答
は径路肯定応答受信器により径路肯定応答リンク646を
介して受ける。
径路要求はオリジネータGWYアドレス、オリジネータ
群アドレス及びサーバGWYアドレスを含む。前記したサ
ービス要求送信器570aの場合と同様に受信アドレス情報
は径路要求送信器で二重に緩衝記憶する。径路要求送信
器586aがそのバツフア内に顕著な要求を持つ（又はルツ
クアヘツドフラグをセツトした）ときは、径路要求をTI
S98に径路要求リンク644を介して送る。TIS98が要求を
受けるときは、TIS98は径路肯定応答リンク646による要
求肯定応答に応答する。肯定応答によりカレントバツフ
アを解放する。そしてGWY82から新らな要求を受けるこ
とができる。各TGC88からTIS98の両コピーにリンクを設
けてある。トレース機能にサービス要求リンクを設ける
のと同じように作用する径路要求リンクのトランザクシ
ヨンに対し径路要求インタフエース586でトレースバツ
フアパリテイ生成ができる。
TIS98がTGC88から径路要求を受け要求肯定応答信号を
戻した後、TIS98は要求の処置を定めなければならな
い。完了すると、径路肯定応答信号は、要求の妥当性を
指示する信号（ACK/NACK）と共にサーバ及びオリジネー
タの両GWY82に戻す。径路肯定応答リンク646はサーバ径
路肯定応答フイールド及びオリジネータ径路肯定応答フ
イールドを含む。SRDの両コピーＡ、Ｂからの各TGCに対
し径路肯定応答リンク646を設けてある。
能動径路肯定応答リンク646は保守マイクロプロセツ
サ630により選定する。TGC88は、選定したリンクから径
路肯定応答を受けこの肯定応答をTGC応答インタフエー
ス578に送る。GWY82に能動信号が配分されGWY82が両TGC
コピーから信号を受けるようにする。
径路肯定応答受信器586bには故障検出のためにパリテ
イ及び比較モニタを設けてある。TIS98のＡ及びＢのコ
ピーからのリンクを比較し、パリテイを能動リンクで検
査し、サービス要求リンク機能を並列化する。
解放要求リンクインタフエース584は、解放要求送信
器584a及び解放肯定応答受信器584bを備えている。サー
バGWYにより生ずる解放要求は解放要求送信器584aによ
り解放要求リンク640を介してTIS98に伝送され、肯定応
答は解放肯定応答受信器584bにより解放肯定応答リンク
642を介して受ける。解放要求肯定応答リンクに対する
フオーマツトは、要求を受けたかどうかを指示する信号
が解放の場合に必要とされないことを除いて径路要求肯
定応答リンクと同じである。
解放要求インタフエース584は径路要求インタフエー
ス586の場合と機能的に同じである。径路要求セレクタ
及び解放要求セレクタの両回路に対しTIS98内の同じ要
求セレクタ回路を使う。従つてACK/NACK信号処理の存在
しないことを除いて、解放要求送信器584a及び解放肯定
応答受信器584bはそれぞれの径路要求の複写体586a,586
bと同じように動作する。
冗長TIS98への解放要求及び肯定応答リンク640,642
は、径路要求及び肯定リンクと同じように交差接続され
同じ故障検出及び分離機構を使う。
TGC88にクロツク及び同期検査ロジツクを設け、TGC保
守マイクロプロセツサ630にステータス情報を利用でき
るようにしてある。
MTN10の保守シエルのアーキテクチヤではTGC88はTMC1
02に対し下級でありTNC78に対し上級になる。TGC88には
通信インタフエースを設け両TMCコピーからの両バスに
適応するようにしてある。同様に両TGC88はTNC72への処
理ノード保守リンク90を形成する。
保守プロセツサフアームウエアは、TMC102及びTNC78
間に通信径路を形成するのに必要なメツセージ交換及び
ポーリング機能を行う。
SRDサブシステム SRD94は第13図のブロツク図に例示してある。SRD94は
４つのTGC88からのインバウンドサービス要求リンク636
から信号を受ける。インバウンドサービス要求リンク63
6はTGC88のＡ及びＢの各コピーに対し２条の回線を備え
ている。４つの2:1マルチプレクサ654はインバウンドサ
ービス要求リンク636に接続され各TGC88からＡコピー又
はＢコピーを選択する。2:1マルチプレクサ654の出力
は、４つのTGC88の１つを選定する２つの4:1マルチプレ
クサ656に接続してある。各4:1マルチプレクサ656の出
力は対応する直並列変換器658,660に接続してある。直
並列変換器の出力はインバウンドデータラツチ662に接
続してある。
インバウンドサービス要求リンク636の16条の回線は
又冗長リンク比較器664に接続してある。冗長リンク比
較器664の出力は比較誤りフラグレジスタ666に接続して
ある。制御レジスタ668は2:1マルチプレクサ654の選択
ポートに接続してある。
2:1マルチプレクサ654の出力は又要求ラツチ670に受
ける。ラツチ670の出力は優先順位エンコーダ672に接続
してある。優先順位エンコーダ672の出力は発信群アド
レスデコーダ700及びラツチ674に接続してある。ラツチ
674はインバウンドデータラツチ662と4:1マルチプレク
サ656の選択ポートとに接続してある。優先順位エンコ
ーダ672の第２出力は又オリジネータ群アドレスデコー
ダ700と制御兼内部タイミングジエネレータ676に接続し
てある。制御兼内部タイミングジエネレータ676の出力
は、ラツチ674、インバウンドデータラツチ662、優先順
位エンコーダ672、サーバ群アドレスデコーダ702、要求
ラツチ670及び直並列変換器658,660に接続してある。制
御兼内部タイミングジエネレータ676の出力は又出力マ
ルチプレクサ690〜698に接続してある。制御兼内部タイ
ミングジエネレータ676は、YMC102からのタイミング信
号バス679のＡ及びＢのコピー間を選択する2:1マルチプ
レクサ678からタイミング入力を受ける。これ等の入力
は40MHz信号、フレーム信号及び同期信号を含む。2:1マ
ルチプレクサの出力は又第12図に示したようにTGC88の
タイミングジエネレータに送られる。2:1マルチプレク
サ678の出力は又優先順位エンコーダ672及びクロツク／
フレーム検査回路712に接続してある。2:1マルチプレク
サ678の選択ポートは制御レジスタ668に接続してある。
インバウンドデータラツチ662はアウトバウンドデー
タバス680に接続してある。バス680は、サービンクGWY
アドレス、サービンクGWY群アドレス、パリテイフラ
グ、トレースフラグ、発信GWY群アドレス及び発信GWYア
ドレスに対する専用回線を持つ。アウトバウンドデータ
バス680はパリテイ回路684及びトレースバツフア686に
接続してある。パリテイ誤りバツフア682は又パリテイ
回路684及び制御レジスタ668に接続してある。パリテイ
回路684は制御兼内部タイミングジエネレータ676に接続
してある。アウトバウンドデータバス680は又マルチプ
レクサ690,692,694,696,698に接続してある。マルチプ
レクサ692,694,696,698は又発信群アドレスデコーダ700
及びサーバ群アドレスデコーダ702からの出力を受け
る。
アウトバウンドデータバス680はサーバ群アドレスデ
コーダ702及びパリテイジエネレータ706に接続してあ
る。バス選択回線708を含む保守回線108は、保守制御デ
コーダパリテイジエネレータ／チエツカ710に接続して
ある。保守制御デコーダ710は、制御レジスタ668、クロ
ツク／フレームテスト回路712、ルツクバツクレジスタ7
14、ステータスレジスタ716、パリテイ誤りバツフア68
2、比較誤りフラグ666及びトレースバツフア686に接続
してある。
SRD94は又アウトバウンドサービス要求リンク638を経
てTGC88に接続してある。アウトバウンドサービス要求
リンクはマルチプレクサ690〜698の出力を受ける。
動作時にはSRD94は、４つのTGC88からインバウンドサ
ービス要求リンク636によりインバウンドサービス要求
を受ける。SRD94は、サーバGWYと協働するTGC88にアウ
トバウンドサービス要求リンク638によりアウトバウン
ドサービス要求を伝送する。サービス要求は、サーバ及
びオリジネータのGWYが同じTGC群内にある場合にもSRD9
4を経て送る。SRD94はＡ及びＢのコピーで二重にしてあ
る。SRD対及びTGC対間の相互接続は交差接続である。
SRD94は、インバウンドサービス要求リンク636により
インバウンドサービス要求を受け、サーバGWYと協働す
るTGC88に伝送するためにアウトバウンドサービス要求
リンク638にこの要求を送る。2:1マルチプレクサ654
は、４つのTGC88のＡ及びＢのコピーのインバウンドサ
ービス要求636から選択する。マルチプレクサ654の選択
ポートは、保守制御デコーダ710を介しSRD94をアクセス
するTMC102により作動的に制御される。保守制御デコー
ダ710を経てTMC102は誤りフラグレジスタ666を監視す
る。レジスタ666は冗長リンク比較器664から入力を受け
る。冗長リンク比較器664は各TGCからの入りサービス要
求リンクＡ及びＢのコピーから受けるデータを比較す
る。
誤りフラグレジスタ666及びパリテイ誤りフラグレジ
スタ682に存在する誤りフラグに基づいて、TMC102はイ
ンバウンドサービスリンクのＡ及びＢのコピーを各TGC8
8に対し使うかどうかを定める。
優先順位エンコーダ672は、TGC88によりSRD94の同時
の内容を分解する。同時要求に基づく受信器の内容は、
第12図について述べたTGC88の優先順位決定と同様な循
環優先順位基準で分解する。インバウンドリンクの要求
ストローブは一時記憶して優先順位エンコーダ672に送
る。優先順位エンコーダ672により１サイクルで受けたT
GC88は次の400nsecの要求サイクルで優先順位が最低に
なる。処理しようとする要求を選択するほかに、優先順
位エンコーダは、これが発信群アドレスデコーダ700に
伝送するオリジネータ群アドレスを定める。これに応答
して発信群アドレスデコーダ700は、発信GWYと協働する
TGC88に伝送される要求肯定応答を生ずる。
優先順位エンコーダ672により選定するサービスリン
ク636によるデータは、直並列変換器658,660にマルチプ
レクサ656を経て送る。受信データは、サーバGWYアドレ
ス、サーバ群アドレス、発信GWYアドレス、トレース表
示子及びパリテイフラグである。このデータはインバウ
ンドデータラツチ662に転送する。サーバ群アドレスデ
コーダ702によりサーバGWY82に協働するTGC88にサービ
ス要求ストローブを送る。サービス要求がトレース表示
子を含む場合には要求内に受けるデータはトレースバツ
フア686内にロードし、トレースフラグをセツトする。
トレース表示子は又アウトバウンド要求リンク638に送
る。トレース表示子及びパリテイフラグは保守制御デコ
ーダ710を介してTMC102に利用できる。
インバウンドラツチ662内に記憶されたサーバ群アド
レスはサーバ群アドレスデコーダ702に使われ、要求を
送ろうとするアウトバウンドリンク638を定める。発信G
WYアドレス、発信群アドレス、サーバGWYアドレス、ト
レース表示子及びパリテイビツト（アドレスフイールド
にわたつて生成される）は、サーバ群アドレスデコーダ
702により選定したアウトバウンドリンクにより適当なT
GC88に伝送する。アウトバウンドサービス要求は各別の
アウトバウンドサービス要求リンク638によりサーバTGC
対の両コピーに伝送する。
SRD94は、TMC保守リンク108を介してTMC102の両コピ
ーから40MHzクロツク信号及びフレーム信号を受ける。
バス選択回線708を使いTMC102の適当なコピーを選定す
る。能動タイミング信号を使い、保守制御デコーダ710
を除いてSRD94の全部の機能を刻時する。能動信号は緩
衝記憶し４つのTGC88の両コピーに送信しGWYサブシステ
ム82に対する時間ベースを生ずる。
保守制御デコーダ710は、TMC保守リンク108を介しSRD
94にTMC102のアクセス作用を及ぼす。TMC102は、SRD94
のプレーン選択、トレーシング及びタイミング選択を制
御し、パリテイ誤りフラグバツフア682、トレースバツ
フア686、比較誤りフラグレジスタ666及び構成ステータ
スを、制御レジスタ668及び保守制御デコーダ710を経て
監視する保守制御デコーダ710は各TMCコピー102からの
バスに接続してあるが、能動TMCだけしかSRD94のアクセ
スができない。制御アクセス用の能動TMC102はタイミン
グ分布に対しては能動TMC102に無関係である。ループバ
ツクレジスタ714により能動バスを検査することができ
る。
TISサブシステム 第14図に示すようにTIS98は４つの機能セクシヨン、
すなわち径路要求セレクタブロツクPRS718と解放要求セ
レクタブロツクRRS720と保守インタフエースブロツク72
2と伝送交換インタフエースブロツクTII724とを備えて
いる。
PRS718は径路要求リンク100aによりTGC88から信号を
受ける。両コピーA,Bは冗長リンク比較ロジツク726及び
ラツチング2:1マルチプレクサ728に接続してある。マル
チプレクサ728の出力は4:1マルチプレクサ730及び要求
ラツチ732に接続してある。要求ラツチ732の出力は優先
順位エンコーダ734に接続してある。優先順位エンコー
ダ734の出力は4:1マルチプレクサ730の選択ポートに接
続してある。4:1マルチプレクサ730の出力は、データラ
ツチ736に接続した直並列変換器735に接続してある。優
先順位エンコーダ734の出力は又データラツチ736に接続
してある。
データラツチ736はPRSバス768に接続してある。PRSバ
ス768は、パリテイチエツカロジツク770、トレースバツ
フアロジツク772及びストローブデコード兼パリテイジ
エネレータロジツク774に接続してある。ストローブデ
コード兼パリテイジエネレータロジツク774及びPRSバス
768は又8:1マルチプレクサ776に接続してある。マルチ
プレクサ776の出力は４つのTGC88の径路肯定応答リンク
646に接続してある。
解放要求セレクタブロツク720は４つのTGC88の両コピ
ーからの解放要求リンク100bを受ける。解放要求セレク
タブロツク720の構造は、径路要求セレクタブロツク718
の構造に対し鏡像関係にあつて、冗長リンク比較ロジツ
ク738、ラツチング2:1マルチプレクサ740、4:1マルチプ
レクサ742、要求ラツチ744、優先順位エンコーダ745、
直並列変換器746及びデータラツチ748を備えている。
データラツチ748はRRSバス778に接続してある。RRSバ
ス778は、パリテイチエツカロジツク780、トレースバツ
フアロジツク782、ストローブデコード兼パリテイジエ
ネレータロジツク784及び8:1マルチプレクサ786に接続
してある。8:1マルチプレクサ786は４つのTGC88の解放
肯定応答リンク642に接続してある。
保守インタフエースブロツク722はTMC102からの保守
バス108を受ける。保守バス108は、内部保守バス752に
接続した保守制御兼デユードロジツク750に接続してあ
る。内部保守バス752は、ループバツクレジスタ754、ク
ロツクフレームテストレジスタ756、構成レジスタ768、
ステータスレジスタ766及び保持制御レジスタ762に接続
してある。保守インタフエースブロツク722は又TMC102
からのタイミングバス679に対しインタフエースとな
る。タイミングバス679のコピーは2:1マルチプレクサ76
4を経てTIS制御兼タイミングジエネレータ766及びクロ
ツクフレームテストレジスタ756に送る。制御兼タイミ
ングジエネレータ766の出力はPRS718、RRS720及びTII72
4の種類の素子に接続してある。
PRSバス768及びRRSバス778は、TII内部アドレスバス7
90に対しアクセスを行うマルチプレクサバツフア788に
接続してある。TII内部アドレスバス790は、保守GWYRAM
アクセスロジツク792、GWYステータスRAM794及びラツチ
マルチプレクサ796に接続してある。GWYステータスRAM7
94はTINストローブコントローラ798及び肯定応答コント
ローラ800に接続してある。肯定応答コントローラ800は
それぞれPRS718及びRRS720のストローブデコード兼パリ
テイジエネレータロジツク774,784に接続してある。TIN
ストローブコントローラ798の出力はTIN接続制御バス11
1及びラツチマルチプレクサ796に接続してある。保守GW
YRAMアクセスロジツク792は保守コントローラ802に接続
してある。マルチプレクサコントローラ804はマルチプ
レクサバツフア788及びラツチマルチプレクサ796に接続
してある。
TIS98は４つのTGS88及びTIN106の間にある。TIS98
は、PRS718、RRS720及びTII724により生ずる３つの各別
のハードウエア機能を取扱う。TIS98は又保守インタフ
エース722を備えている。
TIS98はTIS保守インタフエース722を介してTMC102に
より制御し監視する。保守バス108は両TMCコピーからの
TIS98に接続してある。保守インタフエース722は、第13
図についてSRD94に対し述べたのと同様である。TMC102
はトレースバツフア772、比較ロジツク726、GWYRAMアク
セスロジツク792、GWYステータスRAM794及びパリテイロ
ジツク770にアクセスを行う。
TMC102はGWYステータスRAM794に対し２つのモードで
アクセスを行う。第１のモードでは同期要求処理に対し
TMC102は400nsecごとに１回RAMに対するアクセスを同期
させる。同期第２モードでは初期設定及び回復に対し要
求保持信号を４つ全部のTGC88に伝送し、サービスに対
する全要求すなわちサービス要求、径路要求及び解放要
求を一時的に保留する。TMC102は第２モードでステータ
スRAM794に対し即時アクセスを行う。
TMC102は、要求リンク640,644の選択を制御し、ステ
ータスレジスタ760におけるパリテイ誤り、比較誤り、
トレース選択及びタイミング選択を含むステータスフラ
グを保守インタフエース722を介して監視する。
TIS98に対するタイミング制御は、TMCタイミングバス
679を介しTMC102から受ける40MHzクロツク及びフレーム
信号から誘導する。タイミング信号は両TMCコピーから
受ける。又能動TMCによりセツトするタイミング選択ビ
ツトは能動タイミング信号を選択するのに使う。保守イ
ンタフエース722を介して行われる制御及びステータス
機能は、GWYステータスRAM794に対するアクセスを除い
てシステム時間ベースによらない。
PRS718及びRRS720はSRD94の優先エンコーダ部分と同
様に作用する。冗長リンク比較ロジツク726,738及びパ
リテイ監視に基づいて、TMC102は各TGC88に対しTGC径路
要求リンク644のＡ又はＢのコピーを選定する。TMC102
はラツチング2:1マルチプレクサ728を使い所望のコピー
を選定する。４つのTGC88からの要求は要求ラツチ732,7
44で記憶する。与えられたサイクルで多重要求が行われ
る場合には、協働する優先順位エンコーダ734又は745は
このサイクル中のどの要求を処理するかを選ぶ。優先順
位エンコーダ734、又は745は、4:1マルチプレクサ730又
は742を使いTGC88を選定する。要求リンク644,640から
受ける直列データは直並列変換器735,746内の直並列か
ら転送する。並列データはデータラツチ736,748に記憶
する。
TII724は、TIN106を経て径路を接続し解放するのに応
答する。TIIは、径路要求を受け、要求を受けた場合に
各要求径路を接続し、径路要求に肯定応答する。TII724
は又、解放要求を受け解放要求に肯定応答する。TII724
はGWYステータスRAM794内に各GWY82のステータスを保持
する。各GWY82はGWYステータスRAM794内に場所を持つ。
ビユジイGWY82に対応する場所に論理「１」をロードレ
アイドルGWY82の場所をクリアすることにより、任意特
定のGWY82のステータスを迅速に定め又は変えることが
できる。
径路要求及び解放要求はそれぞれPRS718及びRRS720に
よりTII724に送る。接続と協働するサーバ及びオリジネ
ータのGWYアドレスは各径路要求及び解放要求と共に送
る。
径路要求に対してTII724は、含まれるGWY82のいずれ
かに対しこの場合接続が能動状態でないことを定めなけ
ればならない。両GWYが非能動状態であれば、TIIは２つ
のGWY82のアドレスをTIN106に伝送し、セツトしてないG
WYBUSY信号でPRS718に肯定応答を伝送する。GWY82は次
いでGWYステータスRAM794でビユジイカマークを付け
る。
GWYステータスRAMはシステム内で各GWY82に対しアド
レス場所を持つ。各場所に記憶されたデータは、協働す
るGWY82がビユジイであるかどうかを指示する。オリジ
ネータ又はサーバのGWYがビユジイであれば、アドレス
はTIN106に伝送されなくて、肯定応答はセツトされたGW
YBUSY信号でPRS718に送られる。この場合GWYステータス
RAM794のステートはインタクト（intact）のままになつ
ている。
解放要求に対してTII724はGWYステータスRAM794を変
化させ協働するGWYがアイドル状態であることを指示す
る。これ等のトランザクシヨンに必要な妥当化はない。
その理由はレベル１プロトコルがつねに解放できるから
である。TII724は肯定応答をRRS720に伝送する。
TII724は、各種類、径路及び解放の１つの要求を400n
secごとに、すなわち2.5百万回要求/secを分解すること
ができる。400nsecごとに要求サイクルは３つのフエー
ズすなわち径路要求、解放要求及び保守アクセスの各フ
エーズに分割される。
径路要求信号は初めの径路要求フエーズでサンプリン
グが行われ、これが真でなければ作用が行われない。径
路要求信号が真であり径路要求アボート信号が真でなけ
れば、径路要求サイクルが開始する。アボート信号は、
PRS受信器718から受ける検査されたリンクパリテイ及び
アボートビツトから成つている。
同様に解放要求信号は解放要求フエーズの初めにサン
プリングが行われ、この信号が真で解放要求アボート信
号が真でなければ解放要求サイクルが開始する。さもな
ければ解放フエーズに対し作用が行われない。
保守アクセスフエーズでは、GWYステータスRAM794に
対し従つて要求されるアクセスに応答して読出し又は書
込み或はこれ等の両方に対しTMC102のサンプリングを行
う。
第14a図は、３つ全部の要求すなわち径路、解放及び
保守の要求が未決であると仮定して各要求に対する好適
とするフエーズを示すフエーズ線図である。
径路要求フエーズ中にオリジネータGWYアドレスはGWY
ステータスRAM794に送られ、径路要求に対するオリジネ
ータGWYのステータスをGWYステータスRAM794から読出し
発信GWYがビユジイであるかどうかを定める。次にサー
バGWYアドレスをGWYステータスRAM794に送り、又径路要
求に対しサーバGWYのステータスを読出しこのサーバGWY
がビユジイであるかどうかを定める。GWYステータスRAM
794がいずれかのGWY82のビユジイであることを指示する
と、径路肯定応答信号がPRS718に送られGWYBYSY信号が
セツトされ、径路要求サイクルが終る。又両GWYが共に
アイドル状態であると、径路肯定応答信号がPRS718に送
られGWYBUSY信号は送られなくて、径路要求が継続す
る。
PRS718が径路要求リンク102aでTGC88の１つから径路
要求を受けるときは、PRSは要求TGCに要求肯定応答を戻
し径路要求をTII724に送る。TIIは径路肯定応答に応答
し、GWYビユジイ信号により要求を受けたかどうかを指
示する。次いでPRS718は径路肯定応答を径路要求リンク
100aの径路肯定応答リンク646を介してオリジネータ及
びサーバの両GWYに送る。肯定応答は、径路が接続され
たかされないかを指示する信号（ACK/NACK）を含む。要
求TGCの群アドレスは優先順位エンコーダ734により定め
る。
直並列変換器735により変換されたデータは、TII724
に送られ、サーバGWYアドレス、オリジネータGWYアドレ
ス、オリジネータ群アドレス及びトレース表示子を含
む。トレース表示子を受信径路要求内にセツトすると、
受信アドレスデータラツチ736内のデータをトレースバ
ツフアロジツク772内にロードし、「トレース完了」フ
ラグをセツトする。トレース表示子は又TII724及びPRS7
18に送り、PRS718によりGWY82に伝送される後続の径路
肯定応答がセツトされたトレース表示子を持ち付加的な
プロトコルフエーズを経てこのトレースを伝えるように
する。
パリテイ及び比較の検査は又PRS718により支援する。
冗長リンクで受けたデータは比較して、誤りに対しフラ
グをセツトする。これ等のリンクで受けたパリテイビツ
トを検査し、誤りに対し適当なフラグをセツトする。
TII724がPRS718からの径路要求に作用すると、TII724
は径路肯定応答をPRS718に戻しGWYBUSY信号により要求
のステータスを指示する。TII724からの径路肯定応答に
より、径路肯定応答リンク646によつてPRS718からオリ
ジネータ及びサーバのGWYまで径路肯定応答サイクルを
開始する。GWYBUSY信号をGWYに送り、肯定応答を使い要
求を受けたかどうかを指示する。
TIIからの径路肯定応答によりサーバのGWY及び群のア
ドレスがストローブデコード兼パリテイジエネレータロ
ジツク774にロードされる。サーバ及びオリジネータの
群アドレスはストローブデコード774により解読され、
径路肯定応答を伝送しようとする径路肯定応答リンク64
6選定する。サーバ及びオリジネータのGWYアドレスは４
つの全部のTGCに対する肯定応答リンクに伝送する。
径路要求リンク644及び径路肯定応答リンク646で伝送
する信号は第14b図に示してある。径路要求リンク644は
第１のリンクによりオリジネータゲートウエイアドレス
（OGWAO−３）及びオリジネータ群アドレス（OGPAO−
３）に対する４ビツトコードを伝送する。サーバゲート
ウエイアドレス（SGWAO−３）は第２のリンクによりア
ボートフラグ（ABORT）、要求ストローブ（RSTB）、ト
レース表示子（TRC）及びパリテイビツト（PAR）と共に
伝送する。要求ストローブはTGC88内の未決の要求に対
するルツクアヘツド要求である。
径路肯定応答リンク646は、オリジネータ及びサーバ
のゲートウエイアドレスを第１のリンクで又要求肯定応
答（RACK）、オリジネータストローブ（OSTB）、サーバ
ストローブ（SSTB）及び肯定応答（PAK）を第２リンク
で、トレース表示子及びパリテイビツトと共に伝送す
る。
要求肯定応答は、協働する要求リンクのRSTB信号に応
答して生じ、新らたな要求の伝送されることを指示す
る。オリジネータストローブは、その送られるフイール
ドがオリジネータ肯定応答を含むことを指示する。サー
バストローブは、サーバストローブに対し同じことを指
示する。オリジネータ及びサーバのゲートウエイが同じ
群内にあれば、１つのフイールドがオリジネータ及びサ
ーバの両肯定応答を含む。肯定応答は径路肯定応答に加
わる。PAKが真であれば、協働するトランザクシヨンは
肯定応答を含む。
RRS720はPRS718とほぼ同じ作用をする。しかしGWYBUS
Y信号はRRS720及びTII724間のインタフエースでは定め
られない。又各GWYへの対応するGWYビユジイ信号はRRS7
20に対しては定められない。
径路要求サイクルを継続すると、オリジネータGWYア
ドレスがGWYステータスRAM794に送られ又オリジネータG
WYはビユジイのマークを付けられる。又サーバGWYアド
レスがGWYステータスRAM794に送られそしてサーバGWYも
又ビユジイのマークを付けられる。これに引続いてサー
バ及びオリジネータのGWYアドレスがTIN106に伝送され
これ等の間の径路を生成する。
指示されたトレースを径路要求データと共に受け又要
求を受けていると、トレース表示子がGWYアドレスと共
にTIN106に送られる。
パリテイビツトは、TINに送られるGWYアドレスを横切
つて生成される。
解放要求フエーズでは解放要求と協働するオリジネー
タGWYアドレスはGWYステータスRAM794に送られ、又オリ
ジネータGWYはアイドル状態のマークを付けられる。又
解放要求と協働するサーバGWYアドレスはGWYステータス
RAMに送られ、そしてサーバGWYはアイドル状態のマーク
を付けられる。解放肯定応答信号はRRS720に送られ、解
放の行われたことを指示する。
保守アクセスフエーズでは、TMCがアクセスしようと
するGWYアドレスがGWYステータスRAM794に送られ、又読
出し又は書込みの動作が行われる。動出し動作に対して
は引続くTMC読出しサイクルがGWYアドレスと共にGWYス
テータスRAM794のステータスを指示する。GWYステータ
スRAMに対する保守アクセスインタフエースは、同期モ
ードで１つの特定のGWYアドレスを監視し又は非同期モ
ードの逐次の読出し動作で全GWYステータスRAM794を連
続的に監視する能力を持つ。
書込み動作では非同期モードで動作するときにGWYス
テータスRAMの修正が即時に行われる。読出し動作に対
して述べた単一の又は連続したアクセスに対する同じ能
力を書込み動作に対して利用できる。
TMCサブシステム 第15図にはTMC107を例示してある。TMC102はＡ及びＢ
のコピーを持つ事務管理保守リンク104に接続してあ
る。事務管理保守リンク104は、保守リンク104にLIFO80
8を作動的に接続する双方向バツフア806に接続してあ
る。LIFO808はアドレス／データバス810に接続してあ
る。アドレス／データバス810は、又ループバツクレジ
スタ812、制御バス選択バツフア830、EPROM814及びRAM8
16と、I/Oポート818のアドレス／データポートと、保守
バスバツフア820,822,824,826のアドレス／データポー
トと、トランシーバ828とに接続してある。二重TMCコピ
ーからの制御バス選択信号はI/Oバツフア830に送る。制
御アドレスデコーダ844の出力は、バツフア820〜826の
制御ポートと、それぞれEPROM814、RAM816及びI/Oポー
ト818のCSポート832,834,836と、ループバツクレジスタ
812、I/Oバツフア846及びバツフア848の制御ポートとに
接続してある。アドレスバス840は、ラツチ842、制御ア
ドレスデコーダ844、RAM816及びEPROM814に接続してあ
る。
保守リンクの受信部分845すなわちバスＡ、バスＣ、
バスKA及びバスKBはI/Oバツフア846に接続してある。バ
ツフア846の出力は又ルツクバツクレジスタ812のデータ
ポートとバツフア848の入力ポートとに接続してある。
マイクロプロセツサ850はタイミングジエネレータ／テ
スタ回路854にクロツクレジスタを接続してある。タイ
ミングジエネレータ／テスタ回路854の出力はタイミン
グリンク679のタイミングバスＡ及びタイミングバスＣ
に接続してある。
マイクロプロセツサ850のアドレス／データポート
は、バツフア848、トランシーバ828及びラツチ842に接
続してある。マイクロプロセツサ850の制御ポートは制
御アドレスデコーダ844に接続してある。マイクロプロ
セツサ850のリセツトポートは初期設定レジスタ860に接
続してある。初期設定レジスタ860は又双方向バツフア8
06に接続してある。
バツフア820,822は保守バス108の送信部分861のバス
A,Cに接続され、そしてバツフア824,826は保守バス108
の送信部分のバスKA,KBに接続してある。
TMC102は、128Kバイトのメモリスペースを持つEPROM
基体のマイクロプロセツサなるべくはザイログ（Zilo
g）Z8000マイクロプロセツサを使う。TMC102は事務管理
保守リンク104によりシステム保守プロセツサ76と通信
する。
送信保守バスＡは、TMCコピー102がある保守リンク10
8のTICのTICバツクプレーンに接続してある。送信保守
バスＣは、二重TMCコピー102があるバツクパレーンに接
続してある。送信保守バスKAはTGC88のＡコピーに接続
され、又送信保守バスKBはTGC88のＢコピーに接続して
ある。
同様に受信保守バスA,Cは保守リンク108の二重TICバ
ツクプレーンと交差接続してある。受信保守バスKA,KB
は各TGCコピーと交差接続してある。
タイミングバスA,Bは又TICバツクプレーンと交差結合
してある。
動作時にはTMC102はMTN10内でタイミング生成、タイ
ミングテスト及び保守シエル通信を生ずる。構成及び検
査のために、TMC102は、事務管理保守リンク104により
メツセージを受け保守シエルによりメツセージをTNC78
及びTGC88に配分する。TMCは又、システム保守プロセツ
サ76と通信するようにTNC78及びTGC88から故障報告を受
ける。
MTN10内の全部のサブシステムがパケツト伝送に使う
バスを使用しないでTMC102によりアクセスできる。この
場合、接続制御及びパケツト伝送機構に関連する全部の
制御及びデータ径路及びタイミングに関係なく動作する
通信シエルを生成し、交換動作を中断しないで構成及び
故障分離の手段を形成する。
MTN10のタイムベースはTMC102により生成する。TMC10
2はTIC86内の各冗長ボードへのフレーム信号として２μ
secごとに40MHzクロツク及び25nsecのパルスを生ずる。
TMC102は、MTN10接続制御及びパケツト伝送ロジツク
に関係なく径路を横切る交換手段として作用する。冗長
TMCは動作するTMC102の故障を想定する。故障を分離す
るのに各別のバツクプレーンに２つのTMCが存在する。
TMC102と保守リンク108の任意のサブシステムとの間
の通信ができない場合に、TMC102は複数の方法の１つで
故障サブシステムを分離するようにする。アドレス指定
されたサブシステムを考えると、TMC102はそれ自体のル
ープバツクレジスタ812に通信を送る。この場合TMC伝送
リンク861、保守バス108及び受信リンク845を横切つて
テストパターンを書込むことにより、通信のTMC102及び
保守バス108の側の全部を態様を生ずる。このようにす
ることによりTMC102は、これ自体と保守バス108とを故
障があるものとして除く。
TMC102により生ずる全部のアドレス及びデータにより
パリテイを送る。パリテイチエツクはTMC102から受ける
全部のデータで従属のサブシステムにより行う。各サブ
システムに設けてあるレジスタは周期的にポールされパ
リテイ誤りが生じているかどうかを定める。TMC102は又
アドレス及びデータの伝送によりパリテイ誤りを強制す
るように設けてある。TMC102は又パリテイ誤りをそれ自
体の受信器に注入する。
TMC処理制御はマイクロプロセツサ850なるべくはザイ
ログZ8002マイクロプロセツサにより行われる。ザイロ
グZ8002は、64KバイトのI/Oスペース及び128Kバイトま
でのメモリスペースをアドレス指定することのできる16
ビツト単位である。各TMC102は64KバイトのROM816と64K
バイトのRAM816とを含む。各サブシステムはI/Oポート8
18を経てアドレス指定される。I/O単位818は、事務管理
保守リンク104によるデータ転送及びステータス情報を
制御し能動チヤネルバスを選定するのに使う。
TINサブシステム 第16図にはTIN106のブロツク図を例示してある。TIN1
06はTMCからタイミングバス679のＡ及びＢのコピーを受
ける。能動タイミング信号は制御レジスタ862及びマル
チプレクサ864により選定する。能動タイミング信号はG
WYタイミングジエネレータ868を経てGWY82に伝送する。
GWYカードタイミングジエネレータ868は、データの収得
及び伝送のために40MHzクロツク信号をGWYに配分する。
第１の32GWY（０−31）は、インバウンドパケツト伝
送リンク110aを介して第1TINカードの差動受信器870に
接続してある。差動受信器870の出力はhexラツチ872に
接続してある。hexラツチ872は、第２の32GWYリンク32
〜63を取扱う第２のTINからのhexラツチの出力と共にマ
トリクス874に接続してある。マトリクス874は又、接続
制御バス111によりマトリクス接続ロジツク876及び接続
制御バスモニタ877を経てTIS98からデータを受ける。マ
トリクス874は、ラツチ878及び差動トランスレータ880
を経てパケツト伝送装置110のアウトバウンドGWYリンク
110aへの接続を生ずる。マトリクス874は又、TIN内部レ
ジスタ884に接続したパケツトリンクモニタ882に接続し
てある。TIN内部レジスタ884は、マトリクス接続ロジツ
ク876から又マルチプレクサ868を経てTMC102のＡ及びＢ
のコピーから入力を受ける。
TIN106は、一方を第16図に示した２つのTINカードを
備えている。サブシステムは64×64クロスポイントマト
リクスであり、各カードは64×32クロスポイントマトリ
クスを形成する。各半部TINは、パケツトデータを交換
するように32GWYカードを支援する。マトリクス接続の
制御は接続制御バス111を介しTIS98により行われる。各
半部TINはTMC保守バス108を介しTMC102の両コピーに接
続されTMC102がTIN内部レジスタ884に対しアクセスでき
るようにしてある。各半部TINは32GWYカードに対しイン
バウンドパケツトリンク及びアウトバウンドパケツトリ
ンクに接続してある。
インバウンドリンク110aに達するデータは、このデー
タを受けるカードでマトリクス874に送られ、そして他
方の半部TINにも伝送される。両半部TINから受けるデー
タは各カードでマトリクスに送られる。マトリクスは、
２つの半部TINと協働する64のインバウンドリンク110a
のうちの任意のリンクを、マトリクス接続ロジツク876
の制御のもとに32のアウトバウンドリンク110bのうちの
任意の前記リンク自体の相手に交換することができる。
サーバGWY及び発信GWY間に接続を必要とするときは、
サーバGWYはマトリクス接続ロジツク876により形成する
２方径路で発信GWYに接続する。発信GWY及びサーバGWY
のアドレスはTIS98により接続制御バス111で伝送する。
２つのアドレスをマトリクス接続ロジツク876内の各レ
ジスタにロードし接続サイクルを開始する。
各トランザクシヨンに必要な２つの接続（サーバから
オリジネータへ又オリジネータからサーバへ）は２つの
フエーズで行われる。発信GWYと協働するアウトバウン
ドリンクを持つ半部TINは、サーバGWYのアドレスと発信
GWYのアドレスの低次の５ビツトとを使いマトリクス内
の制御ラツチをロードし所望の接続を行う。第２のフエ
ーズでは２つのGWYアドレスの機能を逆にして同じ手順
を行う。
各半部TINはパケツトリンクに対するパリテイ及びト
レースの監視を支援する。インバウンドパケツトリンク
110aから受けるデータをパケツトリンクモニタに接続す
る。監視するように選定するリンクはTMCにより選定す
る。パリテイ誤りを検出するとパケツトリンクモニタ88
2内でパリテイ誤りフラグをセツトする。TINを経て伝送
される各パケツトのヘツダの第１のバイトはトレース表
示ビツトを含む。トレース表示ビツトを、監視のために
選定したリンクでパケツトに対しセツトするときは、こ
のパケツトに対しトレースサイクルが開始する。モニタ
は、このパケツトに対し水平冗長コードを生成し、この
成績をトレースバツフアにロードし、このバツフアがロ
ードされたことを指示するトレース完了フラグをセツト
する。
パリテイビツトは、TIS98により各GWYアドレスで接続
制御バス111によつて伝送する。TIN106のパリテイ検出
ロジツクは、受信パリテイを検査し、誤りを検出すると
接続制御バスモニタ877に制御バスパリテイ誤りフラグ
をセツトする。トレース表示信号は又接続制御バス111
に利用できる。トレース信号をバスサイクルに対しセツ
トするときは、このサイクルで伝送された両GWYアドレ
ス、パリテイビツト及びトレース信号は両半部TINの各
トレースバツフアにロードされる。「トレース完了」フ
ラグは、バツフアのロードされたことを指示するように
セツトする。
接続誤りビツトは又、接続制御バスモニタ877のステ
ータスレジスタに利用できる。このビツトは、一方又他
方のTISバスストローブ信号が受信されたが両方ではな
いことを指示する。
保守シエル概観 第17図は保守シエル886の概観を示す。TMC102は事務
処理保守リンク104によりシステム保守リンク104により
システム保守プロセツサ対76に接続してある。TMC102は
さらにTMC保守リンク108によりSRD94、TIS98及びTIN106
に接続してある。TMC保守リンク108は又TMC102をTGC88
に接続する。TGC88は処理ノード保守リンク90を介してT
NC78に接続してある。システム保守プロセツサ76及びそ
の他のプロセツサ72は第１クラスタバス74によりTNC78
に接続してある。GWY82は処理ノードリンク84によりTNC
に接続してある。
保守シエルは、MTN10の初期設定故障、故障分離及び
構成を行う。保守シエル886は、レベル１及びレベル２
ハードウエアに無関係に動作し、接続制御パケツト伝送
ハードウエアのオペレーシヨンに「ウインドウ（windo
w）」を形成するようにしてある。
MTN10の故障検出のために複数の機構を設けてある。
各伝送リンクに対し種種のカードレベルサブシステム及
びトランザクシヨンタイムアウトの間にパリテイ誤り検
出及び比較誤りロジツクを設けてある。二重リンクの受
信器に比較ロジツクを設けてある。たとえは１対のTGC
コピー88から受けるデータを比較するようにSRD94に比
較ロジツクを設けてある。パリテイ及び比較検出ロジツ
クは保守シエル886を介して監視する。検出機構の１つ
により誤りを検出すると、トランザクシヨントレース機
能が呼出され取換えできる単位に誤りを生ずる故障を分
離する。処理ノードは、レベル１及びレベル２のプロト
コルで定められるトレース表示子をセツトすることによ
りトランザクシヨントレースを開始する。MTN10の各サ
ブシステムにはトレースバツフアを設けてある。これ等
のバツフアは、トレースされるトランザクシヨンに関す
る適当な情報をロードされる。トレーストランザクシヨ
ンを完了した後、各トレースバツフアは保守シエル886
を介して問合せを受けトランザクシヨンがどの位置で故
障したかを定める。
保守シエル886は、専用の保守リンクにより相互に連
結したプロセツサを持つ階層的プロセツサ構造から成つ
ている。システム保守プロセツサ76は階層の頂部にあ
り、このプロセツサ76はMTN10でTMC102を経てMTN10内の
各サブシステムと通信する。TMCはSRD94、TIS98及びTIN
106の各サブシステムの保守関連ロジツクを直接監視し
制御する。TMC102の下方のこの階層内の次の層はTGC88
の保守部分である。TGCのプロセツサ基体の保守ロジツ
クは、TGCの他の保守機能を制御し監視し、TMC102とTGC
88に協働する16の処理ノードとの間で伝送される保守メ
ツセージに対するタンデム分布点として作用する。
保守シエル886内の全部の素子が二重に設けられ、こ
れ等の素子の間に交差結合の通信リンクを設けてある。
TMC102は保守制御ではシステム保守プロセツサ76に従
属する。TMC102はシエル886内ではTGC88に対し上級の素
子となる。TGC88又は各TGCの下方のTNC78で生じ又は終
了するシステム保守プロセツサメツセージはTMC102を通
過する。
タイミングアイランド 第18図はMTN10の「タイミングアイランド」の使用を
示す。TMC102は、40MHzのクロツク信号及びTIN106に供
給し、TMC102の各コピーが各別のクロツク信号を供給す
る。SRDコピー94は40MHzクロツク信号及びフレーミング
信号をTGC88に供給しSRD94の各コピーはTGC88の各コピ
ーに信号を供給する。GWY82はGWYに協働するTGC88の各
コピーから又TIN106の各コピーからタイミング信号を受
ける。
MTN10のタイムベースは40MHzクロツク信号とフレーミ
ングのための500KHz同期信号である。タイムベースはTM
C102により生成されGWY82及びTNC78間のタイミング信号
を除いてシステムにわたり分布する。各処理ノードリン
クに対し100ftまでの長さを許容できるように伝送レー
トを4MHzに限定する。
タイミングアイランドの考え方ではMTN10内のタイミ
ングスキユーの影響を最小にする。一般的な解決法では
高速の信号を一層低いレートでアイランドの境界で同期
させる。
タイミング信号はTMC102の両コピーから２つのTICバ
ツクプレーンすなわちSRD94、TIS98及びTIN106の両コピ
ーに配分する。タイミング信号選択の制御は、このレベ
ルにおける全部のカードが同じTMCコピーからタイミン
グ信号を選択するような制御である。このレベルにおけ
るカード間の全部の相互接続に対するタイミングは、選
定したタイミング信号から誘導される。各カード間の相
互接続の多くは、TINサブシステム内の２つのTINカード
間の相互接続を除いて一度に20MHzレートだけ動作す
る。
TGC88はSRD94から40MHzクロツク信号及びフレーム信
号を受ける。TGC88はこれ等の信号を使いアウトバウン
ドデータを収得しTICバツクプレーン内のカードにデー
タを伝送する。タイミング信号はSRD94の両コピーからT
GC88に配分する。能動タイミング信号はTMC102の制御の
もとにTGC88で互いに無関係に選択する。
TGC88は、これに従属のGWY82に40MHzクロツク信号及
びフレーム信号を配分する。GWY82及びその協働するTGC
88間の相互接続は10メガビツト/secの割合で生ずる。TG
C88を経て付加的なタイミングスキユーの累積によつ
て、一層遅い割合が必要である。TGC88の両コピーは各G
WY82にタイミング信号を配分する。能動信号の選択はTN
C78の制御のもとにGWY82で行われる。
データはTIN106及び各GWY82間で40メガビツト/secの
データ速度で伝送される。アウトバウンドデータと40MH
zクロツク信号及びフレーム信号から成るタイミング信
号とは、TINの両コピーから各GWYに伝送される。TINコ
ピーの一方は能動コピーとして選定する。このコピーか
らのタイミング信号は、GWYパケツトインタフエースに
対する内部タイムベースを生成するのに使う。各TINの
冗長コピーにより各GWYに伝送されるタイミング信号間
の潜在的スキユーは、一方のプレーンからのデータが他
方のプレーンからのタイミング信号を使つても信頼性を
受けることができないほどである。データは、このTIN
コピーからのタイミング信号を使つてTIN及びGWY間で伝
送しなければならない。このことは、TIN106の２つのコ
ピーに対し各GWY82に各別のパケツトインタフエースを
設けることによつてできる。タイミング信号は、２つの
GWYパケツトインタフエースにそれぞれのTINカード106
から配分する。40メガビツトデータは、対応するTIN106
からのクロツク信号を使つて収得し伝送する。アウトバ
ウンドデータは、TIN106からのクロツク信号及びフレー
ム信号を使い直列から10ビツト並列に変換する。この並
列データはGWYの内部タイムベースに40MHzの割合でふた
たび同期させる。インバウンドデータは、並列領域でTI
Nタイムベースに同期させ、次いでTINタイムベースを使
いTINに伝送するために10ビツト並列から40MHz直列流れ
に変換する。
GWY82及びその協働するTNC78間の転送に対するタイミ
ングはGWYカードの内部タイムベースから誘導する。4MH
zクロツク信号は、選定したTIN106から受けるクロツク
信号から誘導され、各GWY82から送られる4MHz並列デー
タの収得のためにTNC78に伝送する。TNC78は、GWY82か
ら受けるクロツクからのクロツク信号を伝送する。TNC7
8は伝送クロツク信号をGWY82に伝送データと共に送る。
GWYは、伝送バス及びフエーズ比較回路で「データヒア
（data here）」信号を使用し伝送データをその内部ク
ロツク信号と同期させる。
MTNのアーキテクチヤは２つの主要な機能ブランチを
持つ階層型である。パケツト伝送装置と協働するブラン
チは、タイミングに対する接続制御と協働するブランチ
に対し極めてわずかな相互作用を持つだけである。伝送
リンクに対する物理的拘束はMTN階層内の互いに異なる
素子間で全く異なる。これ等のアーキテクチヤの考え方
では、制御階層の一般構造に従つて階層的タイミング分
布を示す複素数データ及びタイミングインタフエース法
が最少になるようにする。フエーズロツクループ及び同
期バツフアのような複雑なタイミング分布法は費用がか
かりMTNに対し一般に使われる直接タイミング法より信
頼性が低くなりやすい。タイミング分布階層内で、タイ
ミングスキユーに対して無関係な「タイミングアイラン
ド」を定める。さらに同等レベルの「タイミングアイラ
ンド」の間の相互作用が必要なときは、「タイミングア
イランド」境界の間の相互作用は、この点におけるタイ
ミングスキユーに一致するデータ速度で行われる。GWY
のパケツトインタフエースは２つの「タイミングアイラ
ンド」間の相互作用の１例である。Ａ及びＢのTINプレ
ーンは、GWYで相互作用する２つのタイミングアイラン
ドを構成する。
各「タイミングアイランド」内でデータ伝送及びタイ
ミング分布法は物理的拘束に基づく。構造に影響する要
因には、各サブシステムに送ろうとする信号の数とこれ
等の信号の帯域幅要求と、伝送線の長さとであつた。た
とえばTGC,SRD及びTIS間で送ろうとする信号の数は比較
的低く、伝送線は短く、帯域幅要求は高い。これ等のリ
ンクに対する信号データ速度は40メガビツト/secであ
る。しかし過度のタイミングスキユーはこの伝送速度に
対し存在することが分つた。それぞれ20メガビツト/sec
で動作する２つの伝送回線を信号ごとに設けるとサブシ
ステムごとに承認できる個数のI/Oピンを持つ解決法が
得られタイミングスキユーの要求に適応する。
以上本発明をその実施例について詳細に説明したが本
発明はなおその精神を逸脱しないで種種の変化変型を行
うことができるのはもちろんである。
【図面の簡単な説明】
第１図は信号転送ポイント用に使つた本発明のメツセー
ジ伝送ネツトワークのブロツク図、第２図は電話交換制
御システムに使つた本発明のメツセージ伝送ネツトワー
クのブロツク図、第３図は故障許容スーパマイクロコン
ピユータ用に使つた本発明のメツセージ伝送ネツトワー
クのブロツク図である。第4a図は複数の高速低速の処理
素子を接続する本発明のメツセージ伝送ネツトワークの
ブロツク図、第4b図は各処理素子間の典型的通信リンク
の生成を説明する流れ図である。第５図は本発明の伝送
ノードコントローラサブシステムのブロツク図、第６図
は本発明のゲートウエイサブシステムのブロツク図、第
７図はゲートウエイサブシステムのTNCインタフエース
セクシヨンのブロツク図、第８図はゲートウエイサブシ
ステムの要求インタフエースセクシヨンのブロツク図、
第９図はゲートウエイサブシステムの応答インタフエー
スセクシヨンのブロツク図である。第10a図はゲートウ
エイサブシステムのステートコントローラセクシヨンの
ブロツク図、第10b図はゲートウエイサブシステムのパ
ケツトインタフエースセクシヨンのブロツク図、第10c
図はパケツトデータワードの構造を示す線図である。第
11図は伝送交換制御サブシステムのブロツク図、第12図
は伝送群コントローラサブシステムのブロツク図、第12
a図及び第12b図は要求バスにより伝送群コントローラサ
ブシステムによつて受ける信号のタイミング図及び関連
機能図表、第12c図は応答バスにより伝送群コントロー
ラサブシステムによつて伝送する信号のタイミング図で
ある。第13図はサービス要求デイストリビユータサブシ
ステムのブロツク図、第14図は伝送交換スーパバイザサ
ブシステムのブロツク図、第14a図は伝送交換スーパバ
イササブシステムにより出される径路要求、解放要求及
び保守要求に対するフエーズを示すフエーズ線図、第14
b図は径路要求リンク及び径路肯定応答リンクに対する
フオーマツトの線図である。第15図は伝送保守コントロ
ーラサブシステムのブロツク図、第16図は伝送交換サブ
システムのブロツク図、第17図は保守シエルのブロツク
図、第18図はメツセージ伝送ネツトワークのタイミング
配分のブロツク図である。 10……メツセージ転送ネツトワーク、72,80……処理素
子、76……保守プロセツサ、78……伝送ノードコントロ
ーラ、82……ゲートウエイ、106……伝送交換ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲリ、アラン、キート アメリカ合衆国テクサス州75088、ダラ ス・カウンテイ、ロウリツト、ラーキ ン・レイン 3406番 (72)発明者 シヤーリーン、チー・シア、リン アメリカ合衆国テクサス州75252、コウ リン・カウンテイ、ダラス、カウント リ・ブルツク 4216番 (72)発明者 ジエイムズ、ダグラス、モーガン アメリカ合衆国テクサス州75042 ダラ ス・カウンテイ、ガーランド、パトウマ ク・ドライヴ 2905番 (72)発明者 ラバト、アール、ナイマン アメリカ合衆国テクサス州76017、タラ ント・カウンテイ、アーリングタン、ミ ルスプリングズ・ドライヴ 5008番 (72)発明者 アリヴア、ジーン、オウルドハム アメリカ合衆国テクサス州75042、ダラ ス・カウンテイ、ガーランド、パトウマ ク・ドライブ 2905番 (72)発明者 アリン、レイ、アダムズ、ジユーニア アメリカ合衆国テクサス州75023、コウ リン・カウンテイ、プレイノウ、フアン テイン・ヘツド・ドライヴ 2409番 (72)発明者 ジヨウズ、オーレリオ、サルマンズ アメリカ合衆国テクサス州75074、コウ リン・カウンテイ、プレイノウ、ウエス トミンスタ・ドライヴ 3456番 (56)参考文献 特表 昭59−501849（ＪＰ，Ａ) 国際公開84／1868（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 12/54

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】各処理素子間の接続を行う交換ネットワー
    クにおいて、 前記処理素子の１個又は複数個に結合された各処理ノー
    ドに又これ等の処理ノードから情報を転送する複数個の
    インタフェース回路と、 開始処理素子から選定した処理素子に通信要求を転送す
    るように、前記インタフェース回路に動作可能に接続さ
    れた要求ディストリビュータ・サーキットリーと、 前記開始処理素子又は前記選定した処理素子のいずれか
    に関連する前記インタフェース回路のうちの１つが、現
    在前記開始処理素子及び選定した処理素子の間で情報を
    転送できるかどうかを定めるスーパバイザ・サーキット
    リーと、 このスーパバイザ・サーキットリーからの適当な信号に
    応答して、前記開始処理素子及び選定した処理素子間の
    二地点間接続を生じさせる回路交換マトリックスと、 を包含する交換ネットワーク。
  2. 【請求項２】複数の前記処理素子を、単一の処理ノード
    に並列に接続して前記複数の処理素子と単一のインタフ
    ェース回路との間に通信を行う情報制御サーキットリー
    を備えた請求項１記載の交換ネットワーク。
  3. 【請求項３】複数のインタフェース回路と前記要求ディ
    ストリビュータ・サーキットリーとの間に情報を転送す
    る群制御サーキットリーを備えた請求項１記載の交換ネ
    ットワーク。
  4. 【請求項４】プロセッサの対の間の同時接続を行う交換
    ネットワークにおいて、 それぞれ１個又は複数個のプロセッサに協働する複数の
    インタフェース手段と、 第１のインタフェース手段に接続した第１のプロセッサ
    が第２のプロセッサに対する通信径路の形成を要求した
    かどうかを定めるように、前記インタフェース手段に関
    連する経路要求手段と、 前記第２のプロセッサに関連する前記インタフェース手
    段のアドレスを定める手段と、 前記第１及び第２のプロセッサ間の接続を現在形成する
    ことができるかどうかを定めるように、前記第１のイン
    タフェース手段と前記第２プロセッサに協働する前記イ
    ンタフェース手段との状態を定める手段と、 前記いずれかのインタフェース手段の状態が、通信経路
    を現在形成することができないようなものであれば、後
    で実行するために前記通信経路要求を記憶する記憶手段
    と、 前記第１のインタフェース手段と、前記第２のプロセッ
    サに関連する前記インタフェース手段との間に経路を形
    成するマトリックス手段と、 前記第１及び第２のプロセッサ間の通信の終了後に前記
    第１のインタフェース手段と、前記第２のプロセッサに
    関連する前記インタフェース手段とに遊び状態を割当て
    る割当て手段と、 を包含する交換ネットワーク。
  5. 【請求項５】処理素子間の接続を行う接続方法におい
    て、 複数のプロセッサによる同時の接続要求の間の優先度を
    定める段階と、 第１のインタフェースに接続され、最高の優先度を持つ
    第１のプロセッサと、第２のプロセッサ・インタフェー
    スに関連する第２のプロセッサとの間の通信経路要求を
    許容する段階と、 前記第１のプロセッサが通信を望む前記第２のプロセッ
    サのアドレスを定める段階と、 前記第１及び第２のプロセッサ間の接続を現在形成する
    ことができなければ、前記通信要求を後で実行するため
    にメモリ内に記憶する段階と、 前記第１及び第２のプロセッサに関連する前記各インタ
    フェースが、いずれも現在話中でなければ、これ等のイ
    ンタフェースの間に二地点間接続を形成する段階と、 前記第１及び第２のプロセッサに話中状態を割当てる段
    階と、 前記第１及び第２のプロセッサ間にデータを伝送する段
    階と、 前記第１及び第２のプロセッサ間の通信を完了した後
    に、前記第１及び第２のインタフェースに遊び状態を割
    当てる段階と、 を包含する接続方法。
  6. 【請求項６】前記優先度を定める段階において、最高の
    優先度を受け取るプロセッサが、優先度を定める次の段
    階において最低の優先度を割当てられるように、優先度
    を交替させる段階を包含する請求項５記載の接続方法。
  7. 【請求項７】前記優先度を定める段階が、複数のインタ
    フェースから関連する群制御回路に信号を転送し、前記
    各インタフェースからの同時の要求に優先順位を与える
    段階を包含する請求項５記載の接続方法。
  8. 【請求項８】複数のプロセッサ用の通信サーキットリー
    において、 プログラム・コードに応答し、前記複数のプロセッサの
    うちの所定の第１の組のプロセッサ間にプロセッサ間通
    信を転送できる第１の転送サーキットリーと、 プログラム・コードに応答し、前記複数のプロセッサの
    うちの前記所定の第１の組のプロセッサと、前記複数の
    プロセッサのうちの少なくとも第２の組のプロセッサと
    の間にプロセッサ間通信を転送できると共に、前記複数
    のプロセッサ間に同時のかつ別個の通信を許容するよう
    に動作できる第２の転送サーキットリーと、 前記複数のプロセッサのうちの少なくとも１つの変化を
    感知し、前記第１及び第２の転送サーキットリーのうち
    の少なくとも１つに対して前記プログラム・コードを動
    的に変更することによつて感知した変化に応答する制御
    回路と、 を包含する通信サーキットリー。
  9. 【請求項９】前記複数のプロセッサ間の通信を一時的に
    記憶するように、前記第１の転送サーキットリーと、前
    記第２の転送サーキットリーとに相互接続されたメモリ
    をさらに備えた請求項８記載の通信サーキットリー。
  10. 【請求項１０】前記第２の転送サーキットリーが、前記
    複数のプロセッサのうちの前記少なくとも第２の組のプ
    ロセッサから、前記複数のプロセッサのうちの前記第１
    の組のプロセッサの１つとの通信を開始する要求を受け
    取るように動作可能である請求項８記載の通信サーキッ
    トリー。
JP28592788A 1987-11-13 1988-11-14 処理素子間を接続する接続法及び交換ネツトワーク Expired - Lifetime JP2824772B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/120,411 US4885739A (en) 1987-11-13 1987-11-13 Interprocessor switching network
US120411 1987-11-13

Publications (2)

Publication Number Publication Date
JPH022272A JPH022272A (ja) 1990-01-08
JP2824772B2 true JP2824772B2 (ja) 1998-11-18

Family

ID=22390101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28592788A Expired - Lifetime JP2824772B2 (ja) 1987-11-13 1988-11-14 処理素子間を接続する接続法及び交換ネツトワーク

Country Status (17)

Country Link
US (1) US4885739A (ja)
EP (1) EP0317170B1 (ja)
JP (1) JP2824772B2 (ja)
KR (1) KR0131339B1 (ja)
CN (1) CN1015860B (ja)
AR (1) AR246828A1 (ja)
AT (1) ATE107820T1 (ja)
AU (1) AU609208B2 (ja)
BR (1) BR8805955A (ja)
CA (1) CA1310134C (ja)
DE (1) DE3850351T2 (ja)
DK (1) DK620288A (ja)
ES (1) ES2056939T3 (ja)
MX (1) MX164303B (ja)
MY (1) MY103467A (ja)
NZ (1) NZ226844A (ja)
ZA (1) ZA888376B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291489A (en) * 1987-11-13 1994-03-01 Dsc Communications Corporation Interprocessor switching network
US5060227A (en) * 1988-02-29 1991-10-22 Motorola, Inc. Digital telephone switch with simultaneous dual PCM format compatibility
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US5125089A (en) * 1988-12-19 1992-06-23 Chrysler Corporation Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data
JPH03158040A (ja) * 1989-11-16 1991-07-08 Fujitsu Ltd データトランスフォーマ
US5121390A (en) * 1990-03-15 1992-06-09 International Business Machines Corporation Integrated data link controller with synchronous link interface and asynchronous host processor interface
US5276896A (en) * 1990-06-11 1994-01-04 Unisys Corporation Apparatus for implementing data communications between terminal devices and user programs
ES2028554A6 (es) * 1990-11-05 1992-07-01 Telefonica Nacional Espana Co Sistema teleinformatico de conmutacion de paquetes.
US5321844A (en) * 1990-12-20 1994-06-14 Siemens Aktiengesellschaft Method for error correction of software errors in a communication system
US5218602A (en) * 1991-04-04 1993-06-08 Dsc Communications Corporation Interprocessor switching network
US5291480A (en) * 1991-06-18 1994-03-01 Dsc Communications Corporation Synchronous node controllers for switching network
JPH088124B2 (ja) * 1991-07-03 1996-01-29 日本航空電子工業株式会社 コンタクト
JPH0752437B2 (ja) * 1991-08-07 1995-06-05 インターナショナル・ビジネス・マシーンズ・コーポレイション メッセージの進行を追跡する複数ノード・ネットワーク
US5421002A (en) * 1991-08-09 1995-05-30 Westinghouse Electric Corporation Method for switching between redundant buses in a distributed processing system
US5425028A (en) * 1992-07-16 1995-06-13 International Business Machines Corporation Protocol selection and address resolution for programs running in heterogeneous networks
US5475732A (en) * 1993-02-16 1995-12-12 C & P Of Virginia Common channeling signaling network maintenance and testing
US5715294A (en) * 1993-02-16 1998-02-03 C & P Of Virginia Common channeling signaling network maintenance and testing
US6768787B1 (en) 1993-02-16 2004-07-27 C & P Of Virginia Common channeling signaling network maintenance and testing
WO1995013579A1 (en) * 1993-11-09 1995-05-18 Advanced Techcom, Inc. Reducing errors in digital communication
US5450425A (en) * 1993-11-19 1995-09-12 Multi-Tech Systems, Inc. Protocol for communication of a data packet
US5574861A (en) * 1993-12-21 1996-11-12 Lorvig; Don Dynamic allocation of B-channels in ISDN
US6192482B1 (en) * 1994-06-17 2001-02-20 International Business Machines Corporation Self-timed parallel data bus interface to direct storage devices
US6282203B1 (en) 1995-06-28 2001-08-28 Hyundai Electronics Ind. Co., Ltd. Packet data transmitting apparatus, and method therefor
GB9603582D0 (en) 1996-02-20 1996-04-17 Hewlett Packard Co Method of accessing service resource items that are for use in a telecommunications system
US5793983A (en) * 1996-01-22 1998-08-11 International Business Machines Corp. Input/output channel interface which automatically deallocates failed subchannel and re-segments data block for transmitting over a reassigned subchannel
US6683876B1 (en) * 1996-09-23 2004-01-27 Silicon Graphics, Inc. Packet switched router architecture for providing multiple simultaneous communications
US5951644A (en) * 1996-12-24 1999-09-14 Apple Computer, Inc. System for predicting and managing network performance by managing and monitoring resourse utilization and connection of network
US6081591A (en) * 1997-04-16 2000-06-27 Skoog; Frederick H. Signaling network gateway device and method for use in a signaling network
US6006098A (en) * 1997-11-06 1999-12-21 Alcatel Usa Sourcing, L.P. System and method for application location register routing in a telecommunications network
US6381238B1 (en) * 1998-07-31 2002-04-30 Sonus Networks Apparatus and method for a telephony gateway
US7116656B1 (en) * 1998-10-23 2006-10-03 Verizon Laboratories Inc. Multi-line appearance telephony via a computer network
US6298062B1 (en) * 1998-10-23 2001-10-02 Verizon Laboratories Inc. System providing integrated services over a computer network
US6442169B1 (en) 1998-11-20 2002-08-27 Level 3 Communications, Inc. System and method for bypassing data from egress facilities
US6614781B1 (en) 1998-11-20 2003-09-02 Level 3 Communications, Inc. Voice over data telecommunications network architecture
FR2794316B1 (fr) * 1999-05-26 2001-08-17 France Telecom Serveur de telecommunications a continuite de service
FR2794317B1 (fr) * 1999-05-26 2001-08-17 France Telecom Serveur de telecommunications ayant des controleurs a haute capacite de traitement
US6603771B1 (en) * 1999-07-02 2003-08-05 Cypress Semiconductor Corp. Highly scalable architecture for implementing switch fabrics with quality of services
US6763375B1 (en) * 2000-04-11 2004-07-13 International Business Machines Corporation Method for defining and controlling the overall behavior of a network processor device
US7324635B2 (en) 2000-05-04 2008-01-29 Telemaze Llc Branch calling and caller ID based call routing telephone features
US7447872B2 (en) * 2002-05-30 2008-11-04 Cisco Technology, Inc. Inter-chip processor control plane communication
JP4365672B2 (ja) * 2003-12-04 2009-11-18 株式会社日立製作所 パケット通信ノード装置
US7724758B2 (en) * 2004-01-12 2010-05-25 Hewlett-Packard Development Company, L.P. Data forwarding
KR20070010127A (ko) * 2004-03-26 2007-01-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 트랜잭션 중단을 위한 집적회로 및 방법
US8238538B2 (en) 2009-05-28 2012-08-07 Comcast Cable Communications, Llc Stateful home phone service
CN103209987B (zh) 2010-09-22 2017-06-06 艾丽奥斯生物制药有限公司 取代的核苷酸类似物
JP5630293B2 (ja) * 2011-01-27 2014-11-26 富士通株式会社 通信システム、受信装置、中継装置、受信方法、及び中継方法
AU2012358804B2 (en) 2011-12-22 2018-04-19 Alios Biopharma, Inc. Substituted phosphorothioate nucleotide analogs
WO2013142124A1 (en) 2012-03-21 2013-09-26 Vertex Pharmaceuticals Incorporated Solid forms of a thiophosphoramidate nucleotide prodrug
US9012427B2 (en) 2012-03-22 2015-04-21 Alios Biopharma, Inc. Pharmaceutical combinations comprising a thionucleotide analog
KR20190083052A (ko) * 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
EP3683679A1 (en) * 2019-01-15 2020-07-22 ARM Limited Checksum generation

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226689A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system master disconnect capability
US3226688A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system
US3226687A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system connection rejection capability
US3226692A (en) * 1962-03-01 1965-12-28 Bunker Ramo Modular computer system
US3274561A (en) * 1962-11-30 1966-09-20 Burroughs Corp Data processor input/output control system
US3419849A (en) * 1962-11-30 1968-12-31 Burroughs Corp Modular computer system
US3411139A (en) * 1965-11-26 1968-11-12 Burroughs Corp Modular multi-computing data processing system
US3651473A (en) * 1970-03-27 1972-03-21 Burroughs Corp Expandable interlock exchange for multiprocessing systems
US3749845A (en) * 1971-08-27 1973-07-31 Bell Telephone Labor Inc Digital data communication system
US3753234A (en) * 1972-02-25 1973-08-14 Reliance Electric Co Multicomputer system with simultaneous data interchange between computers
GB1434186A (en) * 1972-04-26 1976-05-05 Gen Electric Co Ltd Multiprocessor computer systems
US3812469A (en) * 1972-05-12 1974-05-21 Burroughs Corp Multiprocessing system having means for partitioning into independent processing subsystems
US4044333A (en) * 1972-07-26 1977-08-23 Siemens Aktiengesellschaft Data processing switching system
US3905023A (en) * 1973-08-15 1975-09-09 Burroughs Corp Large scale multi-level information processing system employing improved failsaft techniques
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques
US4130865A (en) * 1974-06-05 1978-12-19 Bolt Beranek And Newman Inc. Multiprocessor computer apparatus employing distributed communications paths and a passive task register
US3916380A (en) * 1974-11-06 1975-10-28 Nasa Multi-computer multiple data path hardware exchange system
IT1055645B (it) * 1975-10-24 1982-01-11 Elsag Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale
US4014005A (en) * 1976-01-05 1977-03-22 International Business Machines Corporation Configuration and control unit for a heterogeneous multi-system
JPS53124943A (en) * 1977-04-08 1978-10-31 Agency Of Ind Science & Technol Composite information processor
US4155117A (en) * 1977-07-28 1979-05-15 International Business Machines Corporation Synchronizing channel-to-channel adapter
US4204251A (en) * 1977-12-28 1980-05-20 Finn Brudevold Interconnection unit for multiple data processing systems
US4166929A (en) * 1978-02-17 1979-09-04 Bell Telephone Laboratories, Incorporated Interoffice callback arrangement
US4191941A (en) * 1978-04-03 1980-03-04 Rca Corporation Switch matrix for data transfers
US4433376A (en) * 1978-10-31 1984-02-21 Honeywell Information Systems Inc. Intersystem translation logic system
US4387441A (en) * 1981-04-16 1983-06-07 Ncr Corporation Data processing system wherein at least one subsystem has a local memory and a mailbox memory within the local memory for storing header information
US4438494A (en) * 1981-08-25 1984-03-20 Intel Corporation Apparatus of fault-handling in a multiprocessing system
US4482996A (en) * 1982-09-02 1984-11-13 Burroughs Corporation Five port module as a node in an asynchronous speed independent network of concurrent processors
US4512011A (en) * 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching
US4516238A (en) * 1983-03-28 1985-05-07 At&T Bell Laboratories Self-routing switching network
US4598400A (en) * 1983-05-31 1986-07-01 Thinking Machines Corporation Method and apparatus for routing message packets
US4550402A (en) * 1983-12-22 1985-10-29 Ford Motor Company Data communication system
US4611322A (en) * 1984-08-03 1986-09-09 At&T Bell Laboratories Traffic load control arrangement and method for a packet switching system
US4630258A (en) * 1984-10-18 1986-12-16 Hughes Aircraft Company Packet switched multiport memory NXM switch node and processing method
US4698841A (en) * 1985-08-02 1987-10-06 Gte Laboratories, Incorporated Methods of establishing and terminating connections in a distributed-control burst switching communications system
JP2594918B2 (ja) * 1986-09-16 1997-03-26 株式会社日立製作所 分散形交換システム

Also Published As

Publication number Publication date
DE3850351T2 (de) 1995-01-19
EP0317170A3 (en) 1990-11-28
EP0317170A2 (en) 1989-05-24
US4885739A (en) 1989-12-05
AU609208B2 (en) 1991-04-26
KR890009210A (ko) 1989-07-15
DE3850351D1 (de) 1994-07-28
AR246828A1 (es) 1994-09-30
ATE107820T1 (de) 1994-07-15
NZ226844A (en) 1990-04-26
DK620288A (da) 1989-05-14
JPH022272A (ja) 1990-01-08
KR0131339B1 (ko) 1998-04-21
DK620288D0 (da) 1988-11-07
ES2056939T3 (es) 1994-10-16
MX164303B (es) 1992-07-31
CN1015860B (zh) 1992-03-11
CN1035221A (zh) 1989-08-30
EP0317170B1 (en) 1994-06-22
MY103467A (en) 1993-06-30
ZA888376B (en) 1989-08-30
AU2501588A (en) 1989-05-18
CA1310134C (en) 1992-11-10
BR8805955A (pt) 1989-08-08

Similar Documents

Publication Publication Date Title
JP2824772B2 (ja) 処理素子間を接続する接続法及び交換ネツトワーク
US5291489A (en) Interprocessor switching network
JP3158223B2 (ja) スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法
EP0366935B1 (en) High-speed switching system with flexible protocol capability
US5151896A (en) Modular digital telephone system with fully distributed local switching and control
CA1181512A (en) Digital information switching system
US4340776A (en) Modular telecommunication system
JPH0319745B2 (ja)
JPH0683243B2 (ja) デ−タ通信システム及び装置
JPH10326261A (ja) 分散コンピュータ・システムのハードウェア要素によりエラーを報告するシステム
JPH0720122B2 (ja) リング型伝送路を用いたパケット通信システム
US7609688B2 (en) Serialized bus communication and control architecture
GB2063016A (en) Alarm monitoring arrangements for digital telecomms switching networks
CN1095134C (zh) 使用系统总线控制器的模块间通信的设备和方法
US4340775A (en) Apparatus and method for controlling a modular telecommunication system
US5644570A (en) Arrangement for connecting a computer to a telecommunications network, and a method for bit rate adaptation in this arrangement
US4331834A (en) Modular telecommunication system
US5457682A (en) Apparatus and method for supporting a line group apparatus remote from a line unit
US4594713A (en) Remote data link receive data reformatter
KR0138872B1 (ko) 고성능 프로세서간 통신망의 노드 모듈
CA2109214A1 (en) Method and apparatus for translating signaling information
KR100258707B1 (ko) Atm 교환기의 스위치 네트워크 장치
Russell et al. Intelligent interconnect-combined circuit and packet switch
JPH03113997A (ja) 時分割交換システム
JPS5997249A (ja) 環状デ−タハイウエイ方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080911

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090911

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090911

Year of fee payment: 11