JPH022272A - 処理素子間を接続する接続法及び交換ネツトワーク - Google Patents
処理素子間を接続する接続法及び交換ネツトワークInfo
- Publication number
- JPH022272A JPH022272A JP63285927A JP28592788A JPH022272A JP H022272 A JPH022272 A JP H022272A JP 63285927 A JP63285927 A JP 63285927A JP 28592788 A JP28592788 A JP 28592788A JP H022272 A JPH022272 A JP H022272A
- Authority
- JP
- Japan
- Prior art keywords
- request
- interface
- processor
- gwy
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 70
- 238000004891 communication Methods 0.000 claims abstract description 48
- 238000012423 maintenance Methods 0.000 claims description 137
- 230000004044 response Effects 0.000 claims description 125
- 238000012546 transfer Methods 0.000 claims description 49
- 230000015654 memory Effects 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 4
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 230000011664 signaling Effects 0.000 claims description 3
- 230000001351 cycling effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 116
- 230000003993 interaction Effects 0.000 abstract description 5
- 230000010365 information processing Effects 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 74
- 230000006870 function Effects 0.000 description 52
- 208000013036 Dopa-responsive dystonia due to sepiapterin reductase deficiency Diseases 0.000 description 46
- 201000001195 sepiapterin reductase deficiency Diseases 0.000 description 46
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 44
- 238000010586 diagram Methods 0.000 description 34
- 238000012360 testing method Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 13
- 230000009471 action Effects 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 4
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 4
- 238000011071 total organic carbon measurement Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000009432 framing Methods 0.000 description 3
- 102100023700 C-C motif chemokine 16 Human genes 0.000 description 2
- 101000978375 Homo sapiens C-C motif chemokine 16 Proteins 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005315 distribution function Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- GSQPHYUVUWFHDE-XIJIAEDBSA-N (2s)-1-[(4r,7s,10s,16s,19r)-19-[[2-[[2-[(2-aminoacetyl)amino]acetyl]amino]acetyl]amino]-7-(2-amino-2-oxoethyl)-10-(3-amino-3-oxopropyl)-13-[(2s)-butan-2-yl]-16-[(4-hydroxyphenyl)methyl]-6,9,12,15,18-pentaoxo-1,2-dithia-5,8,11,14,17-pentazacycloicosane-4-c Chemical compound C([C@H]1C(=O)NC(C(N[C@@H](CCC(N)=O)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CSSC[C@@H](C(=O)N1)NC(=O)CNC(=O)CNC(=O)CN)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CC(C)C)C(=O)NCC(N)=O)=O)[C@@H](C)CC)C1=CC=C(O)C=C1 GSQPHYUVUWFHDE-XIJIAEDBSA-N 0.000 description 1
- LCXMEXLGMKFLQO-UHFFFAOYSA-N 2,3,3',4,4',5-Hexachlorobiphenyl Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=CC(Cl)=C(Cl)C(Cl)=C1Cl LCXMEXLGMKFLQO-UHFFFAOYSA-N 0.000 description 1
- 240000000662 Anethum graveolens Species 0.000 description 1
- 101150087322 DCPS gene Proteins 0.000 description 1
- 102000002322 Egg Proteins Human genes 0.000 description 1
- 108010000912 Egg Proteins Proteins 0.000 description 1
- 101100386724 Schizosaccharomyces pombe (strain 972 / ATCC 24843) nhm1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001158 estrous effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 210000004681 ovum Anatomy 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 108700016471 tri-Gly- oxytocin Proteins 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一般に交換ネットワーク、ことに複数の処理
素子間の高速パケット交換を行う方法及び装置に関する
。
素子間の高速パケット交換を行う方法及び装置に関する
。
集中サービスディジタルネットワーク（工５ＤＮ）及び
その協働するメツセージ配向シグナリングプロトコルは
コアスイッチング技術に対し新規な強い要求を及ぼして
いる。工ＳＤＩ仕様に適合するには分散型処理システム
内の比較多数の高性能プロセッサを相互に接続する有効
な方法を得なければならない。
その協働するメツセージ配向シグナリングプロトコルは
コアスイッチング技術に対し新規な強い要求を及ぼして
いる。工ＳＤＩ仕様に適合するには分散型処理システム
内の比較多数の高性能プロセッサを相互に接続する有効
な方法を得なければならない。
従来開発されたシステムには種種の不適切な点があった
。第１に各処理素子間の同時接続の数は限定され、又接
続の得られる割合はとくに将来の応用に対して適当でな
い。６２までの同時接続が支持され、最高の接続割合は
約２．５百万回接続／ＢｅＱである。
。第１に各処理素子間の同時接続の数は限定され、又接
続の得られる割合はとくに将来の応用に対して適当でな
い。６２までの同時接続が支持され、最高の接続割合は
約２．５百万回接続／ＢｅＱである。
さらに現用のシステムは、部分的システム故Ｋを除くの
にシステム対フェイルセイフ機構の費用を最適にするの
に融通性がない。システムの大長度は交換ネットワーク
を使う応用に従って変るから、交換ネットワークが最も
重要なサブシステムを高度に利用できるようにするのに
選択的大長度を許容するのが有利である。
にシステム対フェイルセイフ機構の費用を最適にするの
に融通性がない。システムの大長度は交換ネットワーク
を使う応用に従って変るから、交換ネットワークが最も
重要なサブシステムを高度に利用できるようにするのに
選択的大長度を許容するのが有利である。
さらに現用の交換ネットワークは、費用的に有効な生長
能力を許容しないで使用者にシステムの波長に適応する
のに新しい交換ネットワークを購入させる。すなわち現
用の交換ネットワークは生長する会社にとって短期的に
も長期的にも費用上有効でない。
能力を許容しないで使用者にシステムの波長に適応する
のに新しい交換ネットワークを購入させる。すなわち現
用の交換ネットワークは生長する会社にとって短期的に
も長期的にも費用上有効でない。
交換ネットワークの他の重要な態様はこれ等が故障を分
離し検出することができることである。
離し検出することができることである。
電気通信の・頭載では誤シを検出して分離し故障データ
が他の処理システムを経て伝播しないようにすることが
大切である。
が他の処理システムを経て伝播しないようにすることが
大切である。
すなわち多数の同時接続と早い接続速度とが可能で高い
システム利用性及び生成゛可能性の得られる交換ネット
ワークが必要になっている。さうｙ交換ネットワークシ
ステムはシステム故障を検出して分離し補正対策を取る
有利な手段を持だなげ一ルばならない。
システム利用性及び生成゛可能性の得られる交換ネット
ワークが必要になっている。さうｙ交換ネットワークシ
ステムはシステム故障を検出して分離し補正対策を取る
有利な手段を持だなげ一ルばならない。
本発明をさらて十分に理解するために、従来の交換ネッ
トワークに伴う欠点及び問題を実質的になくし又は防い
だ交換ネットワークの方法及び装置を提供する。
トワークに伴う欠点及び問題を実質的になくし又は防い
だ交換ネットワークの方法及び装置を提供する。
本発明交換ネットワークは、プロセッサ又は複数のプロ
セッサをアタッチした各処理ノード間に多重の径路を選
択的に生成する本交換ネットワークは各処理ノードに取
付けたｒ−）ウェイサブシステムを備えている。各デー
トウェイサブシステムは「オリジネータ」又は「サーバ
（Ｓθｅｖｅｒ力のモードでよい。ｒ−）ウェイは、こ
れをアタッチしたプロセッサがサービスを要求している
ときはオリジネータモードにある。このデートウェイは
、これをオリジネータｒ−トウエイにより接続を要求さ
れたプロセッサにアタッチしたときはサーバモードであ
る。オリシネ−タデ−トウエイは、所定の群のｒ−）ウ
ェイサブシステムに接続した移送群コントローラサブシ
ステムに接続したプロセッサからの接続を順要求する（
サービスの要求鬼す−バケ９−トウエイは、その移送群
コントローラからサービスの要求を受け、このサービス
要求を受けると径路要求を開始する。サーバタートウェ
イは又、接続が行われ所望のデータ転送が終ると協働す
る処理ノードからの解放指令に応答して解放要求を出す
。各デートウェイは、これをアタッチした処理ノードか
ら又他のオリジネータｒ−）ウェイからの援衝サービス
要求に応答できる。
セッサをアタッチした各処理ノード間に多重の径路を選
択的に生成する本交換ネットワークは各処理ノードに取
付けたｒ−）ウェイサブシステムを備えている。各デー
トウェイサブシステムは「オリジネータ」又は「サーバ
（Ｓθｅｖｅｒ力のモードでよい。ｒ−）ウェイは、こ
れをアタッチしたプロセッサがサービスを要求している
ときはオリジネータモードにある。このデートウェイは
、これをオリジネータｒ−トウエイにより接続を要求さ
れたプロセッサにアタッチしたときはサーバモードであ
る。オリシネ−タデ−トウエイは、所定の群のｒ−）ウ
ェイサブシステムに接続した移送群コントローラサブシ
ステムに接続したプロセッサからの接続を順要求する（
サービスの要求鬼す−バケ９−トウエイは、その移送群
コントローラからサービスの要求を受け、このサービス
要求を受けると径路要求を開始する。サーバタートウェ
イは又、接続が行われ所望のデータ転送が終ると協働す
る処理ノードからの解放指令に応答して解放要求を出す
。各デートウェイは、これをアタッチした処理ノードか
ら又他のオリジネータｒ−）ウェイからの援衝サービス
要求に応答できる。
移送群コントローラは、これをアタッチした１群のデー
トウェイと交換ネットワーク内の他のサブシステムとの
間のインタフェースとして作用する。移送群コントロー
ラはデートウェイにょシ出された要求に対するじょうご
として作用し移送群制御器と協働するデートウェイ群か
らの１つの要求だけが要求サイクル中に６つの各専用バ
スに送られるようにする。サービス、解放及び径路の要
求はそれぞれ専用バスを持つから、ＴＧｃは、与えられ
たサイクル中に協働するｒ−）ウェーから各要求形式の
１つを送る。
トウェイと交換ネットワーク内の他のサブシステムとの
間のインタフェースとして作用する。移送群コントロー
ラはデートウェイにょシ出された要求に対するじょうご
として作用し移送群制御器と協働するデートウェイ群か
らの１つの要求だけが要求サイクル中に６つの各専用バ
スに送られるようにする。サービス、解放及び径路の要
求はそれぞれ専用バスを持つから、ＴＧｃは、与えられ
たサイクル中に協働するｒ−）ウェーから各要求形式の
１つを送る。
サービス要求ディストリビュータは、任意の移送群コン
トローラからサービス要求を受けこの要求を配列式えし
てこれをサーバデートウェイに転送するためにサーバＴ
ＧＣに送る。移送交換監視サブシステムは、サーバデー
トからその協働する移送群コントローラサブシステムを
介して径路要求を受ける。移送交換スーパバイザは全部
のｒ−）ウェイのステータス（ヒュジイ状態又はアイド
ル状態）の記録を保持するのに応答できる。発信デート
ウェイ又はサービスデートウェイがピュジイ状態であれ
ば、移送交換スーパバイザサブシステム’ｄ？−ビスデ
ートウェイ及び発信デートウェイに対し否定応答を開始
し、サービスデートウェイは後の実行のためにその後径
路要求ｆｉｆｏ （先入れ先出し）の底部に径路要求を
入れる。又発信デートウェイ及びサービスデートウェイ
がアイドル状態であれば移送交換スーパバイザサブシス
テムは発信デートウェイ及びサービスデートウェイの状
態をビュジイ状態として更新し移送交換サブシステム内
の２つのデートウェイ間に２ウエイ接続を生ずる。移送
交換スーパバイザサブシステムは引続いてオリジネータ
及びサーバの両／７”−）ウェイにけ定応答信号を送る
。
トローラからサービス要求を受けこの要求を配列式えし
てこれをサーバデートウェイに転送するためにサーバＴ
ＧＣに送る。移送交換監視サブシステムは、サーバデー
トからその協働する移送群コントローラサブシステムを
介して径路要求を受ける。移送交換スーパバイザは全部
のｒ−）ウェイのステータス（ヒュジイ状態又はアイド
ル状態）の記録を保持するのに応答できる。発信デート
ウェイ又はサービスデートウェイがピュジイ状態であれ
ば、移送交換スーパバイザサブシステム’ｄ？−ビスデ
ートウェイ及び発信デートウェイに対し否定応答を開始
し、サービスデートウェイは後の実行のためにその後径
路要求ｆｉｆｏ （先入れ先出し）の底部に径路要求を
入れる。又発信デートウェイ及びサービスデートウェイ
がアイドル状態であれば移送交換スーパバイザサブシス
テムは発信デートウェイ及びサービスデートウェイの状
態をビュジイ状態として更新し移送交換サブシステム内
の２つのデートウェイ間に２ウエイ接続を生ずる。移送
交換スーパバイザサブシステムは引続いてオリジネータ
及びサーバの両／７”−）ウェイにけ定応答信号を送る
。
両デートウェイ間を移送交換サブシステムを経て接続す
ると、プロセッサはこの接続を経て通信する。この通信
が終ると、サービスプロセッサは、サーバ’／’−）ウ
ェイ及びサーバ移送群コントロー・うを経て移送交換ス
ーパバイザに解放要求を送る。
ると、プロセッサはこの接続を経て通信する。この通信
が終ると、サービスプロセッサは、サーバ’／’−）ウ
ェイ及びサーバ移送群コントロー・うを経て移送交換ス
ーパバイザに解放要求を送る。
これに応答して移送交換スーパバイザはオリジネータ及
びサーバの各デートウェイのステータスをアイドル状態
として更新する。
びサーバの各デートウェイのステータスをアイドル状態
として更新する。
本発明の別の実施例では複数の低速プロセッサを移送ノ
ードコントローラに対レアタッチする。
ードコントローラに対レアタッチする。
９送ノードコントローラは、単一処理ノードにより複数
のプロセッサを支援することができるように若干のプロ
セッサと通信する。移送ノードコントローラは、これに
協働する各プロセッサ間に径路を形成する。
のプロセッサを支援することができるように若干のプロ
セッサと通信する。移送ノードコントローラは、これに
協働する各プロセッサ間に径路を形成する。
なお別の実施例では、交換ネットワークは、この交換ネ
ットワークを経て通信するデータの保全性を監視する答
送医守コントローラを備えている。
ットワークを経て通信するデータの保全性を監視する答
送医守コントローラを備えている。
移送保守コントローラは、接続を形成するのに使う径路
に関係なく動作することによって、接続を形成する速度
に干渉しないで交換ネットワークを保持する。各サブシ
ステムは所要の情報を通信する保守バッファを含む。
に関係なく動作することによって、接続を形成する速度
に干渉しないで交換ネットワークを保持する。各サブシ
ステムは所要の情報を通信する保守バッファを含む。
本発明のなお別の実施例では、高速データ転送を確実に
行えるような［タイミングアイランド」のシステムが得
られる。これ等のタイミングアイランドは、種種のサブ
システムに使われるタイミング間のスキューイングを防
ぐように、クロックをデータと同期させるレベルを生ず
る。
行えるような［タイミングアイランド」のシステムが得
られる。これ等のタイミングアイランドは、種種のサブ
システムに使われるタイミング間のスキューイングを防
ぐように、クロックをデータと同期させるレベルを生ず
る。
実施例について添付図面を参照して説明すると第１図な
いし第１８図で同様な又対応する部品に対し同様な参照
数字を使っである。
いし第１８図で同様な又対応する部品に対し同様な参照
数字を使っである。
メツセージ伝送ネットワークの応用
；窮１図、第２図及び第３図について本発明を使用する
応用例を述べる。第１図は信号転送ポイン） （ＳＴＰ
）用に使う交換ネットワークすなわち本発明の「メツセ
ージ伝送ネットワーク」（以下ＭＴＮと称する）を示す
。この実施例ではＭＴＮ ｉ Ｑは、ＳＴＰ １１を構
成するように複数のｒ−タソースに接続する。各データ
ソースは、通信インタフェース１２、径路指定プロセッ
サ１４、外部回線１Ｔに接続したＣＣ工ＴＴ ＃ フィ
ンタフエース１６、端末インタフェース１８及び事務管
理ブロック２０から成っている。
応用例を述べる。第１図は信号転送ポイン） （ＳＴＰ
）用に使う交換ネットワークすなわち本発明の「メツセ
ージ伝送ネットワーク」（以下ＭＴＮと称する）を示す
。この実施例ではＭＴＮ ｉ Ｑは、ＳＴＰ １１を構
成するように複数のｒ−タソースに接続する。各データ
ソースは、通信インタフェース１２、径路指定プロセッ
サ１４、外部回線１Ｔに接続したＣＣ工ＴＴ ＃ フィ
ンタフエース１６、端末インタフェース１８及び事務管
理ブロック２０から成っている。
動作時には通信インタフェース１２は、データ転送に使
うパケットネットワーク機器たとえばＸ、２５通信機器
を備えている。径路指定プロセッサ１４はＣＣ工ＴＴイ
ンタフェース１６を経て転送されるＣＣ工ＴＴ ＃ ７
メツセージのデータゾロツク内に含まれるヘッダを見る
。ＣＣ工ＴＴインタフェース１６は、外部回線１７から
メツセージを受け、径路指定プロセッサによシ処理した
メツセージを外部回線１７に伝送する。端末インタフェ
ース１８は、制御・端末、プリンタ及び非同期端末を備
えている。事務管理ブロック２０は、システム構成、プ
ログラムロード、性能測定及び保守ルーチンをシステム
で行うシステム事務管理プログラムを含む。
うパケットネットワーク機器たとえばＸ、２５通信機器
を備えている。径路指定プロセッサ１４はＣＣ工ＴＴイ
ンタフェース１６を経て転送されるＣＣ工ＴＴ ＃ ７
メツセージのデータゾロツク内に含まれるヘッダを見る
。ＣＣ工ＴＴインタフェース１６は、外部回線１７から
メツセージを受け、径路指定プロセッサによシ処理した
メツセージを外部回線１７に伝送する。端末インタフェ
ース１８は、制御・端末、プリンタ及び非同期端末を備
えている。事務管理ブロック２０は、システム構成、プ
ログラムロード、性能測定及び保守ルーチンをシステム
で行うシステム事務管理プログラムを含む。
共通チャネル信号方式（ＣＣＳ）は交換ネットワークで
は比較的普及しているから、信号転送ポイン） （ＳＴ
Ｐ）システム１１に対するメツセージ処理能力の要求が
従来のシステムアーキテクチャに対してきびしく行われ
ている。ＭＴＮ １Ｑの容量、可用性及び生長の後述の
特性により ＳＴＰシステムのインプリメンテーション
及び拡張を容易にする。
は比較的普及しているから、信号転送ポイン） （ＳＴ
Ｐ）システム１１に対するメツセージ処理能力の要求が
従来のシステムアーキテクチャに対してきびしく行われ
ている。ＭＴＮ １Ｑの容量、可用性及び生長の後述の
特性により ＳＴＰシステムのインプリメンテーション
及び拡張を容易にする。
ＭＴＮ １０を使うとＳＴＰ システム１１は７５６に
ビット／８θＣを越えるリンクに適応することができる
。
ビット／８θＣを越えるリンクに適応することができる
。
第２ 図は’？ｔ 話スイッチコントロールシステム２
１の一部としての、ＭＴＮ １０の使用を示す。この実
施例ではＭＴＮ ｉ Ｑは、機能ゾロセッサ２２、ｓｓ
フィンタフエース２４、事務管理支援機器（ＡＤＭ工Ｎ
）２６、通信インタフェース２８、保守プロセッサ３０
、コール処理機器３２、翻訳機器３４及びパケットハン
ドラ３６に接続しである。
１の一部としての、ＭＴＮ １０の使用を示す。この実
施例ではＭＴＮ ｉ Ｑは、機能ゾロセッサ２２、ｓｓ
フィンタフエース２４、事務管理支援機器（ＡＤＭ工Ｎ
）２６、通信インタフェース２８、保守プロセッサ３０
、コール処理機器３２、翻訳機器３４及びパケットハン
ドラ３６に接続しである。
さらにＭＴＮ １０はマトリクス４２に対しＭＴＮ １
０をインタフェースとするマトリクス制御回路４０に接
続しである。回線／トランクフレーム４４はマトリクス
４２に接続しである。回線／トランク通信インタフェー
ス４６及び主アクセス制御１」路４８はＭＴＮ １０及
びマトリクス４２の間に接続しである。
０をインタフェースとするマトリクス制御回路４０に接
続しである。回線／トランクフレーム４４はマトリクス
４２に接続しである。回線／トランク通信インタフェー
ス４６及び主アクセス制御１」路４８はＭＴＮ １０及
びマトリクス４２の間に接続しである。
動作時にハ電話スイッチコントロールシステム２１は音
声データ通信中央局になる。機能プロセッサ２２はオペ
レータサービスのような電話交換機能を生ずる。ｓｓフ
ィンタフエース２４は他のネットワーク素子と通信する
ように信号転送ポイントに対しインタフェースとなる。
声データ通信中央局になる。機能プロセッサ２２はオペ
レータサービスのような電話交換機能を生ずる。ｓｓフ
ィンタフエース２４は他のネットワーク素子と通信する
ように信号転送ポイントに対しインタフェースとなる。
事務管理支援機器２６は第１図について前記したように
システＡＩ務！理サービスを生ずる。通信インタフェー
ス２８は、Ｘ、２５のようなデータパケットプロトコル
に対しインタフェースとなる。保守プロセッサ３０はシ
ステム保守サービスを生ずる。コール処理プロセッサ３
２は、主として音声又はデータの通信に関してコール径
路指定を行う手続きを呼出す。翻訳プロセッサ３４は、
回線／トランクフレーム４４から受ける入シ登録簿番号
の翻訳を行う。パケットハンド：１ｌＦ３６はｘ、２５
パケツトのようなデータ転送用パケットネットワークに
対しインタフェースとなる。
システＡＩ務！理サービスを生ずる。通信インタフェー
ス２８は、Ｘ、２５のようなデータパケットプロトコル
に対しインタフェースとなる。保守プロセッサ３０はシ
ステム保守サービスを生ずる。コール処理プロセッサ３
２は、主として音声又はデータの通信に関してコール径
路指定を行う手続きを呼出す。翻訳プロセッサ３４は、
回線／トランクフレーム４４から受ける入シ登録簿番号
の翻訳を行う。パケットハンド：１ｌＦ３６はｘ、２５
パケツトのようなデータ転送用パケットネットワークに
対しインタフェースとなる。
主アクセス制御回路４８は一次レートすなわちＴ１信号
に対し工ＳＤＮインタフェースとなる。マトリクス４２
はマトリクス制御回路４０の制御のもとに、インパラン
Ｆ （ｉｎｂｏｕｎｄ）回線をアウトバウンド（ｏｕｔ
ｂｏｕｎｄ）回線に接続する。回線／トランク通信イン
タフェース４６は回線／トランクフレーム内で回線／ト
ランクプロセッサに対しアクセス作用を行う。回線／ト
ランクプロセッサは回線及びトランクのフレームの第ル
ベルの監視ヲ行う。たとえば回線／トランクフレーム４
４内の回線／トランクプロセッサは応答（オフフック）
及び終話（オンフック）の条件を監視し回線／トランク
通信インタフェース４６に状態変化を報告する。
に対し工ＳＤＮインタフェースとなる。マトリクス４２
はマトリクス制御回路４０の制御のもとに、インパラン
Ｆ （ｉｎｂｏｕｎｄ）回線をアウトバウンド（ｏｕｔ
ｂｏｕｎｄ）回線に接続する。回線／トランク通信イン
タフェース４６は回線／トランクフレーム内で回線／ト
ランクプロセッサに対しアクセス作用を行う。回線／ト
ランクプロセッサは回線及びトランクのフレームの第ル
ベルの監視ヲ行う。たとえば回線／トランクフレーム４
４内の回線／トランクプロセッサは応答（オフフック）
及び終話（オンフック）の条件を監視し回線／トランク
通信インタフェース４６に状態変化を報告する。
プロセッサブロック２２〜４６はＭＴＮｌＱを経て互い
に接続され高速通信ネットワークを形成し各プロセッサ
間の高速接続ができる。
に接続され高速通信ネットワークを形成し各プロセッサ
間の高速接続ができる。
前記した多くの機能は高ドラフィックスインチに対し高
いメツセージ処理能力を必要とする。後述のようにＭＴ
Ｎ １０は大形の機能に富んだスイッチに必要な有効な
メツセージ伝送機構となる。機能及び容量が既存の電話
スイッチに加わるので所要の処理能力の生成は本発明に
より費用的に有効に適応することができる。
いメツセージ処理能力を必要とする。後述のようにＭＴ
Ｎ １０は大形の機能に富んだスイッチに必要な有効な
メツセージ伝送機構となる。機能及び容量が既存の電話
スイッチに加わるので所要の処理能力の生成は本発明に
より費用的に有効に適応することができる。
第６図は故障許容スーパミニコンぎユータ４９として応
用するＭＴＮ １０を示す。ＭＴＮ ｉ Ｑは、直接接
続のプロセッサ５０、メモリサーぎス５２、信号ポイン
トインタフェース５４、端末インタフェース５６、テー
プサービス５８及びディスクサービス６０に接続しであ
る。
用するＭＴＮ １０を示す。ＭＴＮ ｉ Ｑは、直接接
続のプロセッサ５０、メモリサーぎス５２、信号ポイン
トインタフェース５４、端末インタフェース５６、テー
プサービス５８及びディスクサービス６０に接続しであ
る。
動作時にはデータ処理システム４９はＭＴＮ １Ｑを経
て複数の処理サービスを接続する。直接接続プロセッサ
５０はスタンドアロンコンぎユータ端末又はマルチュー
デコン一ニータを備えている。
て複数の処理サービスを接続する。直接接続プロセッサ
５０はスタンドアロンコンぎユータ端末又はマルチュー
デコン一ニータを備えている。
メモリサービス５２は高速電子メモリを備えているが、
ディスクサービス６０及びテープサービス５８は不揮発
性大容量記憶装置を形成する。端末インタフエ・−ス５
６は直接接続プロセッサ５０に対するインタフェース用
の端末になる。信号ポイントインタフェース５４は第１
図に例示したＣＣ工ＴＴ ＃ フィンタフエースへのイ
ンタフェースとなる。
ディスクサービス６０及びテープサービス５８は不揮発
性大容量記憶装置を形成する。端末インタフエ・−ス５
６は直接接続プロセッサ５０に対するインタフェース用
の端末になる。信号ポイントインタフェース５４は第１
図に例示したＣＣ工ＴＴ ＃ フィンタフエースへのイ
ンタフェースとなる。
マルチプロセッサシステムはバスの混Ｍ 及び制限され
たメモリ容量によって性能劣化を伴うＯＭＴＮに基づく
分散型マルチプロセッサはこれ等の障害を除く。
たメモリ容量によって性能劣化を伴うＯＭＴＮに基づく
分散型マルチプロセッサはこれ等の障害を除く。
直接接続プロセッサ５０はゆるく結合した星形配置でＭ
ＴＮ １Ｑにアタッチすることがテキル０処理容量、工
１０及びメモリモジュールはモジュラ型に容易冗構成し
とくに特定の応用に仕上げることができる。
ＴＮ １Ｑにアタッチすることがテキル０処理容量、工
１０及びメモリモジュールはモジュラ型に容易冗構成し
とくに特定の応用に仕上げることができる。
ＭＴＮシステムの概観
第４ａ図はＭＴＮ応用例の概観を示す。第１図ないし第
６図に述べた応用例又は高速メツセージ交換を使う他の
応用例である処理システム６２は、メツセージ伝送ネッ
トワークスイッチ１０．ＭＴＮｌｏのネットワークイン
タフェースセクション６６及びプロセッサセクション６
Ｂを備えている。
６図に述べた応用例又は高速メツセージ交換を使う他の
応用例である処理システム６２は、メツセージ伝送ネッ
トワークスイッチ１０．ＭＴＮｌｏのネットワークイン
タフェースセクション６６及びプロセッサセクション６
Ｂを備えている。
プロセッサセクション６８は、複数の比較的低速の処理
素子７２を、ネットワークインタフェース６６に接続し
たクラスタバス７４に接続しである。又プロセッサセク
ション６８には、処理システム６２で故障分離に使うシ
ステム保守プロセッサ７６を設けである。システム保守
プロセッサ７６は、クラスタバス１４の１つなるべくは
第１のクラスタバスに接続しである。
素子７２を、ネットワークインタフェース６６に接続し
たクラスタバス７４に接続しである。又プロセッサセク
ション６８には、処理システム６２で故障分離に使うシ
ステム保守プロセッサ７６を設けである。システム保守
プロセッサ７６は、クラスタバス１４の１つなるべくは
第１のクラスタバスに接続しである。
図示の実施例では各クラユ、２．７７４は、７ユテム医
守プロセッサ７６を含み６２までの処理素子７２（以下
クラスタノロセッサ７２と称する）全取扱う。しかし本
発明では、ネットワークインタフェースセクション６６
の速度に対する各プロセッサ７２の速度に従って一層多
い又は−層少ないプロセッサにも適応することができる
。
守プロセッサ７６を含み６２までの処理素子７２（以下
クラスタノロセッサ７２と称する）全取扱う。しかし本
発明では、ネットワークインタフェースセクション６６
の速度に対する各プロセッサ７２の速度に従って一層多
い又は−層少ないプロセッサにも適応することができる
。
プロセッサセクション６８はさらに、ネットワークイン
タフェースセクション６６を経てＭＴＮｌｏに接続した
低速処理素子７２とは異なってＭＴＮ Ｉ Ｑに直接接
続した直接接続プロセッサ（ＤＣＰ）８０を備えている
。ＤｃＰ ８０は一般に、それぞれ性能を低下させない
で単一パスに有効には多重化することのできない高速処
理素子である。
タフェースセクション６６を経てＭＴＮｌｏに接続した
低速処理素子７２とは異なってＭＴＮ Ｉ Ｑに直接接
続した直接接続プロセッサ（ＤＣＰ）８０を備えている
。ＤｃＰ ８０は一般に、それぞれ性能を低下させない
で単一パスに有効には多重化することのできない高速処
理素子である。
ネットワークインタフェース６６はクラスタバス７４に
接続した伝達ノードコントローラ（ＴＮＯ）７８を備え
ている。好適とする実施例では２つのＴＮＱ ７３を各
クラスタバス７４に接続し一方のＴＮＣ７８が故障した
場合に完全冗長性が得られるようにしである。
接続した伝達ノードコントローラ（ＴＮＯ）７８を備え
ている。好適とする実施例では２つのＴＮＱ ７３を各
クラスタバス７４に接続し一方のＴＮＣ７８が故障した
場合に完全冗長性が得られるようにしである。
ＭＴＮ Ｉ Ｑは又、処理ノードリンク８４によりＴＮ
（３γ８及びＤａｐ ８ Ｑに接続したデートウェイ（
ＧＷＹ） ８２を備エテイル。ＧＷＹ １３２をＤＯＰ
８０又はＴＮＯ７８に接続した点を「処理ノーＰ」と
称する。各ＧＷＹ、 ＴＮＣ及びＤＯＰは伝送交換制御
サブシステム（Ｔ工Ｃ）８６に接続しである。Ｔ工０８
６は、処理ノード保守リンク９０によりＴＮＣ！ ７８
及びＤＣＰ８０に又要求応答リンク９２によシＧＷＹ
８２にそれぞれ接続した複数の伝送群コントローラ（Ｔ
ＧＣり ８８を備えている。ＴＧＣ３１３はサービス要
求リンク９６によりサービス要求ディストリビュータ（
ＳＲＤ） ９４に接続しである。Ｔａ２０５は又、径路
要求リンク１００ａ及び解放要求リンク１００ｂを持つ
径路／解放要求リンク１００により伝送交換スーパバイ
ザ９８に接続しである。
（３γ８及びＤａｐ ８ Ｑに接続したデートウェイ（
ＧＷＹ） ８２を備エテイル。ＧＷＹ １３２をＤＯＰ
８０又はＴＮＯ７８に接続した点を「処理ノーＰ」と
称する。各ＧＷＹ、 ＴＮＣ及びＤＯＰは伝送交換制御
サブシステム（Ｔ工Ｃ）８６に接続しである。Ｔ工０８
６は、処理ノード保守リンク９０によりＴＮＣ！ ７８
及びＤＣＰ８０に又要求応答リンク９２によシＧＷＹ
８２にそれぞれ接続した複数の伝送群コントローラ（Ｔ
ＧＣり ８８を備えている。ＴＧＣ３１３はサービス要
求リンク９６によりサービス要求ディストリビュータ（
ＳＲＤ） ９４に接続しである。Ｔａ２０５は又、径路
要求リンク１００ａ及び解放要求リンク１００ｂを持つ
径路／解放要求リンク１００により伝送交換スーパバイ
ザ９８に接続しである。
伝送保守コントローラ（ＴＭＯ） １０２は事務管理保
守リンク１０４を経てシステム保守プロセッサ７６に接
続しである。ＴＧ（！ ８８、ＳＲＤ ９４、Ｔ工Ｓ９
８及び伝送交換装置（ＴＴＮ） １０６は１ＭＣ保守リ
ンク１０８によりＴＭＣ１Ｑ ’ｌに接続しである。
守リンク１０４を経てシステム保守プロセッサ７６に接
続しである。ＴＧ（！ ８８、ＳＲＤ ９４、Ｔ工Ｓ９
８及び伝送交換装置（ＴＴＮ） １０６は１ＭＣ保守リ
ンク１０８によりＴＭＣ１Ｑ ’ｌに接続しである。
ＧＷＹ ８２はパケット伝送リンク１１０によりＴ工Ｎ
１０６に接続しである。Ｔ工Ｓ９８は接続制御バス１１
１に、！： 、！ｌ） ＴＴＮ ｉ Ｏ６に接続しであ
る。
１０６に接続しである。Ｔ工Ｓ９８は接続制御バス１１
１に、！： 、！ｌ） ＴＴＮ ｉ Ｏ６に接続しであ
る。
動作時にはＭＴＮ １０は、ａｗｙ ８２を経てＭＴＮ
ｌｏに接続したプロセッサ７２．８０間に高速通信リン
クを形成する。各プロセッサ７２．８０は前記の第１図
ないし第６図に例示したようなタスクを行う。すなわち
１例として１つ又は複数の低速プロセッサ７２を使い第
１図に例示した５ＴＰ１１のＱＣ工ＴＴ ＃ フィンタ
フエース１６を実現する。
ｌｏに接続したプロセッサ７２．８０間に高速通信リン
クを形成する。各プロセッサ７２．８０は前記の第１図
ないし第６図に例示したようなタスクを行う。すなわち
１例として１つ又は複数の低速プロセッサ７２を使い第
１図に例示した５ＴＰ１１のＱＣ工ＴＴ ＃ フィンタ
フエース１６を実現する。
ｃｃ工ＴＴ ＃ フィンタフエース１６によシＭＴＮ
１０を経て５ＴＰ１１の任意の２つの＃７リンク１７間
の通信を行うことができ高速データ転送ができる。
１０を経て５ＴＰ１１の任意の２つの＃７リンク１７間
の通信を行うことができ高速データ転送ができる。
ＭＴＮ １０の動作は第４ｂ図に例示しである。第４ｂ
図は各処理素子間の典型的通信リンクの形成及び解放の
流れ図を示す。第４ｂ図の流れ図ではクラスタバスＴ４
の１つのパスによシ発信７°ロセッサ７２が他のクラス
タバス７４のプロセッサ７２と通信しようとする。この
応用のために「オリジネータ（発信）」とは要求を開始
するゾロセッサと協働する、システム６２の各サブシス
テム（ＴＮＣ，ＧＷＹ、 ＴＧＯ）のことであり「サー
バ」とは、接続を行おうとするプロセッサと協働する各
サブシステムのことである。各サブシステムは複数のプ
ロセッサと協働するから、与えられた接続ではサブシス
テムはオリジネータ及びサーバの両サブシステムである
。
図は各処理素子間の典型的通信リンクの形成及び解放の
流れ図を示す。第４ｂ図の流れ図ではクラスタバスＴ４
の１つのパスによシ発信７°ロセッサ７２が他のクラス
タバス７４のプロセッサ７２と通信しようとする。この
応用のために「オリジネータ（発信）」とは要求を開始
するゾロセッサと協働する、システム６２の各サブシス
テム（ＴＮＣ，ＧＷＹ、 ＴＧＯ）のことであり「サー
バ」とは、接続を行おうとするプロセッサと協働する各
サブシステムのことである。各サブシステムは複数のプ
ロセッサと協働するから、与えられた接続ではサブシス
テムはオリジネータ及びサーバの両サブシステムである
。
ブロック１１２では発信ＴＮＯ７８（ＯＴＮＣりはその
クラスタバスＴ４で各プロセッサＴ２をポールしてプロ
セッサＴ２のいずれかが０ＴＮＣによシ要求アクション
を行っているかどうかを判定する０ＴＮｆ：！は、これ
がデシジョンブロック１１４により示すようにメツセー
ジフラグをセットしたプロセッサ７２を見出すまでプロ
セッサＴ２をゾールし続ける。ブロック１１６では０Ｔ
ＮＯがプロセッサの１つの中のセットしたメツセージフ
ラグを検出した後、０ＴＮＯハコノメッセージを発信プ
ロセッサのアクトバウンドバッファから０ＴＮＣ！の内
部メモリに転送する。各プロセッサＴ２は、フラグ、メ
ツセージ及びデータを記憶するのに専用のイ、バウアド
及びアウトバウンドのバッファを持つ。同様ニ各ＴＮＣ
７８はクラスタバス７４で各プロセッサに対し個別に専
用にしたバッファを持つ。すなわちブロック１１６では
発信プロセッサからのメツセージは、このプロセッサに
専用にした０ＴＮＣのメモリに記憶する。
クラスタバスＴ４で各プロセッサＴ２をポールしてプロ
セッサＴ２のいずれかが０ＴＮＣによシ要求アクション
を行っているかどうかを判定する０ＴＮｆ：！は、これ
がデシジョンブロック１１４により示すようにメツセー
ジフラグをセットしたプロセッサ７２を見出すまでプロ
セッサＴ２をゾールし続ける。ブロック１１６では０Ｔ
ＮＯがプロセッサの１つの中のセットしたメツセージフ
ラグを検出した後、０ＴＮＯハコノメッセージを発信プ
ロセッサのアクトバウンドバッファから０ＴＮＣ！の内
部メモリに転送する。各プロセッサＴ２は、フラグ、メ
ツセージ及びデータを記憶するのに専用のイ、バウアド
及びアウトバウンドのバッファを持つ。同様ニ各ＴＮＣ
７８はクラスタバス７４で各プロセッサに対し個別に専
用にしたバッファを持つ。すなわちブロック１１６では
発信プロセッサからのメツセージは、このプロセッサに
専用にした０ＴＮＣのメモリに記憶する。
ブロック１１８では０ＴＮＣは、メツセージヘッダから
所望の転送先プロセッサ（「サーバ」プロセッサ）を定
める。ブロック１２０では、ｏＴＮｃは、これが発信及
びサーバの各プロセッサ間のリンクを要求することを指
示するサービス要求を協働するＧＷＹ （ＯＧＷＹ）に
より通知する。ブロック１２２では０ＧＷＹはこ（７）
０ＣＨＶＹ Ｋ協働する。ＴＧｃ８８を介して０ＴＮ
ＣからＳＲＤ ９４に要求を送る。ブロック１２４では
８ＲＤ ９４ ｖ′ｉサーバＧＷＹ ８２ （ＥＩＧＷ
Ｙ）に要求を送る。サーバＧＷＹ ８２は、所望のサー
バプロセッサを接続したサーバＴＮＣ７８（ＳＴＮＣ）
Ｋ接続する。この要求は５ＧＷＹのｆｉｆｏバッファ
に記憶する。分りやすいように発信ＴＮＣからＳＲＤ
９４に転送される要求は「インバウンド」要求であシ、
ＳＲＤ ９４からサーバＴＮＣに転送される要求は「ア
ウトバウンド」要求であるとする。
所望の転送先プロセッサ（「サーバ」プロセッサ）を定
める。ブロック１２０では、ｏＴＮｃは、これが発信及
びサーバの各プロセッサ間のリンクを要求することを指
示するサービス要求を協働するＧＷＹ （ＯＧＷＹ）に
より通知する。ブロック１２２では０ＧＷＹはこ（７）
０ＣＨＶＹ Ｋ協働する。ＴＧｃ８８を介して０ＴＮ
ＣからＳＲＤ ９４に要求を送る。ブロック１２４では
８ＲＤ ９４ ｖ′ｉサーバＧＷＹ ８２ （ＥＩＧＷ
Ｙ）に要求を送る。サーバＧＷＹ ８２は、所望のサー
バプロセッサを接続したサーバＴＮＣ７８（ＳＴＮＣ）
Ｋ接続する。この要求は５ＧＷＹのｆｉｆｏバッファ
に記憶する。分りやすいように発信ＴＮＣからＳＲＤ
９４に転送される要求は「インバウンド」要求であシ、
ＳＲＤ ９４からサーバＴＮＣに転送される要求は「ア
ウトバウンド」要求であるとする。
ブロック１２６ではｓａｗＹは、そのバッファから要求
を、この要求がｆｉｆｏの頂部に達したときにアクセス
し、そして径路要求をＴｌ８９Ｂにその対応するＴＧＯ
Ｆ３８（ｓＴｏｃ）を介して送る。
を、この要求がｆｉｆｏの頂部に達したときにアクセス
し、そして径路要求をＴｌ８９Ｂにその対応するＴＧＯ
Ｆ３８（ｓＴｏｃ）を介して送る。
ブロック１２８ではＴＩＳ ９８は任意のＲＡＭメモリ
（ＧＷＹステータス／ ＲＡＭ ）をアクセスして５Ｇ
ＷＹ及び０ＧＷＹのビュジイ／アイドルの状態を検索す
る。デシジョンブロック１３０ではＴＩＳばＯ’ＧＷＹ
及び５ＧＷＹが共にアイドル状態であるかどうかを定め
乙。１１）Ｇｗｙ及び５ＧＷＹが共にアイドル状態でな
ければＴｌ８９８はブロック１３２でＳＧｗＹに否定応
答を送る。これに引続いてｓＧｗＹ８２はブロック１３
４で後で実行するためにｆｉｆｏの底部に要求を入れる
。
（ＧＷＹステータス／ ＲＡＭ ）をアクセスして５Ｇ
ＷＹ及び０ＧＷＹのビュジイ／アイドルの状態を検索す
る。デシジョンブロック１３０ではＴＩＳばＯ’ＧＷＹ
及び５ＧＷＹが共にアイドル状態であるかどうかを定め
乙。１１）Ｇｗｙ及び５ＧＷＹが共にアイドル状態でな
ければＴｌ８９８はブロック１３２でＳＧｗＹに否定応
答を送る。これに引続いてｓＧｗＹ８２はブロック１３
４で後で実行するためにｆｉｆｏの底部に要求を入れる
。
しかし０ＧＷＹ及びＢＧＷＹが共にアイドル状態であれ
ば、ブロック１３６でＴｌ８９８はそのＧＷＹステータ
スＲＡＭをマークし０ＧＷＹ及び５ＧＷＹが共にビュゾ
イであることを指示する。ブロック１３８ではＴ工Ｅ１
９８は、接続制御バス１１１を介し０ＧＷＹ及び５ＧＷ
Ｙ間の接続を行う。この接続を行った後ＴｌＳはブロッ
ク１４０で０ＧＷＹ及び５ＧＷＹの両方に肯定応答信号
を送る。
ば、ブロック１３６でＴｌ８９８はそのＧＷＹステータ
スＲＡＭをマークし０ＧＷＹ及び５ＧＷＹが共にビュゾ
イであることを指示する。ブロック１３８ではＴ工Ｅ１
９８は、接続制御バス１１１を介し０ＧＷＹ及び５ＧＷ
Ｙ間の接続を行う。この接続を行った後ＴｌＳはブロッ
ク１４０で０ＧＷＹ及び５ＧＷＹの両方に肯定応答信号
を送る。
ブロック１４２では５ＧＷＹは５ＴＮＯに肯定応答を送
り、０ＧＷＹは０ＴＮＯに肯定応答を送る。０ＴＮＯは
ブロック１４４で５ＴＮＯに「送信要求」信号を送り、
ＥＩＴＮＣ！はブロック１４６で０ＴＮＣに「送信の肯
定応答」信号を送る。
り、０ＧＷＹは０ＴＮＯに肯定応答を送る。０ＴＮＯは
ブロック１４４で５ＴＮＯに「送信要求」信号を送り、
ＥＩＴＮＣ！はブロック１４６で０ＴＮＣに「送信の肯
定応答」信号を送る。
ブロック１４８では０ＴＮＯはＴＩＮ １Ｑ ５で生じ
た接続を経て、５ＴＮＣ’ｌ介し発信プロセッサからサ
ーバプロセッサにメツセージを送る。メツセージ転送を
終えた後５ＴＮＯはブロック１５０で５ＧＷＹに解放要
求を送る。８ＧＷＹはブロック１５２でＳ’ｌ’Ｇｃを
介しＴ工ｓ９８に解放要求を送る。ブロック１５４では
解放要求を受けたときにＴＩＳ ９８はその内部レジス
タをマークして、０ＧＷＹ及び５ＧＷＹが共にアイドル
中で新らたな接続のできることを指示する。
た接続を経て、５ＴＮＣ’ｌ介し発信プロセッサからサ
ーバプロセッサにメツセージを送る。メツセージ転送を
終えた後５ＴＮＯはブロック１５０で５ＧＷＹに解放要
求を送る。８ＧＷＹはブロック１５２でＳ’ｌ’Ｇｃを
介しＴ工ｓ９８に解放要求を送る。ブロック１５４では
解放要求を受けたときにＴＩＳ ９８はその内部レジス
タをマークして、０ＧＷＹ及び５ＧＷＹが共にアイドル
中で新らたな接続のできることを指示する。
ＭＴＮ ｉ Ｑの多くの素子は機器故障の場合に完全々
冗長度を得るために二重にしである。システム保守プロ
セッサＴ６、ＴＭＣ７３、ＴＭＯ１０２、ＴＧＣ８８、
ＳＲＤ ９４、Ｔｌ５９８、ＴＩＮ １Ｑ ５及びＧＷ
Ｙはすべて二重に設けである。分りゃすいようにボード
の冗長の対は単位すなわちＴＮＣ７８又はＴＮＯ対７８
と称するが、各別のノドードは「コぎ−Ａ又はコピーＢ
」たとえば「ＴＭＣコぎ−Ａ」と呼称する。
冗長度を得るために二重にしである。システム保守プロ
セッサＴ６、ＴＭＣ７３、ＴＭＯ１０２、ＴＧＣ８８、
ＳＲＤ ９４、Ｔｌ５９８、ＴＩＮ １Ｑ ５及びＧＷ
Ｙはすべて二重に設けである。分りゃすいようにボード
の冗長の対は単位すなわちＴＮＣ７８又はＴＮＯ対７８
と称するが、各別のノドードは「コぎ−Ａ又はコピーＢ
」たとえば「ＴＭＣコぎ−Ａ」と呼称する。
冗長度構成の変型
図示のようにＭＴＮ １Ｑは全プレーン素子間の交差接
続により完全に２Ｎ冗長度を持つようにしである。ＴＧ
ｏ ８８及びデートウェイ８２間の接続はＴＧＣ対８８
のデュプレックス故障によっても通信のできなくなるこ
とがないようにしである。シンプレックス故障では他の
冗長度レベルのなくなることがない。すなわちＴＧＯコ
ピー８８のシンプレックス故障はＴＮＣ対Ｔ８の冗長度
に影響を及ぼさない。この保護作用は、クラスタバス７
４のＴＮＣＴ８への接続とＧＷＹ Ｂ ２及び１００８
８間の接続とによって得られる。各クラスタバス１４は
２つのＴＮＣ７８に接続され又各ＴＮ（３７８は異なる
対のＴＧｏ ８８にアクセスしであるから、クラスタに
協働する４つの全部のＴＧＣ８８が全クラスタをなくす
のに故障しなければならない。好適とする実施例では２
つのＴＮＯ７８を各クラスタバスＴ４に接続しである。
続により完全に２Ｎ冗長度を持つようにしである。ＴＧ
ｏ ８８及びデートウェイ８２間の接続はＴＧＣ対８８
のデュプレックス故障によっても通信のできなくなるこ
とがないようにしである。シンプレックス故障では他の
冗長度レベルのなくなることがない。すなわちＴＧＯコ
ピー８８のシンプレックス故障はＴＮＣ対Ｔ８の冗長度
に影響を及ぼさない。この保護作用は、クラスタバス７
４のＴＮＣＴ８への接続とＧＷＹ Ｂ ２及び１００８
８間の接続とによって得られる。各クラスタバス１４は
２つのＴＮＣ７８に接続され又各ＴＮ（３７８は異なる
対のＴＧｏ ８８にアクセスしであるから、クラスタに
協働する４つの全部のＴＧＣ８８が全クラスタをなくす
のに故障しなければならない。好適とする実施例では２
つのＴＮＯ７８を各クラスタバスＴ４に接続しである。
すなわちＴＮＣのデュプレックス故障によって全クラス
タをなくすことができる。互いに異なるクラスタに冗長
プロセッサを設けることにより冗長度を向上させること
ができる。しかしこの冗長構造では付加的なノ・−ドウ
エアとさらに高い費用とが必要である。
タをなくすことができる。互いに異なるクラスタに冗長
プロセッサを設けることにより冗長度を向上させること
ができる。しかしこの冗長構造では付加的なノ・−ドウ
エアとさらに高い費用とが必要である。
ＴＭＣ１０２は、２Ｎ冗長であり、ＭＴＮ １０に対す
る保守通信制御機能と共にクロック分散機能を生ずる。
る保守通信制御機能と共にクロック分散機能を生ずる。
費用及び複雑さをわずかに増して、各ＴＭＣコぎ−１０
２に２個の発信器を設けてタイミング分散機能に一層高
い冗長度を与えることができる。
２に２個の発信器を設けてタイミング分散機能に一層高
い冗長度を与えることができる。
ＭＴＮ １０では各処理素子間の通信は若干のレベルで
進行する。分りやすいように４つの通信レベルを第１表
に要約しである。
進行する。分りやすいように４つの通信レベルを第１表
に要約しである。
第１表
通信レベル
レベル１ プリセッサ間のリンクの生成とこれからの引
接く解放とを要求する接続 プロトコル レベル２ ＴＮＣ！ カラＴＮＯへノプロトコルレベ
ル６ プロセッサからプロセッサへのプロトコル レベル４ 冗長プレーンの追跡、パリティ、タイミング
及び選択 伝送ノードコントローラ 第５図はＴＮＯ−７８のブロック図を示す。ＴＮ０７８
は、保守インタフェース１５８を介してプロセッサノー
ド保守リンク９０に接続した内部ＲＡＭメモリ１５６ａ
及びコードメモリ１５６ｂを持つパケット制御プロセッ
サ（ＰＣＰ） １５６を備えている。ＰＯＰ １５６は
又その協働するＧＷＹ ８２に保持信号回線１６０によ
シ接続しである。信号回線１６０は処理ノードリンク８
４の一部である。処理ノードリンク８４のＧＷＹ送信バ
ス１６２及びＧＷＹ受信バス１６４はＧＷＹインタフェ
ース１６６に接続しである。ＧＷＹインタフェース１６
６は、ｐａｐ １５６に接続したＰＣＰレベル２インタ
フェース１６８に接続しである。ｐａｐミルレベル２イ
ンタフエース１６又レベル２伝送装置１７０とＧＷＹイ
ンタフェース１６６のデータ出力１７２とに接続シであ
る。ＰＯＰレベル２インタフェース１６８は又レベル２
コントローラ１７６のステータス出力１７４に接続しで
ある。
接く解放とを要求する接続 プロトコル レベル２ ＴＮＣ！ カラＴＮＯへノプロトコルレベ
ル６ プロセッサからプロセッサへのプロトコル レベル４ 冗長プレーンの追跡、パリティ、タイミング
及び選択 伝送ノードコントローラ 第５図はＴＮＯ−７８のブロック図を示す。ＴＮ０７８
は、保守インタフェース１５８を介してプロセッサノー
ド保守リンク９０に接続した内部ＲＡＭメモリ１５６ａ
及びコードメモリ１５６ｂを持つパケット制御プロセッ
サ（ＰＣＰ） １５６を備えている。ＰＯＰ １５６は
又その協働するＧＷＹ ８２に保持信号回線１６０によ
シ接続しである。信号回線１６０は処理ノードリンク８
４の一部である。処理ノードリンク８４のＧＷＹ送信バ
ス１６２及びＧＷＹ受信バス１６４はＧＷＹインタフェ
ース１６６に接続しである。ＧＷＹインタフェース１６
６は、ｐａｐ １５６に接続したＰＣＰレベル２インタ
フェース１６８に接続しである。ｐａｐミルレベル２イ
ンタフエース１６又レベル２伝送装置１７０とＧＷＹイ
ンタフェース１６６のデータ出力１７２とに接続シであ
る。ＰＯＰレベル２インタフェース１６８は又レベル２
コントローラ１７６のステータス出力１７４に接続しで
ある。
第１制御出力１γ８はレベル２伝送装置１７０に接続さ
ｔ１又データポート１８０はレベル２伝送装置１７０に
接続しである。第１マルチプレクサ１８２はレベル２コ
ントローラ１７６のデータ出力１８０から又レベル２伝
送装置１７０から入力を受ける。第１マルチプレクサ１
８２の出力はＧＷＹインタフェース１６６に接続しであ
る。第２のマルチプレクサ１８４ハ、レベル２コントロ
ーラ１７６の・制御出力１８６から又レベル２伝送装置
１７０からの制御出力１８８から入力を受ける。
ｔ１又データポート１８０はレベル２伝送装置１７０に
接続しである。第１マルチプレクサ１８２はレベル２コ
ントローラ１７６のデータ出力１８０から又レベル２伝
送装置１７０から入力を受ける。第１マルチプレクサ１
８２の出力はＧＷＹインタフェース１６６に接続しであ
る。第２のマルチプレクサ１８４ハ、レベル２コントロ
ーラ１７６の・制御出力１８６から又レベル２伝送装置
１７０からの制御出力１８８から入力を受ける。
第２マルチルクサ１８４は出力をＧＷＹインタフェース
１６６に接続しである。ＧＷＹインタフェース１６６の
データポート１７２は又レベル２伝送装置１７０に接続
しである。
１６６に接続しである。ＧＷＹインタフェース１６６の
データポート１７２は又レベル２伝送装置１７０に接続
しである。
ＰＣ！Ｐ １５６は又ＰＣＰレベル６インタフエース１
９０に接続しである。レベル６コントローラデータバス
１９２はｐｃｐレベル６インタフエース１９０を、レベ
ル６コントローラ１９６のデータポート１９４、レベル
３伝送装置１９８及び第３マルチプレクサ２００に接続
する。ＴＸデータバス２０２はＰｃ！Ｐレベル３インタ
フェースをレベル６コントローラ、パリティチエツク２
０４及び第４マルチプＶクサ２０６に接続する。レベル
３コントローラ制御／ステータス回線２０８は又ＰｏＰ
レベル３インタフェース１９０をレベル６コントローラ
１９６に接続する。
９０に接続しである。レベル６コントローラデータバス
１９２はｐｃｐレベル６インタフエース１９０を、レベ
ル６コントローラ１９６のデータポート１９４、レベル
３伝送装置１９８及び第３マルチプレクサ２００に接続
する。ＴＸデータバス２０２はＰｃ！Ｐレベル３インタ
フェースをレベル６コントローラ、パリティチエツク２
０４及び第４マルチプＶクサ２０６に接続する。レベル
３コントローラ制御／ステータス回線２０８は又ＰｏＰ
レベル３インタフェース１９０をレベル６コントローラ
１９６に接続する。
レイヤ６コントローラ１９６は、第５マルチゾレクサ２
１２に接続した制御ポー）２１０を持つ。
１２に接続した制御ポー）２１０を持つ。
制御回線２１４はレベル３コントローラ１９６をレベル
６伝送装置１９８に接続する。レベル６伝送装置１９８
は、第３マルチゾレクサ２００の第２の入力に接続した
第２のパリティチエツク２１６に接続しである。レベル
３伝送装置１９８の制御ポート２１７は第５マルチプレ
クサ２１２の第２人力に接続しである。第６マルチプレ
クサ２００の出力は、クラスタインフェース２２２のデ
ータポート２２０に接続した第１パリテイジエネレータ
２１８に接続しである。第５マルチゾレクサ２１２の出
力はクラスタインタフェース２２２の制御ポート２２４
に接続しである。第１パリテイチエツク２０４は又クラ
スタ２２２のデータポート２２３に接続しである。クラ
スタバス７４はクラスタインタフェース２２２に接続し
である。
６伝送装置１９８に接続する。レベル６伝送装置１９８
は、第３マルチゾレクサ２００の第２の入力に接続した
第２のパリティチエツク２１６に接続しである。レベル
３伝送装置１９８の制御ポート２１７は第５マルチプレ
クサ２１２の第２人力に接続しである。第６マルチプレ
クサ２００の出力は、クラスタインフェース２２２のデ
ータポート２２０に接続した第１パリテイジエネレータ
２１８に接続しである。第５マルチゾレクサ２１２の出
力はクラスタインタフェース２２２の制御ポート２２４
に接続しである。第１パリテイチエツク２０４は又クラ
スタ２２２のデータポート２２３に接続しである。クラ
スタバス７４はクラスタインタフェース２２２に接続し
である。
第４マルチゾレクサ２０６への第２人力は、ＰＣＰレベ
ル６インタフエース１９０に接続した送信ｆ１ｆ０２２
６から受信する。縦方向冗長度コード（Ｉ、Ｒｅ ）ジ
ェネレータ２２８の出力は第４マルチゾレクサの第６人
力に接続しである。ＬＲＣジェネレータ２２８への入力
は第６マルチゾレクサ２３０に又ＲＸデータバス２０２
に接続しである。第６マルチゾレクサ２３０は又レベル
６コントローラーｒ’ −ｐ ハスｉ ９２及び第２パ
リテイチエツク２１６に接続しである。第６マルチプレ
クサ２３０の出力は、ＰＣＰレベル３インタフェース１
９０に接続した受信ｆｉｆｏに接続しである。
ル６インタフエース１９０に接続した送信ｆ１ｆ０２２
６から受信する。縦方向冗長度コード（Ｉ、Ｒｅ ）ジ
ェネレータ２２８の出力は第４マルチゾレクサの第６人
力に接続しである。ＬＲＣジェネレータ２２８への入力
は第６マルチゾレクサ２３０に又ＲＸデータバス２０２
に接続しである。第６マルチゾレクサ２３０は又レベル
６コントローラーｒ’ −ｐ ハスｉ ９２及び第２パ
リテイチエツク２１６に接続しである。第６マルチプレ
クサ２３０の出力は、ＰＣＰレベル３インタフェース１
９０に接続した受信ｆｉｆｏに接続しである。
レベル２云送装置１７０は、レベル３伝送装置１９８に
又データポート２３４を介してＴＭＳメモリ２３２に接
続しである。アドレス／制御ポート２３６は、第７マル
チプレクサ２３８に接続しである。マルチプレクサ２３
８の各人力はそれぞれレベル２伝送装置１７０及びレベ
ル３伝送装置１９８に接続してめる。
又データポート２３４を介してＴＭＳメモリ２３２に接
続しである。アドレス／制御ポート２３６は、第７マル
チプレクサ２３８に接続しである。マルチプレクサ２３
８の各人力はそれぞれレベル２伝送装置１７０及びレベ
ル３伝送装置１９８に接続してめる。
動作時にはＴＮ（！ ７８により複数のプロセッサ７２
１１１−ＧＷＹ ８２ Ｋ接続Ｌテ、ＧｗＹ８２を有効
Ｋｆ吏用することができる。ＴＮＣはＧＷＹ Ｂ ２を
経てＭＴＮ １０と通信する。ＴＮＯ７８は、これを接
続した各プロセッサ７２間の全メツセージ通信量を取扱
い又ＧＷＹ ８２を経て各プロセッサＴ２への又各プロ
セッサ７２からの全部のメツセージ通信量を取扱うよう
に応答できる。
１１１−ＧＷＹ ８２ Ｋ接続Ｌテ、ＧｗＹ８２を有効
Ｋｆ吏用することができる。ＴＮＣはＧＷＹ Ｂ ２を
経てＭＴＮ １０と通信する。ＴＮＯ７８は、これを接
続した各プロセッサ７２間の全メツセージ通信量を取扱
い又ＧＷＹ ８２を経て各プロセッサＴ２への又各プロ
セッサ７２からの全部のメツセージ通信量を取扱うよう
に応答できる。
レベル６コントローラ１９６、レベル３ 伝送装置１１
１９８及びクラスタパスインタフェース２２２から成る
レベル６サゾス テムはＴＭＩ３メモリ２３２及びプロ
セッサ７２間のパケットデータの転送に応答できる。レ
ベル６コントローラ１９６は、これをそのタスクを行う
ようにプログラムする方式でマイクロプロセッサに類似
している。レベル３伝送装置１９８は、レベル３コント
ローラ１９６の制御のもとにあるＤＭＡチャネルである
。レベル６コントローラ１９６の主要な機能は、クラス
タゾロセッサ７２をポールし、プロセッサステータスに
よシ示すようにプロセッサ１２に又はプロセッサ７２か
らデータを転送するようにＶペル６伝送装置１９８を準
備することでおる。レベル３ヨントローラ１９６は、こ
れ等の転送についてのパケットレベルステータス情報な
ｆｉｆｏ ’ｌ ３３を経てＰＣＢ １５６に通信し信
号タスク完了のためＫＰＯＰ １５６に割込むことがで
きる。レベル６コントローラ１９６及びレベル３伝送装
置１９８についてはさらに詳しく後述する。Ｌ６゜は又
Ｌ３Ｔとｐｘ及びＴＸのｆｉｆｏとを介してＴＭＳメモ
リ及びｐａｐ間のパケット伝送ができる。
１９８及びクラスタパスインタフェース２２２から成る
レベル６サゾス テムはＴＭＩ３メモリ２３２及びプロ
セッサ７２間のパケットデータの転送に応答できる。レ
ベル６コントローラ１９６は、これをそのタスクを行う
ようにプログラムする方式でマイクロプロセッサに類似
している。レベル３伝送装置１９８は、レベル３コント
ローラ１９６の制御のもとにあるＤＭＡチャネルである
。レベル６コントローラ１９６の主要な機能は、クラス
タゾロセッサ７２をポールし、プロセッサステータスに
よシ示すようにプロセッサ１２に又はプロセッサ７２か
らデータを転送するようにＶペル６伝送装置１９８を準
備することでおる。レベル３ヨントローラ１９６は、こ
れ等の転送についてのパケットレベルステータス情報な
ｆｉｆｏ ’ｌ ３３を経てＰＣＢ １５６に通信し信
号タスク完了のためＫＰＯＰ １５６に割込むことがで
きる。レベル６コントローラ１９６及びレベル３伝送装
置１９８についてはさらに詳しく後述する。Ｌ６゜は又
Ｌ３Ｔとｐｘ及びＴＸのｆｉｆｏとを介してＴＭＳメモ
リ及びｐａｐ間のパケット伝送ができる。
レベル２サデシステムはＴＭＳメモリ２３２及びアタッ
チされたＧＷＹ ８２間のパケットデータの伝送に応答
できる。レベル２サブシステムはレベル２コントローラ
１７６及びレベル２伝送装置１７０から成っている。レ
ベル２コントローラは又これがそのタスクを行うように
プログラムされている点でマイクロプロセッサに類似し
ている。しかしレベル３コントローラ１９６とは異なっ
てレベル２コントローラ１７６は、イベント巡動され、
割込みハンドラだけを実行するプロセッサとして最もよ
く見ることができる。レベル２コントローラ１７６によ
りＧＷＹ ８２から又はＰＣＰ ｉ ５６から受ける刺
激によυレベル２コントローラがこの刺激に対し特定の
ハンドラを実行することができる。
チされたＧＷＹ ８２間のパケットデータの伝送に応答
できる。レベル２サブシステムはレベル２コントローラ
１７６及びレベル２伝送装置１７０から成っている。レ
ベル２コントローラは又これがそのタスクを行うように
プログラムされている点でマイクロプロセッサに類似し
ている。しかしレベル３コントローラ１９６とは異なっ
てレベル２コントローラ１７６は、イベント巡動され、
割込みハンドラだけを実行するプロセッサとして最もよ
く見ることができる。レベル２コントローラ１７６によ
りＧＷＹ ８２から又はＰＣＰ ｉ ５６から受ける刺
激によυレベル２コントローラがこの刺激に対し特定の
ハンドラを実行することができる。
レベル２コントローラ１７６はプロクラムコード内で分
岐し又は検査するプログラムを支援シナい。
岐し又は検査するプログラムを支援シナい。
特定の・・ンドラの実行は特定の・・−ドウエアイベン
トに応答して行われる。全部の分岐及び検査はハードウ
ェアによシ行われる。レベル２：ｒ７）。
トに応答して行われる。全部の分岐及び検査はハードウ
ェアによシ行われる。レベル２：ｒ７）。
−ラ１γ６の主機能は、ＴＮＣ７ｇ及びＧＷＹ ８２で
生ずるイベントの順序に応答してパケットデータ転送の
ためにレベル２伝送装置１７０を設定することである。
生ずるイベントの順序に応答してパケットデータ転送の
ためにレベル２伝送装置１７０を設定することである。
この場合レベル２伝送装置１７０はＧＷＹ ８２及びＴ
ＭＳメモリ２３２間のデータの転送を制御する。パケッ
ト−レベルステータス情報はレベル２コントローラ１７
６により若干のステータスレジスタを経てｐａｐ １５
６に送る。レベル２コントローラ１７６は、信号イベン
ト又はタスクの完了に対し割込みを使うことによりｐａ
ｐ １５６に割込むことができる。
ＭＳメモリ２３２間のデータの転送を制御する。パケッ
ト−レベルステータス情報はレベル２コントローラ１７
６により若干のステータスレジスタを経てｐａｐ １５
６に送る。レベル２コントローラ１７６は、信号イベン
ト又はタスクの完了に対し割込みを使うことによりｐａ
ｐ １５６に割込むことができる。
レベル２コントローラ１７６及びレベル６コントローラ
１９６は、各コントローラ１７６ 、１９６によりＰＣ
Ｐ １５６に送られるステータス情報に基づいてｐａｐ
ｌ ５６により制御される。Ｐａｐ １５６は、たと
えばクラスタプロセッサ７２から受けるメツセージを同
じクラスタの一部であるプロセッサにアドレス指定し従
ってレベル６伝送装置１９８によりクラスタに送り戻さ
れなければならないかどうか、又は特定のＴＮＯγ８に
接続してないクラスタ内のプロセッサ７２にアドレス指
定し従ってレベル２伝送装置１７０を使いＭＴＮ １０
を経て送らなければならないかどうかというステータス
情報に基づいてどのような作用を行わなければならない
かを定める。ｐａｐ ｉ ５６は又ＴＭＳメモリ２３２
内のバッファ割当てを管理し又そのクラスタプロセッサ
γ２のサービス中／非す−ビス中のステータスのトラッ
クを保持するのに応答できる。
１９６は、各コントローラ１７６ 、１９６によりＰＣ
Ｐ １５６に送られるステータス情報に基づいてｐａｐ
ｌ ５６により制御される。Ｐａｐ １５６は、たと
えばクラスタプロセッサ７２から受けるメツセージを同
じクラスタの一部であるプロセッサにアドレス指定し従
ってレベル６伝送装置１９８によりクラスタに送り戻さ
れなければならないかどうか、又は特定のＴＮＯγ８に
接続してないクラスタ内のプロセッサ７２にアドレス指
定し従ってレベル２伝送装置１７０を使いＭＴＮ １０
を経て送らなければならないかどうかというステータス
情報に基づいてどのような作用を行わなければならない
かを定める。ｐａｐ ｉ ５６は又ＴＭＳメモリ２３２
内のバッファ割当てを管理し又そのクラスタプロセッサ
γ２のサービス中／非す−ビス中のステータスのトラッ
クを保持するのに応答できる。
ＴＭＳメモリ２３２はパケットデータに対する中央記憶
場所として作用する。ＴＮＣ７８により受けるパケット
は、レベル６伝送装置１９８及びレベル２伝送装置１７
０によりＴＭＳメモリ２３２に記憶する。
場所として作用する。ＴＮＣ７８により受けるパケット
は、レベル６伝送装置１９８及びレベル２伝送装置１７
０によりＴＭＳメモリ２３２に記憶する。
保守通信インタフェースはＭＴＮ ｉ Ｑ内の保守機能
を行うのに使うレベル４プロトコルを支援する。
を行うのに使うレベル４プロトコルを支援する。
このインタフェースはｆｉｆｏバッファを持つ２条の全
デュプレックス高速並列通信チャネルから成っている。
デュプレックス高速並列通信チャネルから成っている。
これ等のチャネルは保守機能に応答できる冗長の対のＴ
ＧＣ！ ８８に対しｐａｐ １５６をインタフェースと
する。
ＧＣ！ ８８に対しｐａｐ １５６をインタフェースと
する。
ｐａｐ ｉ ５６は高速マイクロプロセッサである。
ｐａｐ １５６の処理機能を実現するのにモトローラ６
８０２０型プロセッサを使うのがよい。ＰＣＰ１５６は
内部記憶メモＩＪ １５６ ａ及びコードメモリ１５６
ｂを含む。ｐａｐ １５６は、ＴＮＣ７８の全部のデバ
イス及びサブシステムの初期設定とレベル２コントロー
ラ１７６及びレベル６コントローラ１９６の制御とパケ
ットレベルメツセージ径路指定及びバッファ管理とに対
し応答できる。
８０２０型プロセッサを使うのがよい。ＰＣＰ１５６は
内部記憶メモＩＪ １５６ ａ及びコードメモリ１５６
ｂを含む。ｐａｐ １５６は、ＴＮＣ７８の全部のデバ
イス及びサブシステムの初期設定とレベル２コントロー
ラ１７６及びレベル６コントローラ１９６の制御とパケ
ットレベルメツセージ径路指定及びバッファ管理とに対
し応答できる。
レベル６コントローラ１９６／ｉｉ）”レベル２コント
ローラ１７６はＲＡＭベースのステートコントローラで
ある。各コントローラ１７６．１９６は二重ポートＲＡ
Ｍを使いこれ等のコントローラをＰＣＰ１５６によりｐ
ａｐミルインタフェース１６１９０を経てアクセスでき
るようにする。好適とする実施例ではレベル２コントロ
ーラ１７６及びレベル３コントロー−ｙ １９６ ｔｄ
、−ｔｔ１４’：Ｊｔステートコントローラとこのステ
ートコントローラ及びｐａｐ １５６によシアクセスす
ることのできる二重ポートメモリとを備えている。これ
等のステートコントローラは逐次計数ロジック及びデコ
ードロジックを備え、外部判定基準と制御ＲＡＭに記憶
したプログラムとに基づいて制御機能及びプログラム飛
越しを行う。
ローラ１７６はＲＡＭベースのステートコントローラで
ある。各コントローラ１７６．１９６は二重ポートＲＡ
Ｍを使いこれ等のコントローラをＰＣＰ１５６によりｐ
ａｐミルインタフェース１６１９０を経てアクセスでき
るようにする。好適とする実施例ではレベル２コントロ
ーラ１７６及びレベル３コントロー−ｙ １９６ ｔｄ
、−ｔｔ１４’：Ｊｔステートコントローラとこのステ
ートコントローラ及びｐａｐ １５６によシアクセスす
ることのできる二重ポートメモリとを備えている。これ
等のステートコントローラは逐次計数ロジック及びデコ
ードロジックを備え、外部判定基準と制御ＲＡＭに記憶
したプログラムとに基づいて制御機能及びプログラム飛
越しを行う。
レベル２伝送装置１７０及びレベル６伝送装置１９８は
本質的にＤＭＡコントローラである。レベル６伝送装置
１９８は、受信ｆｉｆｏ ２３３、送信ｆ１ｆｏ２２６
及びクラスタパスインタフェース２２′；！によｆｉ
ＴＭＳメモリに対しアクセス作用を生ずる。
本質的にＤＭＡコントローラである。レベル６伝送装置
１９８は、受信ｆｉｆｏ ２３３、送信ｆ１ｆｏ２２６
及びクラスタパスインタフェース２２′；！によｆｉ
ＴＭＳメモリに対しアクセス作用を生ずる。
レベル２伝送装置１γ０はＴＭＳメモリ２３２及びＧＷ
Ｙ ’ｆンタフエース１６６の間のデータ転送を行う。
Ｙ ’ｆンタフエース１６６の間のデータ転送を行う。
第４ｂ図の流れ図について前記したようにＴＮＯ７８は
、メツセージに対しプロセッサγ２をポールしプロセッ
サ７２及びＧＷＹ ８２の間にデータを転送スる。レベ
ル５コントローラ１９６はプロセッサ７２及びＴＭＳメ
モリ２３２間のメモＩＪ 伝送を開始スル。レベル３コ
／トローラ１９６の二重ボー ） ＲＡＭメモリは、Ｔ
ＮＯ７８によりサービスを賀けるクラスタパス７４で各
プロセッサ７２に専甲のセクションに分割される。ＰＣ
Ｐ１５６は、各プロセッサ１２のステータスに従って動
作中にレベル６コントローラ１９日のコードを修飾する
。たとえばレベルろコントローラ１９６は、メツセージ
に対し若干のプロセッサを走査し、同じ実行サイクル内
で若干のプロセッサ７２に又他のプロセッサγ２からデ
ータを転送する。すなわちレベル６コントローラ１９Ｇ
は各プロセッサ７２に対して直列にコードを実行する。
、メツセージに対しプロセッサγ２をポールしプロセッ
サ７２及びＧＷＹ ８２の間にデータを転送スる。レベ
ル５コントローラ１９６はプロセッサ７２及びＴＭＳメ
モリ２３２間のメモＩＪ 伝送を開始スル。レベル３コ
／トローラ１９６の二重ボー ） ＲＡＭメモリは、Ｔ
ＮＯ７８によりサービスを賀けるクラスタパス７４で各
プロセッサ７２に専甲のセクションに分割される。ＰＣ
Ｐ１５６は、各プロセッサ１２のステータスに従って動
作中にレベル６コントローラ１９日のコードを修飾する
。たとえばレベルろコントローラ１９６は、メツセージ
に対し若干のプロセッサを走査し、同じ実行サイクル内
で若干のプロセッサ７２に又他のプロセッサγ２からデ
ータを転送する。すなわちレベル６コントローラ１９Ｇ
は各プロセッサ７２に対して直列にコードを実行する。
ＰＣＰ １５６は前回の実行から得られる活動に従って
コードを変更する。
コードを変更する。
発１ｇＴＮＣの動作
たとえばプロセッサがそのステータスバッファにこのプ
ロセッサがインパウンＶメツセージを送ろうとすること
を指示するフラグセットを持つ場合ニ、レベル６コント
ローラ１９６Ｕそのプロセッサの走査中にメツセージフ
ラグを検出し、パリティチエツク２０４及び第６マルチ
ルクサ２３０を介してプロセッサ７２から受信ｆｉｆｏ
２３３にヘッダを転送する。ヘッダに応答してｐｃｐ
１５６はレベル６コントローラＲＡＭ １９５内のｔ
ｉ制御バツファヲ変工て、レベル６コントローラの次の
パスでデータをレベル６伝送装置１９８を介してプロセ
ッサ７２から７ＭＳメモリ２３２に転送するようにする
。転送を行うようにするには、レベル６コントローラ１
９６はレベル６伝送装置１９８にＴＭＩ３メモリ２３２
内のアドレスと転送しようとするバイトの数のバイト計
数とを加える。所要の使用可能信号を第４マルチプレク
サ２０６に又レベル６コントローラ１９６にレベル６コ
ントローラデータバス１９２及び制御回線２１４を介し
て送りデータ転送径路を設定する。レベル６伝送装置１
９８は、データを７ＭＳメモリ２３２に転送するのに必
要な制御信号を発生する。
ロセッサがインパウンＶメツセージを送ろうとすること
を指示するフラグセットを持つ場合ニ、レベル６コント
ローラ１９６Ｕそのプロセッサの走査中にメツセージフ
ラグを検出し、パリティチエツク２０４及び第６マルチ
ルクサ２３０を介してプロセッサ７２から受信ｆｉｆｏ
２３３にヘッダを転送する。ヘッダに応答してｐｃｐ
１５６はレベル６コントローラＲＡＭ １９５内のｔ
ｉ制御バツファヲ変工て、レベル６コントローラの次の
パスでデータをレベル６伝送装置１９８を介してプロセ
ッサ７２から７ＭＳメモリ２３２に転送するようにする
。転送を行うようにするには、レベル６コントローラ１
９６はレベル６伝送装置１９８にＴＭＩ３メモリ２３２
内のアドレスと転送しようとするバイトの数のバイト計
数とを加える。所要の使用可能信号を第４マルチプレク
サ２０６に又レベル６コントローラ１９６にレベル６コ
ントローラデータバス１９２及び制御回線２１４を介し
て送りデータ転送径路を設定する。レベル６伝送装置１
９８は、データを７ＭＳメモリ２３２に転送するのに必
要な制御信号を発生する。
プロセッサ７２からのデータを７ＭＳメモリ２３２に記
憶した後、ＰＣＰ１５６はレベル２コントローラ１７６
にコードを送り７ＭＳメモリ２３２からＧＷＹインタフ
ェース１６６にデータを転送する。
憶した後、ＰＣＰ１５６はレベル２コントローラ１７６
にコードを送り７ＭＳメモリ２３２からＧＷＹインタフ
ェース１６６にデータを転送する。
レベル２コントローラ１γ６はレベル６コントローラ１
９６と同様に動作する。７ＭＳメモリ２３２から（）Ｗ
Ｙインタフェース１６６にデータを転送するにはレベル
２コントローラ１７６はレベル２伝送装置１γ０で転送
を開始する。レベル２コントローラ１γ６はレベル２伝
送装置１７０にアドレスポインタと転送しようとするバ
イトの数の計数とを送るが、ＭＴＮｌｏによる接続を生
ずるまでは転送を実行しない。ＭＴＮｌｏで接続を開始
するには、レベル２コントローラ１７６は処理ノードリ
ンク８４のＧＷＹ送信バス１６２を介してＧＷＹ ８２
に要求を送る。ＧＷＹ ８２にサービスの要求を通知し
た後、ＴＮＯ７８はＧＷＹからのオリジネータ径路肯定
応答を待機する。オリジネータ径路肯定応答に応答して
Ｌ２０は［送信要求（ＲＴＳ） Ｊのメツセージをサー
バＴＮＣに送信し、［クリア・センド（Ｃ！ＴＳ） Ｊ
メツセージを待機する。「クリア・センド」肯定応答を
サービングＴＮＣからレベル２コントローラ１７６によ
り受信すると、前回に設定したデータの転送をレベル２
伝送装置１γ０を経て実行する。
９６と同様に動作する。７ＭＳメモリ２３２から（）Ｗ
Ｙインタフェース１６６にデータを転送するにはレベル
２コントローラ１７６はレベル２伝送装置１γ０で転送
を開始する。レベル２コントローラ１γ６はレベル２伝
送装置１７０にアドレスポインタと転送しようとするバ
イトの数の計数とを送るが、ＭＴＮｌｏによる接続を生
ずるまでは転送を実行しない。ＭＴＮｌｏで接続を開始
するには、レベル２コントローラ１７６は処理ノードリ
ンク８４のＧＷＹ送信バス１６２を介してＧＷＹ ８２
に要求を送る。ＧＷＹ ８２にサービスの要求を通知し
た後、ＴＮＯ７８はＧＷＹからのオリジネータ径路肯定
応答を待機する。オリジネータ径路肯定応答に応答して
Ｌ２０は［送信要求（ＲＴＳ） Ｊのメツセージをサー
バＴＮＣに送信し、［クリア・センド（Ｃ！ＴＳ） Ｊ
メツセージを待機する。「クリア・センド」肯定応答を
サービングＴＮＣからレベル２コントローラ１７６によ
り受信すると、前回に設定したデータの転送をレベル２
伝送装置１γ０を経て実行する。
サービングＴＮＯの動作
サービングＴＮＯは異なる方式で動作する。「送信要求
」応答ブロックはＴＮＣＫ協働する各プロセラ？７２に
対しｐａｐ １５６ ＫよりＬ２Ｃ！１７６内に保持さ
れるプロセッサ７２がサービス中であり受信バッファを
利用できる場合には、協働する「送信要求」応答ブロッ
クは、オリジネータＴＮＯからメツセージを受けるよう
にＬ２Ｔ１７０をセットアツプするのに必要なコードと
、オリジネータＴＮ０７８に「送信要求」メツセージを
送るコードとを含む。２つのＴＮＣ間の接続が行われる
と、サーバＴＮＯはそのデートウェイからサーバ径路肯
定応答を受ける。サーバ径路肯定応答によりＬ２Ｃがサ
ーバモードに入る。このサーバモードではＬ２Ｇは送信
要求を待つがＬ２Ｃにより作用は行われていない。この
送信要求メツセージはプロセッサ７２のアドレスを含む
。このプロセッサＴ２に対し協働するパケットが送出さ
れ、送信要求メツセージを受けると、アドレス指定され
たプロセッサに対しＬ２Ｇを「送信要求」応答ブロック
に自動分岐（ベクタリング）させる。送信要求に応答し
てＬ２Ｔをパケットを受けるようにクリア・センドメッ
セージをオリジネータＴＮＣに送る。パケットを受ける
とサーバｒＮＣのｐａｐ １５６はレベル２コントロー
ラ１７６のコーディングを行い、サービングＧＷＹ及び
そのＴＧＯ３３を介してＴｌ５９３に解放指令を送る。
」応答ブロックはＴＮＣＫ協働する各プロセラ？７２に
対しｐａｐ １５６ ＫよりＬ２Ｃ！１７６内に保持さ
れるプロセッサ７２がサービス中であり受信バッファを
利用できる場合には、協働する「送信要求」応答ブロッ
クは、オリジネータＴＮＯからメツセージを受けるよう
にＬ２Ｔ１７０をセットアツプするのに必要なコードと
、オリジネータＴＮ０７８に「送信要求」メツセージを
送るコードとを含む。２つのＴＮＣ間の接続が行われる
と、サーバＴＮＯはそのデートウェイからサーバ径路肯
定応答を受ける。サーバ径路肯定応答によりＬ２Ｃがサ
ーバモードに入る。このサーバモードではＬ２Ｇは送信
要求を待つがＬ２Ｃにより作用は行われていない。この
送信要求メツセージはプロセッサ７２のアドレスを含む
。このプロセッサＴ２に対し協働するパケットが送出さ
れ、送信要求メツセージを受けると、アドレス指定され
たプロセッサに対しＬ２Ｇを「送信要求」応答ブロック
に自動分岐（ベクタリング）させる。送信要求に応答し
てＬ２Ｔをパケットを受けるようにクリア・センドメッ
セージをオリジネータＴＮＣに送る。パケットを受ける
とサーバｒＮＣのｐａｐ １５６はレベル２コントロー
ラ１７６のコーディングを行い、サービングＧＷＹ及び
そのＴＧＯ３３を介してＴｌ５９３に解放指令を送る。
ＴＮＣ７８は複数のンースを経てＰＯＰ １５６と通信
ができるように構成しである。第６マルチプレクサ２３
０は、ＰＣＰ１５６に対する情報を記憶する６つの入力
の間で選定する。マルチプレクサ２３０への第１の入力
はデータ出力ポート２２３でクラスタインタフェース２
２２に接続しである。
ができるように構成しである。第６マルチプレクサ２３
０は、ＰＣＰ１５６に対する情報を記憶する６つの入力
の間で選定する。マルチプレクサ２３０への第１の入力
はデータ出力ポート２２３でクラスタインタフェース２
２２に接続しである。
マルチプレクサ２３０への第２の入力はレベル６伝送装
置１９８に接続しである。マルチプレクサ２３０への第
６の入力はレベル６コントローラ１９６に接続しである
。この配置はｐａｐ １５６との通信に融通性が得られ
る。
置１９８に接続しである。マルチプレクサ２３０への第
６の入力はレベル６コントローラ１９６に接続しである
。この配置はｐａｐ １５６との通信に融通性が得られ
る。
送信ｆｉｆｏメモリ２２６は、レベル６伝送装置１９８
を経てＴＭＳメモリ２３２に転送するために、ｐａｐ
１５６からのデータを記憶する。送信ｆｉｆ。
を経てＴＭＳメモリ２３２に転送するために、ｐａｐ
１５６からのデータを記憶する。送信ｆｉｆ。
２２６及び受＠ ｆｉｆｏ ’ｌ ３３は、ＰＣＰ ｉ
５５のタイミングをレベルろ伝送装置１９８及びレベ
ルろコントローラ１９Ｅｉのタイミングから分離する。
５５のタイミングをレベルろ伝送装置１９８及びレベ
ルろコントローラ１９Ｅｉのタイミングから分離する。
第６図、第７図、第８図、第９図及び第１０図はＧＷＹ
８２を示す。第６図はＧＷＹ ８２のブロック図を示
す。ＧＷＹ ８２は要求応答リンク９２を介してＴＧｏ
８ Ｂに接続され、又処理ノードリンク８４を介して
ＴＮＣ７Ｂに接続しである。処理ノードリンク８４ば、
肯定応答ステータス回Ｒ２４０、アドレス回線２４２、
制御回線２４４、送信データ回線２４６、送信４ ＭＨ
ｚクロック回疎２４８、受信データ回、Ｗ２５０及び受
信４ ＭＨｚクロック回滅２５２を含む。肯定応答ステ
ータス回線２４０、アドレス回線２４２及び制御回線２
４４ばＴＮＣ制御／ステータスインタフェース（以下ｒ
ＴＮＣインタフェース」と称する）２５４に接続しで
ある。
８２を示す。第６図はＧＷＹ ８２のブロック図を示
す。ＧＷＹ ８２は要求応答リンク９２を介してＴＧｏ
８ Ｂに接続され、又処理ノードリンク８４を介して
ＴＮＣ７Ｂに接続しである。処理ノードリンク８４ば、
肯定応答ステータス回Ｒ２４０、アドレス回線２４２、
制御回線２４４、送信データ回線２４６、送信４ ＭＨ
ｚクロック回疎２４８、受信データ回、Ｗ２５０及び受
信４ ＭＨｚクロック回滅２５２を含む。肯定応答ステ
ータス回線２４０、アドレス回線２４２及び制御回線２
４４ばＴＮＣ制御／ステータスインタフェース（以下ｒ
ＴＮＣインタフェース」と称する）２５４に接続しで
ある。
送信データ回＃！２４６はＴＮＣインタフェース２５４
に又パケットインタフェース２５６に接続しである。送
信４ ＭＨｚクロック回線２４８、受信データ回線２５
０及び受信４ ＭＨｚ 夛ロック回線２５２も又パケッ
トインタフェース２５６に接続しである。
に又パケットインタフェース２５６に接続しである。送
信４ ＭＨｚクロック回線２４８、受信データ回線２５
０及び受信４ ＭＨｚ 夛ロック回線２５２も又パケッ
トインタフェース２５６に接続しである。
パケットインタフェース２５６は又パケット伝送回線１
１０によりＴ工Ｎ１０６がらクロック信号を受ける。ケ
１−トウエイ８２に接続したパケット伝送リンク１１０
の回線は、受信データ回線２５８、受信４０ ＭＨｚク
ロック回線２６０及び送信データ回線２６２から成って
いる。パケット伝送回線１１０の各回線２５８〜２６２
はＴ工Ｎ１０６のＡ及びＢの両コぎ−に接続しである。
１０によりＴ工Ｎ１０６がらクロック信号を受ける。ケ
１−トウエイ８２に接続したパケット伝送リンク１１０
の回線は、受信データ回線２５８、受信４０ ＭＨｚク
ロック回線２６０及び送信データ回線２６２から成って
いる。パケット伝送回線１１０の各回線２５８〜２６２
はＴ工Ｎ１０６のＡ及びＢの両コぎ−に接続しである。
デートウェイ８２は要求応答リンク９２によシＴＧＯに
接続しである。要求応答リンク９２は、ＴＧｃ要求イン
タフェース２６８に接続した要求バス２６６と応答イン
タフェース２７４に接続した応答バス２７０及びタイミ
ングバス２７２とから成っている。要求応答リンク９２
がらの各バスは、デートウェイ８２を協働さセたＴＧＣ
！ ３３のＡ及びＢの両コざ−に接続しである。
接続しである。要求応答リンク９２は、ＴＧｃ要求イン
タフェース２６８に接続した要求バス２６６と応答イン
タフェース２７４に接続した応答バス２７０及びタイミ
ングバス２７２とから成っている。要求応答リンク９２
がらの各バスは、デートウェイ８２を協働さセたＴＧＣ
！ ３３のＡ及びＢの両コざ−に接続しである。
ＴＮＯインタフェース２５４は制御／ステータス回線２
７６を介しパケットインタフェース２５６に接続しであ
る。ＴＮＯインタフェース２５４ ｉｔ 制？ｄｉｌｌ
／ステータス回線２８０によりステートコントローラ２
７８に接続しである。ＴＮＯインタフェース２５４は又
制御／ステータス回線２８２及びす−ビス要求アドレス
２８４により要求インタフェース２６８に接続しである
。ＴＮＣインタフェース２５４は、１ｔｉｌｌ仰／ステ
一タス回線２８６により又発信／サーバ径路肯定応答回
線２８８によりＴＧＯ応答インタフェース２７４に接続
しである。
７６を介しパケットインタフェース２５６に接続しであ
る。ＴＮＯインタフェース２５４ ｉｔ 制？ｄｉｌｌ
／ステータス回線２８０によりステートコントローラ２
７８に接続しである。ＴＮＯインタフェース２５４は又
制御／ステータス回線２８２及びす−ビス要求アドレス
２８４により要求インタフェース２６８に接続しである
。ＴＮＣインタフェース２５４は、１ｔｉｌｌ仰／ステ
一タス回線２８６により又発信／サーバ径路肯定応答回
線２８８によりＴＧＯ応答インタフェース２７４に接続
しである。
サービス要求ｆｉｆｏ２９０はオリゾネータアドレス回
ｉ１２９２によりＴＧＯＪ求インタフェース２６８に又
ステートコントローラ２７８に接続しである。サービス
要求ｆ１ｆＯ２９０は又、サービス要求アドレス回線２
９４を介して応答インタフェース２７４に、又制御回線
２９６を介してステートコントローラ２７８に接続しで
ある。
ｉ１２９２によりＴＧＯＪ求インタフェース２６８に又
ステートコントローラ２７８に接続しである。サービス
要求ｆ１ｆＯ２９０は又、サービス要求アドレス回線２
９４を介して応答インタフェース２７４に、又制御回線
２９６を介してステートコントローラ２７８に接続しで
ある。
ステートコントローラ２７８は、径路要求回線２９８を
介してＴＧＯ要求インタフェース２６８に、又タイミン
グ回線３００及び制御回線３０２を介して応答インタフ
ェース２７４に接続しである。
介してＴＧＯ要求インタフェース２６８に、又タイミン
グ回線３００及び制御回線３０２を介して応答インタフ
ェース２７４に接続しである。
要求インタフェース２６８はタイミング回線３００によ
り応答インタフェース２７４に接続しである。
り応答インタフェース２７４に接続しである。
ＴＮＯステータスインタフェース２５４は、カードで機
能を制御し監視するように、協働するＴＮＣＴ８により
ケ１−トウエイ８２に対しアクセスを行う。ＴＷＯイン
タフェース２５４は第７図にさらに詳しく示しである。
能を制御し監視するように、協働するＴＮＣＴ８により
ケ１−トウエイ８２に対しアクセスを行う。ＴＷＯイン
タフェース２５４は第７図にさらに詳しく示しである。
ＴＧＯ要求インタフェース２６８は、サービス、決求、
径路要求及び解放要求を開始するように冗長対のＴＧｏ
８８に対しアクセスを行う。ＴＧＣ要求インタフェー
ス２６８は第８図についてさらに詳しく述べる。
径路要求及び解放要求を開始するように冗長対のＴＧｏ
８８に対しアクセスを行う。ＴＧＣ要求インタフェー
ス２６８は第８図についてさらに詳しく述べる。
ＴＧＯ応答インタフェース２７４は、Ｔ工Ｓ９８及びＳ
ＲＤ ９４によｔ）ＴＧＣ８Ｂを経て伝送される要求肯
定応答及びアウトバウンドサービス要求を受けて溶読す
る。ＴＧＣ応答インタフェース２７４は第９図について
なお詳しく述べる。
ＲＤ ９４によｔ）ＴＧＣ８Ｂを経て伝送される要求肯
定応答及びアウトバウンドサービス要求を受けて溶読す
る。ＴＧＣ応答インタフェース２７４は第９図について
なお詳しく述べる。
ケ１−トウエイステートコントローラ２７８Ｈ、サービ
ス要求ｆ１ｆｏ２９０に記憶されたデータの書込み及び
読出しを管理し、ＴＧＯ応答インタフェース２７４及び
ＴＮＯインタフェース２５４かう受ける信号に基づいて
径路要求を開始する。ステートコントローラ２７８は第
１０ａ図についてさらに詳しく述べる。
ス要求ｆ１ｆｏ２９０に記憶されたデータの書込み及び
読出しを管理し、ＴＧＯ応答インタフェース２７４及び
ＴＮＯインタフェース２５４かう受ける信号に基づいて
径路要求を開始する。ステートコントローラ２７８は第
１０ａ図についてさらに詳しく述べる。
パケットインタフェース２５６は、ＴＮＯ７８＆び７１
８１０６間で伝送されるパケットデータのフォーマット
変換を行う。ＴＮＣγ８及びデートウェイ８２間で伝送
されるパケットデータは、４ＭＨｚで動作する１０ビッ
ト並列バスで伝送する。デートウェイ８２及び７１８１
０６間で伝送されるパケットデータは４０ ＭＨｚで動
作する直列ハイウェイで伝送する。パケットインタフェ
ース２５６ｉ［１０ｂ図についてさらに詳しく述べる。
８１０６間で伝送されるパケットデータのフォーマット
変換を行う。ＴＮＣγ８及びデートウェイ８２間で伝送
されるパケットデータは、４ＭＨｚで動作する１０ビッ
ト並列バスで伝送する。デートウェイ８２及び７１８１
０６間で伝送されるパケットデータは４０ ＭＨｚで動
作する直列ハイウェイで伝送する。パケットインタフェ
ース２５６ｉ［１０ｂ図についてさらに詳しく述べる。
動作時にはＧＷＹ ８２はＴＮＯ７８及びＤＣＰ８０に
よシ処理ノードリンク８４を介しＭＴＮ １０に対しア
クセスを行う。ＧＷＹ ８２は要求応答り／り９２を介
しＴＧｏ８８に対しアクセスする。ＧＷＹ ８２ ハ、
データパケットを各ＴＮ０７８間５１ＴＮｃ ７８及び
ＤｃＰ８０間又は各ＤＯＰ間で伝送するようにパケット
伝送バス１１０を介してＴ工Ｎ１０６に対しアクセスす
る。
よシ処理ノードリンク８４を介しＭＴＮ １０に対しア
クセスを行う。ＧＷＹ ８２は要求応答り／り９２を介
しＴＧｏ８８に対しアクセスする。ＧＷＹ ８２ ハ、
データパケットを各ＴＮ０７８間５１ＴＮｃ ７８及び
ＤｃＰ８０間又は各ＤＯＰ間で伝送するようにパケット
伝送バス１１０を介してＴ工Ｎ１０６に対しアクセスす
る。
ＴＮＯインｐ）ｘ−ス２５４は対応ｆルＴＮ０７Ｂによ
りアクセスされ、（１） ＴＮＣ７８及びその対応する
（）ＷＹ ８２ 間でサービス要求を転送しくレベル１
プロトヨヤシーケ、ス）各ＴＮＣ間の接続を準備し・（
２）冗長ＴＧ０８ Ｂ及びＴ工Ｎ１０６のプレーン選択
を制御し、（３） ＧＷＹ故障検出及び分離ロジックを
監視する。
りアクセスされ、（１） ＴＮＣ７８及びその対応する
（）ＷＹ ８２ 間でサービス要求を転送しくレベル１
プロトヨヤシーケ、ス）各ＴＮＣ間の接続を準備し・（
２）冗長ＴＧ０８ Ｂ及びＴ工Ｎ１０６のプレーン選択
を制御し、（３） ＧＷＹ故障検出及び分離ロジックを
監視する。
ＴＮＣインタフェース２５４は第７図について詳しく述
べる１７組の制御レジスタ及び１組のステータスレジス
タを備えている。データはこれ等のレジスタに又これ等
からデータ受信回線２４６を介して転送する。
べる１７組の制御レジスタ及び１組のステータスレジス
タを備えている。データはこれ等のレジスタに又これ等
からデータ受信回線２４６を介して転送する。
ＴＧＣＷ求インタインタフエースＷＹ要求をＴＧｏ８８
に伝送するのに必要なロジックを供給する。
に伝送するのに必要なロジックを供給する。
ＴＧＣ要求インタフェース２６８は６つのレベル１機能
すなわち（１）オリジネータサー♂ス要求、（２）径路
要求及び（３）解放要求を送信する。ポイント対ポイン
ト要求バスは各ＧＷＹ ８２から協働するＴＧｃ対８８
の両コぎ−まで設けである。要求バス２６６は３つのレ
ベル１要求機能にょ９憂先基準で共用される。
すなわち（１）オリジネータサー♂ス要求、（２）径路
要求及び（３）解放要求を送信する。ポイント対ポイン
ト要求バスは各ＧＷＹ ８２から協働するＴＧｃ対８８
の両コぎ−まで設けである。要求バス２６６は３つのレ
ベル１要求機能にょ９憂先基準で共用される。
発信サービス要求は、そのサーバＴＮｃ７８への接続を
必要とするときにＴＮＯ７３により開始する。
必要とするときにＴＮＯ７３により開始する。
サーバＧＷＹアドレス０〜１５及びサーバ群アドレ２０
〜３はサービス要求によりＴＧＯ対８８に送る。
〜３はサービス要求によりＴＧＯ対８８に送る。
径路要求は、サービス要求がサービス要求ｆｉｆ。
２９０に存在しサーバＧＷＹ ８２がアイドル条件（パ
ケットデータを転送していない）になった後に、サーバ
ＧＷＹ ８２により開始する。サービス要求ｆ１ｆＯ２
９０は発信サービス要求と協働するアドレスの行列（発
信ＧＷＹ及び群アドレス）を含む。
ケットデータを転送していない）になった後に、サーバ
ＧＷＹ ８２により開始する。サービス要求ｆ１ｆＯ２
９０は発信サービス要求と協働するアドレスの行列（発
信ＧＷＹ及び群アドレス）を含む。
径路要求をＴＧＣ対８８に送るときは、この行列の頂部
の発信アドレスを要求と共に送信する。
の発信アドレスを要求と共に送信する。
解放要求は、パケットデータ送信の完了後にサーバＴＮ
０７８により開始する。発信ＧＷＹアドレス及び発信群
アドレスは要求によりＴＧＣ対８８に送る。
０７８により開始する。発信ＧＷＹアドレス及び発信群
アドレスは要求によりＴＧＣ対８８に送る。
６踵類の要求のうち任意の要求の開始後に要求バス２６
６は、ＴＧＣ対８８が要求を受けるまでビュシイ状態に
なる。各ＴＧｏ対８８は１６のＧＷＭに接続しである。
６は、ＴＧＣ対８８が要求を受けるまでビュシイ状態に
なる。各ＴＧｏ対８８は１６のＧＷＭに接続しである。
ＴＧＯ対８８がカレント要求を受けると、このＴＧｏ対
は応答バス２７０の要求肯定応答指示に応答する。
は応答バス２７０の要求肯定応答指示に応答する。
ＴＮＣ７８がサービス要求又は解放要求を開始するとき
は、ＴＮｏ７３は夕求によジ生ずる全部のトランデクジ
ョンでトレースの行われることを指示するビットをセッ
トする。トレース（幾能は、故障分離のために、すなわ
ち各ボード間の通信が割込まれる点を定めるように保守
ソフトウェアに使う。
は、ＴＮｏ７３は夕求によジ生ずる全部のトランデクジ
ョンでトレースの行われることを指示するビットをセッ
トする。トレース（幾能は、故障分離のために、すなわ
ち各ボード間の通信が割込まれる点を定めるように保守
ソフトウェアに使う。
トレースビットは、要求と共に送信され要求を像扱う各
ボードに、保守シェル（５ｈｅｌｌ ）を介して利用で
きる、トレースバソア内の全部の協働する情報を記憶さ
せる。このトレースビットは、サーバＧＷＹのサービス
要求ｆｉｆｏ２９０にロードされ、協働する径路要求に
よりトレース表示子をセントする。
ボードに、保守シェル（５ｈｅｌｌ ）を介して利用で
きる、トレースバソア内の全部の協働する情報を記憶さ
せる。このトレースビットは、サーバＧＷＹのサービス
要求ｆｉｆｏ２９０にロードされ、協働する径路要求に
よりトレース表示子をセントする。
要求インタフェース２６８の入力にはトレースモニタが
設けられＴＮＣインタフェース２５４ｆｆｉ（ｉ’して
恍惚る。要求インタフェーストレースモニタの１個のレ
ジスタは、ＴＮＯ７８により開始されるサービス又は解
放の要求を監視するビットを含む１゜ステートコントロ
ーラにより開始される山路要求を追跡するように第２の
レジスタを設けである。
設けられＴＮＣインタフェース２５４ｆｆｉ（ｉ’して
恍惚る。要求インタフェーストレースモニタの１個のレ
ジスタは、ＴＮＯ７８により開始されるサービス又は解
放の要求を監視するビットを含む１゜ステートコントロ
ーラにより開始される山路要求を追跡するように第２の
レジスタを設けである。
サーバケ１−トウエイに受けるアウトバウンドサービス
要求は、オリジネータＴＮＯにより生ずるトレース表示
ビットと共にサービス要求ｆ１ｆｏにロードする。トレ
ースビットがサービス要求ｆ１ｆｏの入口に対し能動状
態であるときは、対応する径路要求に対してトレースビ
ットが又能動化され、径路要求トランアクションが圧路
要求トレースレジスタにロードされる。
要求は、オリジネータＴＮＯにより生ずるトレース表示
ビットと共にサービス要求ｆ１ｆｏにロードする。トレ
ースビットがサービス要求ｆ１ｆｏの入口に対し能動状
態であるときは、対応する径路要求に対してトレースビ
ットが又能動化され、径路要求トランアクションが圧路
要求トレースレジスタにロードされる。
ＴＧＣ応答インタフェース２７４はＴＧＯ８８から応答
を受は通信径路を生成する。ＧＷＹ ８２は、ＴＧＣ対
８８の両コピーに要求を送信しこれ等の両コピーからの
応答を期待する。内部マルチプレクサは応答インタフェ
ース２７４の入力でＴＮｏ ７８により指令され能動Ｔ
Ｇ０８８を選定する。応答インタフェース２７４は、各
応答バス２７０を比較し誤り比較に対する誤りフラグを
セットする。この誤シフラグは、誤シフラグに基づいて
能動ＴＧ０８８を選択するＴＮＣ７８により検出する。
を受は通信径路を生成する。ＧＷＹ ８２は、ＴＧＣ対
８８の両コピーに要求を送信しこれ等の両コピーからの
応答を期待する。内部マルチプレクサは応答インタフェ
ース２７４の入力でＴＮｏ ７８により指令され能動Ｔ
Ｇ０８８を選定する。応答インタフェース２７４は、各
応答バス２７０を比較し誤り比較に対する誤りフラグを
セットする。この誤シフラグは、誤シフラグに基づいて
能動ＴＧ０８８を選択するＴＮＣ７８により検出する。
ＴＧＣのデータフィールドを横切って生成するパリティ
ビットは、応答バス２７０の誤り検出のために応答イン
タフェースにより監視する。選定されたＴＧｏ ８８か
らのデータだけを誤り検出のために監視する。誤りを検
出すると、誤りフラグがセットされ、トランデクジョン
でＧＷＹによりさらに処理することは抑止される。応答
インタフェース内の比較及びパリティのモニタに協働す
る誤９フラグは、ＴＮＣ！インタフェース２５４を介し
ＴＮｏ７８に利用できる。
ビットは、応答バス２７０の誤り検出のために応答イン
タフェースにより監視する。選定されたＴＧｏ ８８か
らのデータだけを誤り検出のために監視する。誤りを検
出すると、誤りフラグがセットされ、トランデクジョン
でＧＷＹによりさらに処理することは抑止される。応答
インタフェース内の比較及びパリティのモニタに協働す
る誤９フラグは、ＴＮＣ！インタフェース２５４を介し
ＴＮｏ７８に利用できる。
ＴＧＣ応答インタフェース２７４はＴＧＣ８８からレベ
ル１応答を受ける。ＴＧＣ応答インタフエーヌ２７４は
６つの機能を行う。これ等の機能は、（１）要求肯定応
答、（２）サーバサービス要求、（３）サーバ径路肯定
応答、（・１）オリゾネータ径路肯定応答、（５）サー
バ解放肯定応答及び（６）オリゾネータ解放肯定応答で
ある。
ル１応答を受ける。ＴＧＣ応答インタフエーヌ２７４は
６つの機能を行う。これ等の機能は、（１）要求肯定応
答、（２）サーバサービス要求、（３）サーバ径路肯定
応答、（・１）オリゾネータ径路肯定応答、（５）サー
バ解放肯定応答及び（６）オリゾネータ解放肯定応答で
ある。
要求肯定応答はＴＧｃ８８にょシ発信ＧＷＹに戻し７こ
の場合存在する要求を受けたことを指示する。
の場合存在する要求を受けたことを指示する。
この肯定応答に対する要求の２ＵＭに基づいては区別が
行われない。この肯定応答は要求バス２６８をアイドル
状態にしてこのバスが他のトランデクジョンに利用でき
るようにする。
行われない。この肯定応答は要求バス２６８をアイドル
状態にしてこのバスが他のトランデクジョンに利用でき
るようにする。
サーバサービス要求応答は、要求インタフェース２６８
からの発信サービス要求に応答して５ＲＤ９４により生
成する。サーバサービス要求はＴＧＯ８８及びＴＧＣ応
答バス２７０を介してサーバＧＷＹに送信される。この
サービス要求は、発振ＧＷＹのアドレスを含む。応答イ
ンタフェース２７４は、ＴＧＯ３３から要求を受けこの
要求をサービス要求ｆ１ｆ０２９０にロードする。前記
したようにサービス要求ｆｉｆｏに入っているサービス
要求は、要求バス２６６がアイドル状ｙフでちれば要求
バス２７０で要求インタフェース２６８により径路要求
を生じさせる。又パケットデータがなければＧＷＹ ８
２により転送が行われる。
からの発信サービス要求に応答して５ＲＤ９４により生
成する。サーバサービス要求はＴＧＯ８８及びＴＧＣ応
答バス２７０を介してサーバＧＷＹに送信される。この
サービス要求は、発振ＧＷＹのアドレスを含む。応答イ
ンタフェース２７４は、ＴＧＯ３３から要求を受けこの
要求をサービス要求ｆ１ｆ０２９０にロードする。前記
したようにサービス要求ｆｉｆｏに入っているサービス
要求は、要求バス２６６がアイドル状ｙフでちれば要求
バス２７０で要求インタフェース２６８により径路要求
を生じさせる。又パケットデータがなければＧＷＹ ８
２により転送が行われる。
このＧＷＹに協働するＴＮＣ７８はサービス要求の処理
に２つの方式で介在することができる。ＴＮＯ１８から
ＴＮＣインタフェース２５４まで、制御回嶽２４４の一
部を含む保持信号回線１６０を設けである。このように
して新らたな径路要求が実行されないようにする。又Ｔ
ＮＯインタフェース２５４にはアボートレジスタを利用
できる。このレジスタによシサーバＴＮＯ７８はサービ
ス要求ｆｉｆ。
に２つの方式で介在することができる。ＴＮＯ１８から
ＴＮＣインタフェース２５４まで、制御回嶽２４４の一
部を含む保持信号回線１６０を設けである。このように
して新らたな径路要求が実行されないようにする。又Ｔ
ＮＯインタフェース２５４にはアボートレジスタを利用
できる。このレジスタによシサーバＴＮＯ７８はサービ
ス要求ｆｉｆ。
２９０のサービス要求を打切ることができる。このレジ
スタは、ＴＮＣインタフェース２５４を経て打切ろうと
する要求のオリゾネータアドレスをロードされる。この
要求が行列の頂部に達すると、この要求は実行しないで
除かれ、アポートビュゾイフラグ（このレジスタに書込
みが行われたときにセットした）がクリアされる。アボ
ートレジスタは又、選定した要求を除いて全部のサーバ
要求を除去するようにプログラムすることができる。
スタは、ＴＮＣインタフェース２５４を経て打切ろうと
する要求のオリゾネータアドレスをロードされる。この
要求が行列の頂部に達すると、この要求は実行しないで
除かれ、アポートビュゾイフラグ（このレジスタに書込
みが行われたときにセットした）がクリアされる。アボ
ートレジスタは又、選定した要求を除いて全部のサーバ
要求を除去するようにプログラムすることができる。
サーバ径路肯定応答及びオリジネータ径路肯定応答は、
要求インタフェースによシ径路要求に応答してＴ工８９
Ｂにより生成する。これ等の肯定応答は、協働するＴ（
）０８ Ｂ及びＴＧＯ応答パス２７０を経てＴ工８９８
によりそれぞれサーバ及びオリンネータのＧＷＹに送信
される。肯定応答を送信されたヘッダは、要求が受けら
れた（ＡｃＫ）か又は否定された（ＮＡＣＫ）かを指示
する。肯定応答を受けると、ＴＮＯインタフェース２５
４をブｒしてＴＮＯ７３に信号が送られパケットデータ
転送を開始する。
要求インタフェースによシ径路要求に応答してＴ工８９
Ｂにより生成する。これ等の肯定応答は、協働するＴ（
）０８ Ｂ及びＴＧＯ応答パス２７０を経てＴ工８９８
によりそれぞれサーバ及びオリンネータのＧＷＹに送信
される。肯定応答を送信されたヘッダは、要求が受けら
れた（ＡｃＫ）か又は否定された（ＮＡＣＫ）かを指示
する。肯定応答を受けると、ＴＮＯインタフェース２５
４をブｒしてＴＮＯ７３に信号が送られパケットデータ
転送を開始する。
従ってパケットデータのレベル２ビユジイフラグ指示伝
送が（）ＷＹでセットされ、要求バス２６６の径路要求
の実行を抑止する。サーバ及びオリジネータの各径路肯
定応答に対してＴＮＣに各別の信号が送られる。
送が（）ＷＹでセットされ、要求バス２６６の径路要求
の実行を抑止する。サーバ及びオリジネータの各径路肯
定応答に対してＴＮＣに各別の信号が送られる。
ＴＩＳ ９８が径路要求に応答して否定応答を生ずると
、径路要求を出すＧＷＹ ８２はサービス要求ｆｉｆ０
２９０の頂部にこの場合位置する要求を行列の底部に回
す。オリゾネータＧＷＹへのＮＡＣ！Ｋ（否定応答）に
より、トランデクジョンを受けたことを指示するフラグ
をセットすること以外には何等の作用も行われない。こ
のフラグは発振ＴＮＯインタフェース２５４に利用でき
る。
、径路要求を出すＧＷＹ ８２はサービス要求ｆｉｆ０
２９０の頂部にこの場合位置する要求を行列の底部に回
す。オリゾネータＧＷＹへのＮＡＣ！Ｋ（否定応答）に
より、トランデクジョンを受けたことを指示するフラグ
をセットすること以外には何等の作用も行われない。こ
のフラグは発振ＴＮＯインタフェース２５４に利用でき
る。
サーバ及びオリゾネータの解放肯定応答トランデクジョ
ンは、サーバＧＷＹ ８２の要求インタフェース２６８
からのＮｌ Ｍ ｌ’求に応答して生成され、協働する
Ｔａ２０５を経てサーバ及びオリジネータのＧＷＹ ８
２に伝送される。これ等の両穏の解放肯定応答はパケッ
トデータ転送トランデクジョンを終了するのに使う。い
ずれかの種類の肯定応答によＩ） ＧＷＹでレベル２「
ビュシイ」フラグがクリアされＧＷＹ ８２が径路要求
をふたたび実行することができる。ＧＷＹは、解放肯定
応答を受けなければ、保守作用が行われるまで、もはや
径路要求を実行しない。
ンは、サーバＧＷＹ ８２の要求インタフェース２６８
からのＮｌ Ｍ ｌ’求に応答して生成され、協働する
Ｔａ２０５を経てサーバ及びオリジネータのＧＷＹ ８
２に伝送される。これ等の両穏の解放肯定応答はパケッ
トデータ転送トランデクジョンを終了するのに使う。い
ずれかの種類の肯定応答によＩ） ＧＷＹでレベル２「
ビュシイ」フラグがクリアされＧＷＹ ８２が径路要求
をふたたび実行することができる。ＧＷＹは、解放肯定
応答を受けなければ、保守作用が行われるまで、もはや
径路要求を実行しない。
レベルｌ （ＴＧＣ８８から受ける接続要求トランザク
ション〕を追跡するように応答インタフェース２７４に
トレースバッファを設けである。各トランデクジョンに
対し各別のトレースバッファを設けである。
ション〕を追跡するように応答インタフェース２７４に
トレースバッファを設けである。各トランデクジョンに
対し各別のトレースバッファを設けである。
パケットインタフェースリンク２５Ｇはパケット送信器
及びパケット受信器を備えている。パケット送信器はＴ
ＮＣ７８からＴ工Ｎ１０６へのデータパケットの転送を
容易にする。データは送信データバス２４６によジ発信
ＴＮＣ７８から受け、送信データ回線２６２でＴ工Ｎ
１０６に伝送する。パケット送信器は、６個の機能素子
すなわち（１）送信器シンクロナイザ、（２）パケット
送信器Ａ及び（３）パケット送信器Ｂを備えている。Ｇ
ｗＹ８２及ヒＴＮｃ７８間の処理ノードリンク８４は１
００ ｆｔまでのケーブル長さに対し動作するようにし
である。
及びパケット受信器を備えている。パケット送信器はＴ
ＮＣ７８からＴ工Ｎ１０６へのデータパケットの転送を
容易にする。データは送信データバス２４６によジ発信
ＴＮＣ７８から受け、送信データ回線２６２でＴ工Ｎ
１０６に伝送する。パケット送信器は、６個の機能素子
すなわち（１）送信器シンクロナイザ、（２）パケット
送信器Ａ及び（３）パケット送信器Ｂを備えている。Ｇ
ｗＹ８２及ヒＴＮｃ７８間の処理ノードリンク８４は１
００ ｆｔまでのケーブル長さに対し動作するようにし
である。
この長さのケーブルを許容するには、（）ＷＹ ８２に
データと共にタイミング情報を伝送して、データ？確実
に回収できるようにしなければならない。
データと共にタイミング情報を伝送して、データ？確実
に回収できるようにしなければならない。
伝送データ回線２４６のデータは、ＴｔＪＣｊ ８４か
らの伝送４ ＭＨｚ回線２４８を使いＧＷＹ″′Ｃ回収
する。
らの伝送４ ＭＨｚ回線２４８を使いＧＷＹ″′Ｃ回収
する。
この回収したデータはＧＷＹ ４ ＭＨｚクロック回線
２５２のタイミング信号と同期させる。このタイミング
信号は、受信４０ ＭＨｚクロック回線２６０によりＴ
工Ｎ１０６から受けるタイミング信号から＞導する。
２５２のタイミング信号と同期させる。このタイミング
信号は、受信４０ ＭＨｚクロック回線２６０によりＴ
工Ｎ１０６から受けるタイミング信号から＞導する。
データは２つのパケット送信７．ｇＡ、Ｂに伝送する。
各送信器は各冗長ＴＩＮ平面に１つずつ協働する。この
データは各送信器に１０−ビット、を列フォーマットで
達する。このデータは、各パケット送信器Ａ、ＢでＴ工
Ｎプレーンから受けるタイミング信号と同期させ、次い
でパケット伝送リンク１１０で伝送するために直列フォ
ーマットに変換する。第１８図についてなお詳しく述べ
る「タイミングアイランド」の生成は、ＴＩＮ［Ｑ５に
達する高速データのスキューを層像にするのに必要であ
る。
データは各送信器に１０−ビット、を列フォーマットで
達する。このデータは、各パケット送信器Ａ、ＢでＴ工
Ｎプレーンから受けるタイミング信号と同期させ、次い
でパケット伝送リンク１１０で伝送するために直列フォ
ーマットに変換する。第１８図についてなお詳しく述べ
る「タイミングアイランド」の生成は、ＴＩＮ［Ｑ５に
達する高速データのスキューを層像にするのに必要であ
る。
ＴＮＯ７８に生成するパリティばＧＷＹ ８２及びＴ工
■１０Ｇを経てデータと共に伝送する。パリティビット
は、パケット送信器の二重セクションの直前の点でパケ
ット送信器Ａ、Ｂ内で絶えず監視する。パリティ誤りを
・咲出すると、誤りフラグがセットされＴＮＣ！ ７８
に利用できる。パケットインタフェース２５６に使う一
次故障分離はトレース機能である。このトレース機能は
、各パケットに付随した検査合計キャラクタと協働して
作用する。
■１０Ｇを経てデータと共に伝送する。パリティビット
は、パケット送信器の二重セクションの直前の点でパケ
ット送信器Ａ、Ｂ内で絶えず監視する。パリティ誤りを
・咲出すると、誤りフラグがセットされＴＮＣ！ ７８
に利用できる。パケットインタフェース２５６に使う一
次故障分離はトレース機能である。このトレース機能は
、各パケットに付随した検査合計キャラクタと協働して
作用する。
検査合計は、パケットをプロセッサ７２から受けるとＬ
ＲＣジェネレータ２２８によ、９７ＮＣカード内で計算
される。この検査合計は、パケットの終りに付加され、
ＧＷＹ８２及びパケット伝送リンク１１０を経てパケッ
トと共に送られる。
ＲＣジェネレータ２２８によ、９７ＮＣカード内で計算
される。この検査合計は、パケットの終りに付加され、
ＧＷＹ８２及びパケット伝送リンク１１０を経てパケッ
トと共に送られる。
送信に含まれる各カードにはトレースモニタを設けであ
る。トレース作用は、パケットの第１のバイト内にトレ
ースビットをセットすることにょジ呼出される。バケツ
））レースモニタハ、ＧＷＹ８２に設けられパケット送
信器及びパケット受信器間で共用する。監視しようとす
る方向の選択ばＴＮＯインタフェース２５４を介しＴＮ
Ｃ７８によ多制御する。トレースビットをパケット内で
モニタにより検出すると、このビットは検査合計を計算
し、計算して伝送した検査合計を一時記憶し、トレース
を実行したことを指示するフラグをセットスル。トレー
ス完了ビットをセットすると、検査合計トレースバッフ
ァをＴＮＯにより読出すまでは、新らたなトレース機能
が行われない。
る。トレース作用は、パケットの第１のバイト内にトレ
ースビットをセットすることにょジ呼出される。バケツ
））レースモニタハ、ＧＷＹ８２に設けられパケット送
信器及びパケット受信器間で共用する。監視しようとす
る方向の選択ばＴＮＯインタフェース２５４を介しＴＮ
Ｃ７８によ多制御する。トレースビットをパケット内で
モニタにより検出すると、このビットは検査合計を計算
し、計算して伝送した検査合計を一時記憶し、トレース
を実行したことを指示するフラグをセットスル。トレー
ス完了ビットをセットすると、検査合計トレースバッフ
ァをＴＮＯにより読出すまでは、新らたなトレース機能
が行われない。
パケット受信器はデータをＴ工Ｎ１０６からＴＮＣ７８
に転送する。データはパケット伝送リンク１１０に受信
データバス２５８を経て受ける。各Ｔ工Ｎプレーンに対
し各別の受信器を設けである。
に転送する。データはパケット伝送リンク１１０に受信
データバス２５８を経て受ける。各Ｔ工Ｎプレーンに対
し各別の受信器を設けである。
各受信器に達する４ Ｑ ＭＨｚ直列データは各Ｔ工Ｎ
プレーンからのタイミング信号を使い収得し、このデー
タは直並列変換する。受信パケットデータは並列領域で
ＧＷＹ時間ベースと同期させる。２つのプレーンからの
データを受信器内のロジックにより比較し１ この場合
誤り比較に対し誤りフラグがセットされる。このフラグ
はＴＮＯインタフェース２５４を経てＴＮＯ７８に利用
できる。Ｔ工Ｎ１０６の活動中コピーからのデータはマ
ルチプレクサによυ選定する。このデータは受信データ
バス２５０を介してＴＮＣ７８に伝送する。このマルチ
プレクサはＴＮＣ７８により制御する。
プレーンからのタイミング信号を使い収得し、このデー
タは直並列変換する。受信パケットデータは並列領域で
ＧＷＹ時間ベースと同期させる。２つのプレーンからの
データを受信器内のロジックにより比較し１ この場合
誤り比較に対し誤りフラグがセットされる。このフラグ
はＴＮＯインタフェース２５４を経てＴＮＯ７８に利用
できる。Ｔ工Ｎ１０６の活動中コピーからのデータはマ
ルチプレクサによυ選定する。このデータは受信データ
バス２５０を介してＴＮＣ７８に伝送する。このマルチ
プレクサはＴＮＣ７８により制御する。
パケット受信器には前記した比較モニタのほかにパリテ
ィトレースロジックを設けである。受信データバス２５
８のパリティは絶えず監視し、適当な場合誤りフラグを
セットする。パケット送信器の場合と同様に、パリティ
誤りに基すいて他の作用がＧＷＹ ８２により行われる
ことがない。パケット受信器に使うトレースモニタはパ
ケット送信器と共用する。
ィトレースロジックを設けである。受信データバス２５
８のパリティは絶えず監視し、適当な場合誤りフラグを
セットする。パケット送信器の場合と同様に、パリティ
誤りに基すいて他の作用がＧＷＹ ８２により行われる
ことがない。パケット受信器に使うトレースモニタはパ
ケット送信器と共用する。
第７図はＴＮＣインタフェース２５４を示す。
ＴＮＯインタフェース２５４ではバッファ３０４により
オリゾネータ／サーバ径路肯定応答回線２８８を肯定応
答ステータス回想２４ｏに接続する。アドレス回線２４
２は、指令＝書込みデコードロジック３０６とステータ
ス読出しデコードロシック３０８とに接続しである。制
御回線２４４の一部を形成する書込み回線３１０及び読
出し回線３１２はそれぞれ指令書込みデコードロジック
３０６及びステータス流出しデコードロジック３０８の
ストローブポートに接続しである。制御回線２４４の第
５図について述べた保持回線１６０はバッファ３１６に
より第２保持回房３１４に接続しである。指令書込みデ
コードロジック３０６は著干のシスタのケ１−トボート
に接続しである。これ等のレジスタは、サーバアドレス
レジスタ３１８を含む。サーバアドレスレジスタ３１８
は、サーバアドレス回線２８４と、制御／ステータス回
線２８２のサービス要求回線３２２に接続したサービス
要求レジスタ３２０と、制御／ステータス回線２８２の
解放要求回線３２６に接続した解放要求レジスタ３２４
と、制御／ステータス回線２７６のＴ工Ｎ選択回廠３３
０に接続したＴ工Ｎ還択レジスタ３２８とに接伏しであ
る。指令書込みデコードロジック３０６は又、′制御／
ステータス回朦２８６のＴＧＯ選択回Ｍ３３４に接続し
たＴＧＯ選択レジスタ３３２と、制御／ステータス回線
２８０のアボートアドレス回線３３８に接続したアボー
トアドレスレジスタ３３６と、制御／ステータス回線２
８０のアボート要求回線３４２に接続したアボート要求
レジスタ３４０との各ゲートポートに接続しである。
オリゾネータ／サーバ径路肯定応答回線２８８を肯定応
答ステータス回想２４ｏに接続する。アドレス回線２４
２は、指令＝書込みデコードロジック３０６とステータ
ス読出しデコードロシック３０８とに接続しである。制
御回線２４４の一部を形成する書込み回線３１０及び読
出し回線３１２はそれぞれ指令書込みデコードロジック
３０６及びステータス流出しデコードロジック３０８の
ストローブポートに接続しである。制御回線２４４の第
５図について述べた保持回線１６０はバッファ３１６に
より第２保持回房３１４に接続しである。指令書込みデ
コードロジック３０６は著干のシスタのケ１−トボート
に接続しである。これ等のレジスタは、サーバアドレス
レジスタ３１８を含む。サーバアドレスレジスタ３１８
は、サーバアドレス回線２８４と、制御／ステータス回
線２８２のサービス要求回線３２２に接続したサービス
要求レジスタ３２０と、制御／ステータス回線２８２の
解放要求回線３２６に接続した解放要求レジスタ３２４
と、制御／ステータス回線２７６のＴ工Ｎ選択回廠３３
０に接続したＴ工Ｎ還択レジスタ３２８とに接伏しであ
る。指令書込みデコードロジック３０６は又、′制御／
ステータス回朦２８６のＴＧＯ選択回Ｍ３３４に接続し
たＴＧＯ選択レジスタ３３２と、制御／ステータス回線
２８０のアボートアドレス回線３３８に接続したアボー
トアドレスレジスタ３３６と、制御／ステータス回線２
８０のアボート要求回線３４２に接続したアボート要求
レジスタ３４０との各ゲートポートに接続しである。
制御ステータス回路２８６の要求肯定応答回線３４４は
、サービス要求レジスタ３２０及び解放要求レジスタ３
２４の各クリアポートに接続しである。アボート肯定応
答面＃ｊ３４δはアボート要求レジスタ３４０のクリア
ポートに接続しである。
、サービス要求レジスタ３２０及び解放要求レジスタ３
２４の各クリアポートに接続しである。アボート肯定応
答面＃ｊ３４δはアボート要求レジスタ３４０のクリア
ポートに接続しである。
ステータス読出しデコードロジック３０８は複数のライ
ントライバ３４８のイネーブルポートに接続しである。
ントライバ３４８のイネーブルポートに接続しである。
各回線ドライバ３４８はトランシーバ３５０と協働して
、伝送データ回線２４６を、制御／ステータス回線２８
０のアボートアドレス回線３３８と、制御／ステータス
回線２８２の要求インタフェースステータス回線３５２
と、制御／ステータス回緑２８６の応答インタフェース
ステータス回線３５４と、制御／ステータス回線２７６
のＴ工Ｎインタフェースステータス回疎３５６と、？！
＋［／ステータス回線２８０のステートコントローラス
テータス回線３５８とに選択的に接続する。トランシー
バ３５０は又伝送データ回線２４６を、サービスアドレ
スレジスタ３１８ｈサービス要求レゾスタ３２０、解放
要求ｖｙ、ｚ、ｐ３２４、Ｔ工Ｎ選択しゾスタ３２８、
ＴＧＯ選択レゾスタ３３２、アボートアドレスレジスタ
３３６、及びアボート要求レジスタ３４０の各データポ
ートに接続する。トランシーバ３５０は読出し回線３１
２に接続しである。
、伝送データ回線２４６を、制御／ステータス回線２８
０のアボートアドレス回線３３８と、制御／ステータス
回線２８２の要求インタフェースステータス回線３５２
と、制御／ステータス回緑２８６の応答インタフェース
ステータス回線３５４と、制御／ステータス回線２７６
のＴ工Ｎインタフェースステータス回疎３５６と、？！
＋［／ステータス回線２８０のステートコントローラス
テータス回線３５８とに選択的に接続する。トランシー
バ３５０は又伝送データ回線２４６を、サービスアドレ
スレジスタ３１８ｈサービス要求レゾスタ３２０、解放
要求ｖｙ、ｚ、ｐ３２４、Ｔ工Ｎ選択しゾスタ３２８、
ＴＧＯ選択レゾスタ３３２、アボートアドレスレジスタ
３３６、及びアボート要求レジスタ３４０の各データポ
ートに接続する。トランシーバ３５０は読出し回線３１
２に接続しである。
指令書込みデコードロジック３０６はＴＮＣ７８カラ受
ける４ビツトアドレスバスを解読して、書込み回線３１
０に適当な信号が存在する場合に伝送データバス２４Ｇ
で送られるデータをアドレス指定された制御機能に書込
むようにする。伝送データバス２４６は、パケット接続
が能動状態のときにＴＮＣ７ＢからＧＷＹ ８２にパケ
ットデータを伝送スるのに使う。このバス２４６がパケ
ット伝送に対し能動状態でないときは、このバスはＴＮ
ＣＴ８により使われＴＮＯインタフェース２５４をアク
セスする。この例では伝送データバスは双方向であり読
出し書込みの両動作を支援する。
ける４ビツトアドレスバスを解読して、書込み回線３１
０に適当な信号が存在する場合に伝送データバス２４Ｇ
で送られるデータをアドレス指定された制御機能に書込
むようにする。伝送データバス２４６は、パケット接続
が能動状態のときにＴＮＣ７ＢからＧＷＹ ８２にパケ
ットデータを伝送スるのに使う。このバス２４６がパケ
ット伝送に対し能動状態でないときは、このバスはＴＮ
ＣＴ８により使われＴＮＯインタフェース２５４をアク
セスする。この例では伝送データバスは双方向であり読
出し書込みの両動作を支援する。
ステータス読出しデコードロジック３０８は４ビツトア
ドレスバス２４２を解読し読出し回線３１２に適当な信
号が存在する場合に伝送データバス２４６を回線ドライ
バ３４８と協佛Ｊする回線に接続する。
ドレスバス２４２を解読し読出し回線３１２に適当な信
号が存在する場合に伝送データバス２４６を回線ドライ
バ３４８と協佛Ｊする回線に接続する。
８ビツトアドレスをサーバアドレスレジスタ３１８に書
込み次いでサービス要求信号を能動化することにより、
サービス要求がＴＮＣ９８によって開始される。サービ
ス要求は、ＴＧＣ応答インタフェース２７４を介してＴ
ＧＣ８８により要求肯定信号回！！３４４で戻される要
求肯定信号によりクリアされる。
込み次いでサービス要求信号を能動化することにより、
サービス要求がＴＮＣ９８によって開始される。サービ
ス要求は、ＴＧＣ応答インタフェース２７４を介してＴ
ＧＣ８８により要求肯定信号回！！３４４で戻される要
求肯定信号によりクリアされる。
パケットを伝送した後、解放要求指令によりツーバＴＮ
Ｃ７８から接続が解放され、このＭ７Ａ要求指令は引、
跣いて解放要求レジスタ３２４内ニ記憶する。発信デー
トウェイ８２のアドレスハ、サービス要求ｆ１ｆ０２９
ｏがら読出され要求によりＴ［）（３８８に伝送される
。解放要求は、解放要求肯定応答回腺３４４に存在する
解放肯定応答信号によりクリアする。
Ｃ７８から接続が解放され、このＭ７Ａ要求指令は引、
跣いて解放要求レジスタ３２４内ニ記憶する。発信デー
トウェイ８２のアドレスハ、サービス要求ｆ１ｆ０２９
ｏがら読出され要求によりＴ［）（３８８に伝送される
。解放要求は、解放要求肯定応答回腺３４４に存在する
解放肯定応答信号によりクリアする。
ＧＷＹ ８２は冗長ＴＧＣ８８及びＴ工Ｎ１０６に接続
する。データはＧＷＹ ８２により冗長単位の両コざ−
に伝送されるが、受信データは一方のコピーから選定し
なければならない。Ｔ工Ｎ ５ＦｉＬＥＣＴ及びＴＧＯ
５ＥＬＫＣＴ ＠号は、能動Ｔ工Ｎ及びＴＧＯの各コピ
ーを選択するようにＴＮＣ７Ｂにより制御する。
する。データはＧＷＹ ８２により冗長単位の両コざ−
に伝送されるが、受信データは一方のコピーから選定し
なければならない。Ｔ工Ｎ ５ＦｉＬＥＣＴ及びＴＧＯ
５ＥＬＫＣＴ ＠号は、能動Ｔ工Ｎ及びＴＧＯの各コピ
ーを選択するようにＴＮＣ７Ｂにより制御する。
君子の誤り条件では、サービス要求ｆｉｆｏ２９０に送
られたサービス要求を打切ることを必要とする。発信Ｇ
ＷＹ ８２のアドレスをアボートアドレスレジスタ３３
６内に書込みアボート要求信号を呼出すことにより、要
求はこれがｆｉｆｏキューの頂部に達したときに打切る
ことができる。アボート要求信号は、要求を実行したと
きにステートコントローラ２７８により生ずるアポート
肯定応答信号によりクリアする。
られたサービス要求を打切ることを必要とする。発信Ｇ
ＷＹ ８２のアドレスをアボートアドレスレジスタ３３
６内に書込みアボート要求信号を呼出すことにより、要
求はこれがｆｉｆｏキューの頂部に達したときに打切る
ことができる。アボート要求信号は、要求を実行したと
きにステートコントローラ２７８により生ずるアポート
肯定応答信号によりクリアする。
要求インタフェース２６８、応答インタフェース２７４
、パケットインタフェース２５６及びステートコントロ
ーラ２７８のステータスｉｊ ＴＮＣ７８により監視す
ることができる。ステータス条件は、パリティ及び比較
ロジックにより報告される誤９条件とトレースバッファ
の内容とを含む。
、パケットインタフェース２５６及びステートコントロ
ーラ２７８のステータスｉｊ ＴＮＣ７８により監視す
ることができる。ステータス条件は、パリティ及び比較
ロジックにより報告される誤９条件とトレースバッファ
の内容とを含む。
又プレーン選択レジスタ３２８，３３２のような君子の
レジスタは、ＴＮＯ７８により書込まれ適合のために読
出す。
レジスタは、ＴＮＯ７８により書込まれ適合のために読
出す。
応答インタフェース２７４により生ずるサーバ径路肯定
応答（ＳＰＡＫ）及びオリジネータ径路肯定応答（ｏｐ
Ａｘ）の信号は緩衝記憶してＴＮＯ７３に伝送する。Ｔ
ＮＣ７８により生ずる深持信号は、新らたな径路要求を
遅延させるように緩衝記憶してステートコントローラ２
７８に伝達する。
応答（ＳＰＡＫ）及びオリジネータ径路肯定応答（ｏｐ
Ａｘ）の信号は緩衝記憶してＴＮＯ７３に伝送する。Ｔ
ＮＣ７８により生ずる深持信号は、新らたな径路要求を
遅延させるように緩衝記憶してステートコントローラ２
７８に伝達する。
ＴＧＣ要求要求イノエフエ
ース図はＴＧＯ要求インタフェース２６８のブロック図
を示す。要求インタフェース２６８は複数条の回線によ
＃）ＴＮＣインタフェース２５４から信号を受ける。こ
れ等の回線は、′Ｍ解放求回線３２６、サービス要求回
！３２２、要求インタフェースステータス１腺３５２及
びサービス要求アドレス回巌２８４を含む。要求インタ
フェース２６８は、径路要求回線２９８によりステート
コントローラから、又オリゾネータアドレス回線２９２
でサービス要求ｆ１ｆ０２９０からそれぞれ信号を受け
る。要求インタフェース２６８は要求バス２６６によυ
ＴＧＯ８ＢのＡ及びＢのコピーに信号を出力する。
を示す。要求インタフェース２６８は複数条の回線によ
＃）ＴＮＣインタフェース２５４から信号を受ける。こ
れ等の回線は、′Ｍ解放求回線３２６、サービス要求回
！３２２、要求インタフェースステータス１腺３５２及
びサービス要求アドレス回巌２８４を含む。要求インタ
フェース２６８は、径路要求回線２９８によりステート
コントローラから、又オリゾネータアドレス回線２９２
でサービス要求ｆ１ｆ０２９０からそれぞれ信号を受け
る。要求インタフェース２６８は要求バス２６６によυ
ＴＧＯ８ＢのＡ及びＢのコピーに信号を出力する。
解放要求回線３２６、サービス要求回線３２２及び径路
要求回線２９８は優先エンコーダ３６６に接続しである
。オリゾネータアドレス回嶽２９２及びサービス要求回
ａｉ３２２はマルチプレクサ３６８に接続しである。マ
ルチプレクサ３６８の選択ポートは優先エンコーダ３６
６の出力に接続シテする０１ルチプレクサ３６８の出力
は、優先エンコーダ３６６の出力に接続した要求リンク
フォーマツタ３７０に接続しである。要求リンクフォー
マツタ３７０の出力ｉｄ ）レースモニタ３７２に接続
しである。トレースモニタ３７２は又要求インタフェー
スステータス回線３５２に接続しである。要求リンクフ
ォーマツタ３７０の出力は又バッファ３７４を弁してＴ
ＧＣ要求回腺２６６に接続しである。
要求回線２９８は優先エンコーダ３６６に接続しである
。オリゾネータアドレス回嶽２９２及びサービス要求回
ａｉ３２２はマルチプレクサ３６８に接続しである。マ
ルチプレクサ３６８の選択ポートは優先エンコーダ３６
６の出力に接続シテする０１ルチプレクサ３６８の出力
は、優先エンコーダ３６６の出力に接続した要求リンク
フォーマツタ３７０に接続しである。要求リンクフォー
マツタ３７０の出力ｉｄ ）レースモニタ３７２に接続
しである。トレースモニタ３７２は又要求インタフェー
スステータス回線３５２に接続しである。要求リンクフ
ォーマツタ３７０の出力は又バッファ３７４を弁してＴ
ＧＣ要求回腺２６６に接続しである。
サービス要求、径路要求及び解放要求はＴＧＣ要求イン
タフェース２６８を経て伝送する。サービス要求及び解
放要求はＴＮＣ７Ｂにより開始され、又径路要求はアウ
トバウンドサービス要求に応答シテステートコントロー
ラ２７８により開始する。
タフェース２６８を経て伝送する。サービス要求及び解
放要求はＴＮＣ７Ｂにより開始され、又径路要求はアウ
トバウンドサービス要求に応答シテステートコントロー
ラ２７８により開始する。
優先エンコーダ３６６は、同時の要求が行われたときに
要求バス２６６に対する内容を分解する。
要求バス２６６に対する内容を分解する。
サービス要求は発信ＧＷＹ ８２により行われる。
これ等の要求はサーバｅｗｙ ８２のアドレスを含む。
サーバのアドレスはＴＮＯインタフェース２５４でサー
バアドレスレジスタ３１８から得られる。径路要求及び
解放要求は、サーバＧＷＹ ８２によυ開始され、協働
する発信ＧＷＹ ８２のアドレスを含む。。
バアドレスレジスタ３１８から得られる。径路要求及び
解放要求は、サーバＧＷＹ ８２によυ開始され、協働
する発信ＧＷＹ ８２のアドレスを含む。。
発信ＧＷＹ ８２のアドレスはサービス要求ｆｉｆ。
２９０から得られる。
要求リンク７オーマツタ３７０は、ＴＧＣ要求バス２６
６による伝送のためにサーバ又はオリゾネータのＧＷＹ
アドレスと要求の種類を定める機能コードとのフォーマ
ツティングを行う。
６による伝送のためにサーバ又はオリゾネータのＧＷＹ
アドレスと要求の種類を定める機能コードとのフォーマ
ツティングを行う。
トラ・−スモニタ３７２は３種類の各要求形式に対スル
トレースバッファを含む。トレースは、サービス要求又
は解放要求を開始したときにＴＮＯγ８＆てより呼出す
ことができる。
トレースバッファを含む。トレースは、サービス要求又
は解放要求を開始したときにＴＮＯγ８＆てより呼出す
ことができる。
ＴＧＣ応答インタフェース２７４は第９図に例示しであ
る。ＴＧＣ応答インタフェース２７４はＴＧＣのＡ及び
Ｂの両コピーからＴＧＯ応答パス２７０を介してＴＧＣ
８８に接続してちる。応答インタフェース２７４は又、
応答バス２７０のクロック回線３７４でＴＧＣ８８から
タイミング信号を受ける。
る。ＴＧＣ応答インタフェース２７４はＴＧＣのＡ及び
Ｂの両コピーからＴＧＯ応答パス２７０を介してＴＧＣ
８８に接続してちる。応答インタフェース２７４は又、
応答バス２７０のクロック回線３７４でＴＧＣ８８から
タイミング信号を受ける。
応答インタフェース２７４のＡＳ Ｂコピーは第１バス
３７６でアウトバウンドサービス要求を受は又（：ｉ’
４２バス３７８で要求肯定応答を受ける。第１バス３１
６はマルチプレクサ３８０に又比較ロジック３８２に接
続してちる。第２パス３７８は他のマルチプレクサ３８
４に又比較ロジック３８２に接祝しである。クロック回
線３７４はマルチプレクサ３８６に又タイミングテスト
ロシック３８８に接続しである。制御／ステータス回線
２８６はタイミングテストロシック３８８に又マルチプ
レクサ３８０，３８４，３８６の選択ポートに接続しで
ある。
３７６でアウトバウンドサービス要求を受は又（：ｉ’
４２バス３７８で要求肯定応答を受ける。第１バス３１
６はマルチプレクサ３８０に又比較ロジック３８２に接
続してちる。第２パス３７８は他のマルチプレクサ３８
４に又比較ロジック３８２に接祝しである。クロック回
線３７４はマルチプレクサ３８６に又タイミングテスト
ロシック３８８に接続しである。制御／ステータス回線
２８６はタイミングテストロシック３８８に又マルチプ
レクサ３８０，３８４，３８６の選択ポートに接続しで
ある。
マルチプレクサ３８０の出力は第１バスインタフエース
３９０及びトレース／パリティモニタ３９２に接続して
、ちる。マルチプレクサ３８４の出力は第２パスインタ
フエース３９４に又トレース／パリティモニタ３９２に
接続しである。トレース／パリティモニタ３９２及び比
較ロジック３８２は又制［有］／ステータス回線２８６
に接続しである。
３９０及びトレース／パリティモニタ３９２に接続して
、ちる。マルチプレクサ３８４の出力は第２パスインタ
フエース３９４に又トレース／パリティモニタ３９２に
接続しである。トレース／パリティモニタ３９２及び比
較ロジック３８２は又制［有］／ステータス回線２８６
に接続しである。
マルチプレクサ３８６の出力はタイミングジェネレータ
３９６に接続しである。ジェネレータ３９６１！１及び
第２のバスインタフェース３９０．３９４に接続しであ
る。タイミングジェネレータ３９６は要求インタフェー
ス２６８及びステートコンｌＵ−ラ２７Ｂに対しタイミ
ング信号を出力する。第１バスインタフエース３９０は
レジヌク３９８を介してサービス要ぶアドレス回線２９
４に接続しである。サービス要求出力回線４００は、第
１バスインタフエース３９０とレジヌク３９８のケ１−
ティングポートとの間に接続され又ステートコン［・ロ
ーラ２７８に接続しである。
３９６に接続しである。ジェネレータ３９６１！１及び
第２のバスインタフェース３９０．３９４に接続しであ
る。タイミングジェネレータ３９６は要求インタフェー
ス２６８及びステートコンｌＵ−ラ２７Ｂに対しタイミ
ング信号を出力する。第１バスインタフエース３９０は
レジヌク３９８を介してサービス要ぶアドレス回線２９
４に接続しである。サービス要求出力回線４００は、第
１バスインタフエース３９０とレジヌク３９８のケ１−
ティングポートとの間に接続され又ステートコン［・ロ
ーラ２７８に接続しである。
第１バスインタフエース３９０は又、ステートコント・
ローラ２７８及びＴＮＧインタフェース２５４への要求
肯定応答回線４０２に接続しである。
ローラ２７８及びＴＮＧインタフェース２５４への要求
肯定応答回線４０２に接続しである。
第２パスイ／メフエース３９４１は、オリゾネータ＋、
イ故肯定応答回線４０４、サーバ解放肯定応答回ｔ’Ｊ
４０６、サーバ径路否定応答回課４０８、サーバ山路は
定応答回線４１０及びオリソネータ径路肯定応答回、涼
４１１に接続しである。サーバ径路肯定応答回線４１０
及びオリシ゛ネータ径路肯定応答画、線４１１は又ＴＮ
Ｏインタフェース２５４を介してＴＮＯ７Ｂに接続して
ちる。ＴＮＯインタフェース２５４からの選択信号は能
動コピーを選択する。比較ロジック３８２は２条のバス
のＡ、Ｂコピーで到達するデータを比較する。誤りフラ
グは、対応するバスのデータが合致しないときに誤りフ
ラグをセットする。
イ故肯定応答回線４０４、サーバ解放肯定応答回ｔ’Ｊ
４０６、サーバ径路否定応答回課４０８、サーバ山路は
定応答回線４１０及びオリソネータ径路肯定応答回、涼
４１１に接続しである。サーバ径路肯定応答回線４１０
及びオリシ゛ネータ径路肯定応答画、線４１１は又ＴＮ
Ｏインタフェース２５４を介してＴＮＯ７Ｂに接続して
ちる。ＴＮＯインタフェース２５４からの選択信号は能
動コピーを選択する。比較ロジック３８２は２条のバス
のＡ、Ｂコピーで到達するデータを比較する。誤りフラ
グは、対応するバスのデータが合致しないときに誤りフ
ラグをセットする。
トレースバッファはトレース／パＩＪ ティモニタ３９
２Ｇで設けられ、トレース表示子ビットを受信トラ／デ
クジョンに対しセットしたときにインタフェースに達す
るデータを捕捉するようにする。
２Ｇで設けられ、トレース表示子ビットを受信トラ／デ
クジョンに対しセットしたときにインタフェースに達す
るデータを捕捉するようにする。
タイミングテストロシック３８８により、クロッ回線３
７４で両ＴＧＣコぎ−から受けるタイミング信号の検査
ができる。選定したＴＧＣからのタイミング信号は、応
答インタフェース２７４、要求インタフェース２６８及
びステートコントローラ２７８の時間機能に対し使う。
７４で両ＴＧＣコぎ−から受けるタイミング信号の検査
ができる。選定したＴＧＣからのタイミング信号は、応
答インタフェース２７４、要求インタフェース２６８及
びステートコントローラ２７８の時間機能に対し使う。
アウトバウンドサービス要求を第１パス３γ６に受ける
と、発信ゲーＦ・ウェイのアドレスをトレース表示子ビ
ットと共にレジヌク３９８に記憶する。サービス要求用
信号はサービス要求アウト回線４００によりステートコ
ントローラ２７８に伝送される。要求肯定応答信号は又
、第１バス３７６に生じＴＧＣ８Ｂにより送出されＴＧ
Ｏ要求リンク２６６に送られるカレント要求に肯定応答
する。
と、発信ゲーＦ・ウェイのアドレスをトレース表示子ビ
ットと共にレジヌク３９８に記憶する。サービス要求用
信号はサービス要求アウト回線４００によりステートコ
ントローラ２７８に伝送される。要求肯定応答信号は又
、第１バス３７６に生じＴＧＣ８Ｂにより送出されＴＧ
Ｏ要求リンク２６６に送られるカレント要求に肯定応答
する。
この信号は要求肯定応答回ｆＥ、４０２にょ９ステート
コントローラに送られる。
コントローラに送られる。
径路要求及び解放要求をＴ工Ｅ ９ Ｆ３に受けたとき
に、サーバ及びオリシネータのゲートウェイ８２に肯定
応答を伝送する。径路要求をＴｒＳ ９ Ｂにより排除
すると、否定応答（ＮＡＯＫ）をサーバ及びオリジネー
タのゲートウェイ８２に伝送する。しかしオリゾネータ
径路否定応答はＴＧＯ応答インタフェース２７４に作用
を生じない。これ等の応答に対応する信号は第２バスイ
ンタフエース３９４によジステートコントローラに伝送
する。サーバ径路肯定応答及びオリジネータ径路肯定応
答信号は又ＴＮＣインタフェース２５４を弁してＴＮＯ
に伝送する。
に、サーバ及びオリシネータのゲートウェイ８２に肯定
応答を伝送する。径路要求をＴｒＳ ９ Ｂにより排除
すると、否定応答（ＮＡＯＫ）をサーバ及びオリジネー
タのゲートウェイ８２に伝送する。しかしオリゾネータ
径路否定応答はＴＧＯ応答インタフェース２７４に作用
を生じない。これ等の応答に対応する信号は第２バスイ
ンタフエース３９４によジステートコントローラに伝送
する。サーバ径路肯定応答及びオリジネータ径路肯定応
答信号は又ＴＮＣインタフェース２５４を弁してＴＮＯ
に伝送する。
ＴＮＯば、ＴＮＣインタフェース２５４を径て比紋誤シ
ロシック３８２、トレース／／？リテイモニタ３９２及
びタイミングテストロシック３８８にアクセスを持つ。
ロシック３８２、トレース／／？リテイモニタ３９２及
びタイミングテストロシック３８８にアクセスを持つ。
ステートコントローラ２７８は第１０ａ図に例示しであ
る。ステートコントローラ２７Ｂはｆｉｆ。
る。ステートコントローラ２７Ｂはｆｉｆ。
コントローラ４１２を備えている。ｆｉｆｏコントロー
ラ４１２は、応答インタフェース２１４からのサービス
要求アウト回線４００、要求肯定応答回線４０２、オリ
ゾネータ解放肯定応答回線４０４、サーバ解放肯定応答
回線４０６、サーバ径路否定応答回縁４０８、サーバ径
路肯定応答回線４１０及びオリジネータ肯定応答回線４
１１から信号を受ケル。ｆｉｆｏコントローラ４１２は
又ＴＮＣ！ イアタフエース２５４からとＴＮＣインク
フェース２５４のアボート要求回線３４２及びアポート
アドレス回＝ｉ ３３ ａにより信号を受けるアボート
比較器４１４の出力からとの保持回縁３１４と、要求イ
ンタフェース２６８からの径路要求回線２９８とに接続
しである。ｆｉｆｏコントロー、う４１２はＴＮＣイン
タフェースのアボート青電応答回線３４６に接続してち
る。ｆ１ｆＯコントローラ４１２は、径路要求回線２９
８に信号を出力し、又ＦｏＰ回線４１８及びＰＵＳＨ回
線４２０によジｆ１ｆ０２９０にＰＯＰ及びＰＵＳＨの
信号を出力する。ｆ１ｆＯ２９０はｆｉｆｏコントロー
ラ４１２にエムプテイ信号を出力する。
ラ４１２は、応答インタフェース２１４からのサービス
要求アウト回線４００、要求肯定応答回線４０２、オリ
ゾネータ解放肯定応答回線４０４、サーバ解放肯定応答
回線４０６、サーバ径路否定応答回縁４０８、サーバ径
路肯定応答回線４１０及びオリジネータ肯定応答回線４
１１から信号を受ケル。ｆｉｆｏコントローラ４１２は
又ＴＮＣ！ イアタフエース２５４からとＴＮＣインク
フェース２５４のアボート要求回線３４２及びアポート
アドレス回＝ｉ ３３ ａにより信号を受けるアボート
比較器４１４の出力からとの保持回縁３１４と、要求イ
ンタフェース２６８からの径路要求回線２９８とに接続
しである。ｆｉｆｏコントロー、う４１２はＴＮＣイン
タフェースのアボート青電応答回線３４６に接続してち
る。ｆ１ｆＯコントローラ４１２は、径路要求回線２９
８に信号を出力し、又ＦｏＰ回線４１８及びＰＵＳＨ回
線４２０によジｆ１ｆ０２９０にＰＯＰ及びＰＵＳＨの
信号を出力する。ｆ１ｆＯ２９０はｆｉｆｏコントロー
ラ４１２にエムプテイ信号を出力する。
応答イアタフエース２７４からのサービス要求アドレス
アウト回線２９４は径路要求回線２９８と共にマルチプ
レクサ４２２に接続しである。ｆｉｆ。
アウト回線２９４は径路要求回線２９８と共にマルチプ
レクサ４２２に接続しである。ｆｉｆ。
コントローラ４１２からの再試行（ＲＥＴＲＹ）信号は
マルチプレクサ４２２の選択ポートに送る。マルチプレ
クサ４２２の出力はｆ１ｆＯ２９０の入力に接成しであ
る。ｆ１ｆ０２９０の出力は径路要求口線２９８に接続
しである。
マルチプレクサ４２２の選択ポートに送る。マルチプレ
クサ４２２の出力はｆ１ｆＯ２９０の入力に接成しであ
る。ｆ１ｆ０２９０の出力は径路要求口線２９８に接続
しである。
ステートコントローラ２７８は、サービス要求ｆｉｆｏ
２９０を制御し径路要求信号を生ずる。サービス要求
アウト信号を応答インタフェース２７４から受けると、
ステートコントローラ２７８は、サービス要求アドレス
バスアウト回線２９４で受けたデータをサービス要求ｆ
ｊ−ｆｏ ２９０にブツシュする。サービス要求ｆ１ｆ
０２９０へのデータのブッシングによＦ） ｆｉｆｏコ
ントローラ４１２への工／プテイ信号をクリアする。径
路要求が未決定でなくすなわち１５ Ｍが能動状態でな
いと、コントローラ４１２ば、サービス要求信号により
アドレス指定された発信ゲートウェイ８２に対し径路要
求信号を送る。
２９０を制御し径路要求信号を生ずる。サービス要求
アウト信号を応答インタフェース２７４から受けると、
ステートコントローラ２７８は、サービス要求アドレス
バスアウト回線２９４で受けたデータをサービス要求ｆ
ｊ−ｆｏ ２９０にブツシュする。サービス要求ｆ１ｆ
０２９０へのデータのブッシングによＦ） ｆｉｆｏコ
ントローラ４１２への工／プテイ信号をクリアする。径
路要求が未決定でなくすなわち１５ Ｍが能動状態でな
いと、コントローラ４１２ば、サービス要求信号により
アドレス指定された発信ゲートウェイ８２に対し径路要
求信号を送る。
要求肯定応答信号は、ｆｉｆｏコントローラ４１２によ
り生じた径路要求信号をクリアし、ｆ土ｆＯコントロー
ラ４１２をサーバ径路未決状態に入らせる。オリシネー
タ径路肯定応答信号を受けると、コントローラをオリゾ
ネータステートにし新らたな径路要求信号を抑止する。
り生じた径路要求信号をクリアし、ｆ土ｆＯコントロー
ラ４１２をサーバ径路未決状態に入らせる。オリシネー
タ径路肯定応答信号を受けると、コントローラをオリゾ
ネータステートにし新らたな径路要求信号を抑止する。
サーバ径路肯定応答信号を受けると、コントローラをサ
ーバ径路未決ステートからサーバステートに移行させ、
新らたな径路要求を抑止し続ける。
ーバ径路未決ステートからサーバステートに移行させ、
新らたな径路要求を抑止し続ける。
サーバ径路否定応答信号を受けると、再試行順序が開始
され、コントローラはこれがサーバ径路未決ステートに
あればアイドルステートに戻る。
され、コントローラはこれがサーバ径路未決ステートに
あればアイドルステートに戻る。
コントローラがサーバ径路否定応答信号を受けたときに
オリゾネークステートにあれば、再試行順序が開始され
るが、コントローラステートは変化しない。再試行順序
に対し、再試行信号によりサービス要求ｆｉｆｏ２９０
の出力をその人力に送り、ＰＵＳＨ信号を生じ次いでＰ
ＯＰ信号を生ずる。この順序によりカレントサービス要
求が行列の底部まで循環する。
オリゾネークステートにあれば、再試行順序が開始され
るが、コントローラステートは変化しない。再試行順序
に対し、再試行信号によりサービス要求ｆｉｆｏ２９０
の出力をその人力に送り、ＰＵＳＨ信号を生じ次いでＰ
ＯＰ信号を生ずる。この順序によりカレントサービス要
求が行列の底部まで循環する。
オリシネータＭｊｊ！ｌ肯定応答又はブーバカ１放肯定
応答の信号を受けると、コントローラをアイドルステー
トに戻す。サーバ解散肯定応答信号により又、ＰＯＰ信
号を発生してサービス要求ｆｉｆ０２９０の頂部のアド
レスを行列から除く。
応答の信号を受けると、コントローラをアイドルステー
トに戻す。サーバ解散肯定応答信号により又、ＰＯＰ信
号を発生してサービス要求ｆｉｆ０２９０の頂部のアド
レスを行列から除く。
保持信号を呼出すと、コントローラ２７８のステート：
ｒｃ関係なく径路要求信号は生じない。アボート要求信
号を使いサービス要求ｆｉｆｏ ２９０のサービス要求
を打切る。アサート要求信号のセットにより、サービス
要求ｆ１ｆｏ ２９０の頂部のアドレスをアボートアド
レス回線３３８により送られるアボートアドレスと比較
する。２つのアドレスが一致すればパージ（ｐｕｒｇｅ
）信号を生ずる。
ｒｃ関係なく径路要求信号は生じない。アボート要求信
号を使いサービス要求ｆｉｆｏ ２９０のサービス要求
を打切る。アサート要求信号のセットにより、サービス
要求ｆ１ｆｏ ２９０の頂部のアドレスをアボートアド
レス回線３３８により送られるアボートアドレスと比較
する。２つのアドレスが一致すればパージ（ｐｕｒｇｅ
）信号を生ずる。
このパージ信号によジｆｉｆｏの頂部のアドレスをｐｏ
ｐ信号によって廃棄する。アボート肯定応答信号により
アボート要求信号をクリアする。
ｐ信号によって廃棄する。アボート肯定応答信号により
アボート要求信号をクリアする。
パケットインタフェース２５６を第１０ｂ図に例示しで
ある。Ｔ工Ｎ１０６のＡ及びＢのコピーの受信データバ
スは直並列変換器４２４．４２６に接続しである。受信
４０ ＭＨｚクロックバス２６０は、直並列変換器４２
４，４２６、マルチプレクサ４２８及び並直列変換器４
３０，４３２に接続してちる。Ｔ工Ｎ１０６のＡ及びＢ
のコピーの送信データバス２６２は並直列変換器４３０
．４３２に接続しである。
ある。Ｔ工Ｎ１０６のＡ及びＢのコピーの受信データバ
スは直並列変換器４２４．４２６に接続しである。受信
４０ ＭＨｚクロックバス２６０は、直並列変換器４２
４，４２６、マルチプレクサ４２８及び並直列変換器４
３０，４３２に接続してちる。Ｔ工Ｎ１０６のＡ及びＢ
のコピーの送信データバス２６２は並直列変換器４３０
．４３２に接続しである。
マルチプレクサ４２８の出力は、直並列変換器４２４．
４２６及び並直列変換器４３０，４３２にタイミング・
信号を出力するタイミングジェネレータ４３４に接続し
である。タイミングジェネレータ４３４は又、ＴＮｏ
７ Ｂから送信４ ＭＨｚクロック回線２４８を受ける
シンクロナイザ４３６に接続しである。シンクロナイザ
４３６は、ＴＮＣ７ｆ３から送信データバス２４６によ
りデータを受け、奎直列変換ｆｌｉ４３［１，４３２及
びトレース／パリティレジスタ４３８にデータを出力す
る。
４２６及び並直列変換器４３０，４３２にタイミング・
信号を出力するタイミングジェネレータ４３４に接続し
である。タイミングジェネレータ４３４は又、ＴＮｏ
７ Ｂから送信４ ＭＨｚクロック回線２４８を受ける
シンクロナイザ４３６に接続しである。シンクロナイザ
４３６は、ＴＮＣ７ｆ３から送信データバス２４６によ
りデータを受け、奎直列変換ｆｌｉ４３［１，４３２及
びトレース／パリティレジスタ４３８にデータを出力す
る。
直並列変換器４２４，４２６の出力は比較ロジック４４
０及びマルチプレクサ４４２に接続しである。トレース
／パリティレジスタ４３８及び比較ロジック４４０の出
力は、マルチプレクサ４４２の選択ポートに接続したＴ
ＩＮ制＃／ステータス回線４４４に利用できる。マルチ
プレクサ４４２の出力は受信データ回想２５０に接続さ
れ、又タイミングジェネレータ４３４の出力は受信４
ＭＨｚクロック回ボＡ２５２回層Ａ２５２る。受信デー
タ回、ｐ ２ ｓ ｏは又トレース／パリティレジスタ
４３８に接続しである。
０及びマルチプレクサ４４２に接続しである。トレース
／パリティレジスタ４３８及び比較ロジック４４０の出
力は、マルチプレクサ４４２の選択ポートに接続したＴ
ＩＮ制＃／ステータス回線４４４に利用できる。マルチ
プレクサ４４２の出力は受信データ回想２５０に接続さ
れ、又タイミングジェネレータ４３４の出力は受信４
ＭＨｚクロック回ボＡ２５２回層Ａ２５２る。受信デー
タ回、ｐ ２ ｓ ｏは又トレース／パリティレジスタ
４３８に接続しである。
ＴＮＣγ８から送信データバス２４６によりインバウン
ドパケットデータは、送信４ ＭＨｚクロック回線２４
Ｂの４ ＭＨｚクロック信号を使いゲートウェイ８２で
収イ０する。受信データは、シンクロナイザ４３６を経
てケ９−トウエイ８２のパケットインタフェース時間ベ
ースに同期させる。同期したデータは、２榮の各送信デ
ータバス２６２と協働する１直列変換器４３０．４３２
に送る。
ドパケットデータは、送信４ ＭＨｚクロック回線２４
Ｂの４ ＭＨｚクロック信号を使いゲートウェイ８２で
収イ０する。受信データは、シンクロナイザ４３６を経
てケ９−トウエイ８２のパケットインタフェース時間ベ
ースに同期させる。同期したデータは、２榮の各送信デ
ータバス２６２と協働する１直列変換器４３０．４３２
に送る。
１０ビット並列データは、パケットインタフェースタイ
ミング信号を使いシンクロナイザ４３６から並直列変換
器４３０．４３２に刻時作用を生ずるように送る。並直
列変換は各変換器で行われ、直列データは、協働するＴ
工Ｎ１０６から受ける４ Ｑ ＭＨｚクロックは号から
あ導する時間ペースを使いＴＸＸブーツ線２６２で伝送
する。
ミング信号を使いシンクロナイザ４３６から並直列変換
器４３０．４３２に刻時作用を生ずるように送る。並直
列変換は各変換器で行われ、直列データは、協働するＴ
工Ｎ１０６から受ける４ Ｑ ＭＨｚクロックは号から
あ導する時間ペースを使いＴＸＸブーツ線２６２で伝送
する。
Ｔ工Ｎ１０６から到達するアウトバウンドパケットデー
タは、協働するＴ工Ｎ１０６から受けるクロック信号を
使い直並列変換器４２４，４２６で収得する。そして蓬
列データはパケットインタフェースタイミング信号にょ
シ各変換器から刻時する。
タは、協働するＴ工Ｎ１０６から受けるクロック信号を
使い直並列変換器４２４，４２６で収得する。そして蓬
列データはパケットインタフェースタイミング信号にょ
シ各変換器から刻時する。
アウトバウンドパケットデータは、両Ｔ工Ｎプレーンか
ら受けＴＮＯｃＩ制御のもとに能動プレーンから選択す
る。又能動Ｔ工Ｎ１０６からの受信クロック信号はパケ
ットインタフェースタイミング１言号を生ずるように選
定する。
ら受けＴＮＯｃＩ制御のもとに能動プレーンから選択す
る。又能動Ｔ工Ｎ１０６からの受信クロック信号はパケ
ットインタフェースタイミング１言号を生ずるように選
定する。
比較ロジック４４０はＴＩＮ １０６のＡ、Ｂコピーか
ら受けるデータを比較する。データの比較ができないと
きは誤りフラグをセットする。トレース／パリティレジ
スタは、能動Ｔ工Ｎ １０６がらのインバウンドパケッ
トデータ及びアウトバウンドパケットデータを比較する
ように設ける。
ら受けるデータを比較する。データの比較ができないと
きは誤りフラグをセットする。トレース／パリティレジ
スタは、能動Ｔ工Ｎ １０６がらのインバウンドパケッ
トデータ及びアウトバウンドパケットデータを比較する
ように設ける。
パケットデータワードを第１０ｃ図に例示しである。パ
ケットデータワードはデータバイトを形成する８データ
ピツ） ＤＡＤ−ＤＡ７を含む。奇数パリティビットは
データフードで伝送する。「データｈｅｒｅ Ｊ （Ｄ
ＡＩ（）ビットは号データを伝送する。
ケットデータワードはデータバイトを形成する８データ
ピツ） ＤＡＤ−ＤＡ７を含む。奇数パリティビットは
データフードで伝送する。「データｈｅｒｅ Ｊ （Ｄ
ＡＩ（）ビットは号データを伝送する。
Ｔ工Ｃサブシステム構成
第１１図はＴ１０８６のブロック図を示す。ＴｌＣ８６
はＴＧＯ８８、ＳＲＤ ９４及びＴ工８９８を備えてい
る。ＴＧＯＴ３８、ＳＲＤ ９４及びＴ工Ｓ９８は二重
に設けてそれぞれＡ及びＢのコざ−を持つようにしであ
る。前記したように各コピーは十分な冗長度を備えてＡ
又はＢのいずれかのカードを他方のカードの故障の場合
に使えるようにしである。
はＴＧＯ８８、ＳＲＤ ９４及びＴ工８９８を備えてい
る。ＴＧＯＴ３８、ＳＲＤ ９４及びＴ工Ｓ９８は二重
に設けてそれぞれＡ及びＢのコざ−を持つようにしであ
る。前記したように各コピーは十分な冗長度を備えてＡ
又はＢのいずれかのカードを他方のカードの故障の場合
に使えるようにしである。
好適とする実施例では４組のＴＧＣ対８８（ＴＧＣＯＡ
／Ｂ 、 ＴＧＣＩＡ／Ｂ 、 ＴＧＣ！２Ａ／Ｂ Ｘ
ＴＧＣ３Ａ／Ｂ ）を使う。各ＴＧＣ対８８は１６“ま
でのＧＷＹを支援し全部で６４のＧＷＹ ８２を使うこ
とができる。
／Ｂ 、 ＴＧＣＩＡ／Ｂ 、 ＴＧＣ！２Ａ／Ｂ Ｘ
ＴＧＣ３Ａ／Ｂ ）を使う。各ＴＧＣ対８８は１６“ま
でのＧＷＹを支援し全部で６４のＧＷＹ ８２を使うこ
とができる。
ＧＷＹ ８２は、ＧＷＹ要求応答リンク９２によジＴＧ
Ｃ８８に接続しである。処理ノード保守リンク９０はＴ
ＮＣ： ７８及びＴＧＣ８８の間に接続しである。
Ｃ８８に接続しである。処理ノード保守リンク９０はＴ
ＮＣ： ７８及びＴＧＣ８８の間に接続しである。
１ＭＣ保守リンク１０８はＴＧＣ８８及びＴＭＧｊ １
０２間に又ＳＲＤ ９４及びＴ工Ｓ９８に接続しである
。
０２間に又ＳＲＤ ９４及びＴ工Ｓ９８に接続しである
。
各ＴＧ０８８はサービス要求リンク９６を介しＳＲＤ対
９４に接続しである。各ＴＧ（：！ ８ｇは径路／解放
要求リンク１００を介してＴ工Ｓ９８に接続しである。
９４に接続しである。各ＴＧ（：！ ８ｇは径路／解放
要求リンク１００を介してＴ工Ｓ９８に接続しである。
要求リンク１００は第１１図に山路要求リンク１００ａ
及び解放要求リンク１００ｂとし。
及び解放要求リンク１００ｂとし。
て示しである。Ｔ１８９８は接続制御バス１１１を介し
Ｔ工Ｎ１０６に接続しである。
Ｔ工Ｎ１０６に接続しである。
ＴｌＣ８６は、各処理ノード間にパケット云送接続を生
ずる機構を形成する。Ｔ工Ｃａ ６は６つのレベル１要
求すなわち（１）サービス要求、（２）径路要求及び（
３）解放要求を支援する。
ずる機構を形成する。Ｔ工Ｃａ ６は６つのレベル１要
求すなわち（１）サービス要求、（２）径路要求及び（
３）解放要求を支援する。
前記したように発信ノードは、発信ＧＷＹ Ｂｌび協働
するＴＮＣを介してサービス要求を開始する。サービス
要求は、パケットを送出そうとするサービスノードのア
ドレスを含む。ＴｌＣ８６はサーバＧＷＹ ８２へのサ
ービス要求をこれがサービス要求行列に入った場合に終
了する。この行列は、前記ノードに対しサービス要求が
未決である全部の発信ＧＷＹ ８２のアドレスを含む。
するＴＮＣを介してサービス要求を開始する。サービス
要求は、パケットを送出そうとするサービスノードのア
ドレスを含む。ＴｌＣ８６はサーバＧＷＹ ８２へのサ
ービス要求をこれがサービス要求行列に入った場合に終
了する。この行列は、前記ノードに対しサービス要求が
未決である全部の発信ＧＷＹ ８２のアドレスを含む。
サーバＣ）ＷＹ ８２は、サービス要求を受ける状態に
なると、ＴｌＣａ５に対しＴ工Ｎ１０６を経てサーバＧ
ＷＹ ８２への径路を設定する帰路要求を生ずる。要求
パケット全伝送した後、サーバＧＷＹ ８２は、ＴｌＣ
８６に解放要求を送ることにより接続を解放する。Ｔ工
Ｃのサブンステムを第１２図、第１６図及び第１４図に
詳細に示しである。
なると、ＴｌＣａ５に対しＴ工Ｎ１０６を経てサーバＧ
ＷＹ ８２への径路を設定する帰路要求を生ずる。要求
パケット全伝送した後、サーバＧＷＹ ８２は、ＴｌＣ
８６に解放要求を送ることにより接続を解放する。Ｔ工
Ｃのサブンステムを第１２図、第１６図及び第１４図に
詳細に示しである。
ＴＧＣサブシステム
第１２図はＴＧＣ８Ｂを詳しく示す。特定のＴＧｃ８８
に接続した１６のＧＷＹ ８２の要求バス２６６は優先
エンコーダ５６６及びマルチプレクサ５６８に接続しで
ある。飯先エンコーダは、要求ＧＷＹアドレスバス５７
２を介してサービス要求インクフェース５７０に又機能
デコード５７４に接続しである。要求ＧＷＹアドレスバ
ス５７２は又マルチプレクサ５６８の選択ボートとＴＧ
Ｃ応答インタフェース５１８の要求肯定応答バッファ５
７６とに接続しである。マルチプレクサ５６８は機能デ
コード５７４と直並列変換器５８０とに接続しである。
に接続した１６のＧＷＹ ８２の要求バス２６６は優先
エンコーダ５６６及びマルチプレクサ５６８に接続しで
ある。飯先エンコーダは、要求ＧＷＹアドレスバス５７
２を介してサービス要求インクフェース５７０に又機能
デコード５７４に接続しである。要求ＧＷＹアドレスバ
ス５７２は又マルチプレクサ５６８の選択ボートとＴＧ
Ｃ応答インタフェース５１８の要求肯定応答バッファ５
７６とに接続しである。マルチプレクサ５６８は機能デ
コード５７４と直並列変換器５８０とに接続しである。
機能デコード５７４は又要求肯定応答バッファ５７６に
接続しである。
接続しである。
サービス要求インタフェース５７０のほかにＴＧＯ８８
は解放要求インタフェース５８４及び径路要求インタフ
ェース５８６を備えている。要求ＧＷＹアドレスバス５
７２６：ｔ、仮先エンコーダ５６６をサービス−要求イ
ンタフェース５１０、解放要求インタフェース５８４及
び径路要求インタニアｍ −スに接続する。ターゲット
アドレスバス５８８は直並列変換器５８０を、サービス
要求インクフェース５７０、解放要求インタフェース５
８４及び径路要求インタフェース５８６に接続する。サ
ービス要求「ストローブイン」バス５９０は機能デコー
ド５７４をサービス要求インタフェース５７ ［ｆに接
続する。「サーヒ１ス要求パンファビュシ゛イ」バス５
９２は、サービス及ポインタフェース５７０及び機能デ
コード５７４間にリターン信号を生ずる。サービス要求
インクフェース５７０は又、サービス要求「ストローブ
アウト」バス５９６及びサービス要求アドレスバス５９
８をブｒして応答インタフェース５７８のサービス要求
バッファ５９４に接続しである。
は解放要求インタフェース５８４及び径路要求インタフ
ェース５８６を備えている。要求ＧＷＹアドレスバス５
７２６：ｔ、仮先エンコーダ５６６をサービス−要求イ
ンタフェース５１０、解放要求インタフェース５８４及
び径路要求インタニアｍ −スに接続する。ターゲット
アドレスバス５８８は直並列変換器５８０を、サービス
要求インクフェース５７０、解放要求インタフェース５
８４及び径路要求インタフェース５８６に接続する。サ
ービス要求「ストローブイン」バス５９０は機能デコー
ド５７４をサービス要求インタフェース５７ ［ｆに接
続する。「サーヒ１ス要求パンファビュシ゛イ」バス５
９２は、サービス及ポインタフェース５７０及び機能デ
コード５７４間にリターン信号を生ずる。サービス要求
インクフェース５７０は又、サービス要求「ストローブ
アウト」バス５９６及びサービス要求アドレスバス５９
８をブｒして応答インタフェース５７８のサービス要求
バッファ５９４に接続しである。
解放要求インタフェース５８４は、’＃）Ａ”７４求ス
ト。−ブバス６００及び解放「バッファビュゾづバス５
０２により機能デコード５７４に接αしである。解放要
求インタフェース５８１−１又、発信「解放は定応答ス
トローブ」バス６０６、発信ＧＷＹアドレスバス６０８
、サービス［５％ ７Ａ 肯定応答ストローブ」バス６
１０及びサーバＧＷＹアドレスバス６１２を介して応答
インタフェース５７８の解放肯定応定バッファ６０４に
接続しである。
ト。−ブバス６００及び解放「バッファビュゾづバス５
０２により機能デコード５７４に接αしである。解放要
求インタフェース５８１−１又、発信「解放は定応答ス
トローブ」バス６０６、発信ＧＷＹアドレスバス６０８
、サービス［５％ ７Ａ 肯定応答ストローブ」バス６
１０及びサーバＧＷＹアドレスバス６１２を介して応答
インタフェース５７８の解放肯定応定バッファ６０４に
接続しである。
径路要求インタフェースは、径路要求ストローブバス６
１４及び径路要求「バツファビュゾイ」バス６１６を介
して機能デコードに接続しである。
１４及び径路要求「バツファビュゾイ」バス６１６を介
して機能デコードに接続しである。
径路要求インタフェース５８６は、発信径路「肯定応答
ストローブ」バス６２０、発信ＧＷＹアドレス／１イ定
応答パス３２２、サーバ伝路「肯定応答ストローブ」バ
ス６２４及びサーバＣ）ＷＹアドレス／肯定応答バス６
２６を介して応答インタフェース５７８の径路肯定応答
バッファ６１８に接続しテアル。トレースバッファ６２
８は、サービス要求インタフェース５７０、解放要求イ
ンタフェース５８４及び径路要求インタフェース５８６
に接ｆｆ Ｌである。トレースバッファ６２８の出力は
保守マイクロプロセッサ６３０に接続しである。保守マ
イクロプロセッサ６３０はＴＭＣ保守ハス１０Ｑ及び処
理ノード保守リンク９０から入力を受ける。
ストローブ」バス６２０、発信ＧＷＹアドレス／１イ定
応答パス３２２、サーバ伝路「肯定応答ストローブ」バ
ス６２４及びサーバＣ）ＷＹアドレス／肯定応答バス６
２６を介して応答インタフェース５７８の径路肯定応答
バッファ６１８に接続しテアル。トレースバッファ６２
８は、サービス要求インタフェース５７０、解放要求イ
ンタフェース５８４及び径路要求インタフェース５８６
に接ｆｆ Ｌである。トレースバッファ６２８の出力は
保守マイクロプロセッサ６３０に接続しである。保守マ
イクロプロセッサ６３０はＴＭＣ保守ハス１０Ｑ及び処
理ノード保守リンク９０から入力を受ける。
保守マイクロプロセッサ６３０は、ＧＷＹ要求応答リン
ク９２の応答バス２７０に接続した第２トレースバツフ
ア６３２に接続しである。
ク９２の応答バス２７０に接続した第２トレースバツフ
ア６３２に接続しである。
ＴＧｃ Ｆ３８は又、クロック信号及びフレーミング信
号をＳＰ、？） ９４から受け、クロック信号及びフレ
ーミング信号をＧＷＹ ８２に伝送するタイミングジェ
ネレータ６３４を備えている。ジェネレータ６３２ばＧ
ＷＹ ８２に接続しである。
号をＳＰ、？） ９４から受け、クロック信号及びフレ
ーミング信号をＧＷＹ ８２に伝送するタイミングジェ
ネレータ６３４を備えている。ジェネレータ６３２ばＧ
ＷＹ ８２に接続しである。
サービス要求インタフェース５７０ば、それぞれインパ
ウンド及びアウトバウンドのサービス要求リンク６３６
．６３８から成るｓＲＤ要求リンク９６によりＳＲＤ
９４のＡ、Ｂコざ−に接続しである。径路要求インタフ
ェース５８６ば、径路要求リンク６４４及び径路肯定応
答リンク６４６から成る径路要求リンク１００ａを介し
てＴ工８９８に接続しである。
ウンド及びアウトバウンドのサービス要求リンク６３６
．６３８から成るｓＲＤ要求リンク９６によりＳＲＤ
９４のＡ、Ｂコざ−に接続しである。径路要求インタフ
ェース５８６ば、径路要求リンク６４４及び径路肯定応
答リンク６４６から成る径路要求リンク１００ａを介し
てＴ工８９８に接続しである。
ＴＧＯ８８は、レベル１（接続）及びレベル４（保守）
の両プロトコルに関与し１６までのＧＷＹ８２に対し他
方のレベル１サブシステムのアクセス作用を行う。ＧＷ
Ｙ ８２は、要求バス２６６でＴＧＣ８８に要求を伝送
し応答バス２７０で応答を受ける。要求バス２６Ｇはポ
イント対ポイント型であり、ＧＷＹ ８２はＴＧＣ対８
８のＡＸＢフぎ−に対し二重リンクを持つ。＠ ＴＧｏ
８ Ｂは、それぞれ８つのＣ）ＷＹ ８２を支援する
分岐回線型の２条の応答バス２７０（Ｘ及びＹ）を備え
る。
の両プロトコルに関与し１６までのＧＷＹ８２に対し他
方のレベル１サブシステムのアクセス作用を行う。ＧＷ
Ｙ ８２は、要求バス２６６でＴＧＣ８８に要求を伝送
し応答バス２７０で応答を受ける。要求バス２６Ｇはポ
イント対ポイント型であり、ＧＷＹ ８２はＴＧＣ対８
８のＡＸＢフぎ−に対し二重リンクを持つ。＠ ＴＧｏ
８ Ｂは、それぞれ８つのＣ）ＷＹ ８２を支援する
分岐回線型の２条の応答バス２７０（Ｘ及びＹ）を備え
る。
４つの各ＴＧＣ８８は、二重のＡ、 Ｂコぎ−であり、
各コピーはそれぞれ全部の従属ＧＷＹ ８２を支ｆｆ１
−ｔル。各ＧＷＹ ８２は、各ＴＧＯコピーに対し各別
の要求バス２６６を備え、両ＴＧＣコピーからの応答バ
ス２７０を受ける。サービス要求リンク９６、径路要求
リンク１００ａ及び解放要求リンク１ｏｏｂは、レベル
１機能に対し高度の可用性が得られるように、全部の関
連素子すなわち冗長ＴＧＣ８８、ＳＲＤ ９４及びＴ工
Ｓ９３の間で交差接続しである。
各コピーはそれぞれ全部の従属ＧＷＹ ８２を支ｆｆ１
−ｔル。各ＧＷＹ ８２は、各ＴＧＯコピーに対し各別
の要求バス２６６を備え、両ＴＧＣコピーからの応答バ
ス２７０を受ける。サービス要求リンク９６、径路要求
リンク１００ａ及び解放要求リンク１ｏｏｂは、レベル
１機能に対し高度の可用性が得られるように、全部の関
連素子すなわち冗長ＴＧＣ８８、ＳＲＤ ９４及びＴ工
Ｓ９３の間で交差接続しである。
ＴＧｏ ８ Ｂは保守通信ンエル内でＴＭＣ１０２及び
ＴＮＯ７８の間にある。
ＴＮＯ７８の間にある。
ＴＧＣ！ ８ Ｂの主要な機能素子は、（１１９先工／
コーダ５６６、マルチプレクサ５６８、直奎列変換器５
８０及び機能デコード５γ４から成るＴＧＣ要求受信器
５６５と、（２１ＴＧＣ応答バスインタフェース５７８
と、（３）サービス要求インタフェース５７０ト、（４
）径路要求インタフェース５８６と、解放要求インタフ
ェース５８４と、（６）タイミングデイストリビュータ
ロ３４と、（７）保守マイクロプロセッサ６３０とであ
る。
コーダ５６６、マルチプレクサ５６８、直奎列変換器５
８０及び機能デコード５γ４から成るＴＧＣ要求受信器
５６５と、（２１ＴＧＣ応答バスインタフェース５７８
と、（３）サービス要求インタフェース５７０ト、（４
）径路要求インタフェース５８６と、解放要求インタフ
ェース５８４と、（６）タイミングデイストリビュータ
ロ３４と、（７）保守マイクロプロセッサ６３０とであ
る。
ＴＧＣ要求受信器５６５は、ＴＧＣ８３に接続したＧＷ
Ｙ ８２からサービス要求、径路要求及び解放要求を受
け、これ等の要求をＳＲＤ ９４及びＴ工Ｓ ９８に送
る。ＴＧＣ要求受信器５６５は、ＧＷＹ要求の内容と選
定した要求の肯定応答受信とを分解し、この要求を適当
な出力インタフェースニ送ル。
Ｙ ８２からサービス要求、径路要求及び解放要求を受
け、これ等の要求をＳＲＤ ９４及びＴ工Ｓ ９８に送
る。ＴＧＣ要求受信器５６５は、ＧＷＹ要求の内容と選
定した要求の肯定応答受信とを分解し、この要求を適当
な出力インタフェースニ送ル。
ＴＯｏ ８ Ｂに協働する１６のＧＷＹ ８２は共通の
要求受信器５６５を共用する。ｏｗｙ ８２は４００ｎ
ｅｅｃの各要求サイクル中に１回要求を出す機会を持
つ。要求受信器は、１サイクルに対し同時に送られる全
部の要求を一時記憶し、優先ｐｆｆ１位エンっ−ダ５６
６により定まる循環優先順位基準で受けようとする要求
を選定する。ＴＧｏ ８８は、選定した要求に対し所要
の出力インタフェース〔サービス５７０．解放５８４又
は径路５８６の各インタフェース〕がビュゾイであるか
どうかに従ってこのサイクル内で作用を及ぼすことがで
きるかどうかを定める。作用を受ける場合にＴＧＣは、
要求を出す発信（）ＷＹに要求肯定応答を送る。全部の
他のＧＷＹ ８２は、これ等が肯定応答を受けるまで後
読の各安求サイクルでそれぞれ要求を出し続ける。
要求受信器５６５を共用する。ｏｗｙ ８２は４００ｎ
ｅｅｃの各要求サイクル中に１回要求を出す機会を持
つ。要求受信器は、１サイクルに対し同時に送られる全
部の要求を一時記憶し、優先ｐｆｆ１位エンっ−ダ５６
６により定まる循環優先順位基準で受けようとする要求
を選定する。ＴＧｏ ８８は、選定した要求に対し所要
の出力インタフェース〔サービス５７０．解放５８４又
は径路５８６の各インタフェース〕がビュゾイであるか
どうかに従ってこのサイクル内で作用を及ぼすことがで
きるかどうかを定める。作用を受ける場合にＴＧＣは、
要求を出す発信（）ＷＹに要求肯定応答を送る。全部の
他のＧＷＹ ８２は、これ等が肯定応答を受けるまで後
読の各安求サイクルでそれぞれ要求を出し続ける。
成るＧＷＹ ８２を選定すると、これは次のサイクルで
は段先順位が最低になる。
は段先順位が最低になる。
要求リンク２６６を優先順位工／コーダにより選定する
と、その要求は１６：１マルチプレクサ５６８をｎで機
能デコーダ５７４及び直並列変換Ｂ５５８０に送られる
。直並列変換器５８０はサーバＧＷＹアドレスをアセン
ブルする。そして機能デコーダ５７４はどの機能（サー
ビス、径路又は解放）が要求されているかを定める。
と、その要求は１６：１マルチプレクサ５６８をｎで機
能デコーダ５７４及び直並列変換Ｂ５５８０に送られる
。直並列変換器５８０はサーバＧＷＹアドレスをアセン
ブルする。そして機能デコーダ５７４はどの機能（サー
ビス、径路又は解放）が要求されているかを定める。
ＴＧＯ要求バスインタフェース
要求バス２６６に受ける信号は第１２ａ図及び第１２ｂ
図に例示しである。第１２ａ図に示すように各ＧＷＹ要
求バス２６６ば６条のＩ５Ｉ腺すなわちＧＷＹ要求回腺
６４８、ＧＷＹアドレス回線６５０及び群アドレス回線
６５２から成っている。ＧＷＹ要求回線６４８は、２ビ
ツト要求コード、トレースフラグビット及びパリティビ
ットを直列に転送する。２ビツト要求コードを接続した
機能は第１２ｂ図に示しである２ビツトコードがｒｏｏ
Ｊに等しければ、要求はサービス要求である。要求コー
ドが「０１」に等しければ、要求は山路要求である。要
求コードが「１０」に等しければ、要求は解放要求でち
る。要求コードが「１１」であれば送信ＧＷＹはアイド
ル状態である。
図に例示しである。第１２ａ図に示すように各ＧＷＹ要
求バス２６６ば６条のＩ５Ｉ腺すなわちＧＷＹ要求回腺
６４８、ＧＷＹアドレス回線６５０及び群アドレス回線
６５２から成っている。ＧＷＹ要求回線６４８は、２ビ
ツト要求コード、トレースフラグビット及びパリティビ
ットを直列に転送する。２ビツト要求コードを接続した
機能は第１２ｂ図に示しである２ビツトコードがｒｏｏ
Ｊに等しければ、要求はサービス要求である。要求コー
ドが「０１」に等しければ、要求は山路要求である。要
求コードが「１０」に等しければ、要求は解放要求でち
る。要求コードが「１１」であれば送信ＧＷＹはアイド
ル状態である。
Ｉａｆ屯デコーダ５７４ば、要求の性質を定め適肖な要
求イ／タフエース５７０．５８４，５８６のいずれかに
信号を送る。従って要求がサービス要求でちれば、機能
デコーダ５７４がらザービス侠求インタフェース５７０
に１言号全送る。同様にグ２求が解放要求であれば機能
デコーダ５７４は解放要求インタフェース５８４に信号
を送る。僅路／要求の場合には機能デコーダ５７４は径
路／要求インタフェース５８６に信号を送る。
求イ／タフエース５７０．５８４，５８６のいずれかに
信号を送る。従って要求がサービス要求でちれば、機能
デコーダ５７４がらザービス侠求インタフェース５７０
に１言号全送る。同様にグ２求が解放要求であれば機能
デコーダ５７４は解放要求インタフェース５８４に信号
を送る。僅路／要求の場合には機能デコーダ５７４は径
路／要求インタフェース５８６に信号を送る。
ＧＷＹアドレス回線６５０及び群アドレス回線６５２は
所望のサーバＧＷＹ又は「ターケ１ット」ＧＷＹのアド
レスに対応するビットを送る。ＧＷＹアドレス回線６５
０ば１６の（）ＷＹの群から１つの（）ＷＹに対応する
４ビツトコードを伝送する。群アドレス回線は１６群ま
でのＧＷＹの１つを指定する４ビツトコードを伝送し、
図示の信号フォーマットを使い２５６のケ１−ウウエイ
に拡張することができる。従って２５６のＧＶ／Ｙの全
部を、ＧＷＹアドレス回線６５０の４ビツトコードと群
アドレス回線６５２の４−ビットコードとにより指定す
る。
所望のサーバＧＷＹ又は「ターケ１ット」ＧＷＹのアド
レスに対応するビットを送る。ＧＷＹアドレス回線６５
０ば１６の（）ＷＹの群から１つの（）ＷＹに対応する
４ビツトコードを伝送する。群アドレス回線は１６群ま
でのＧＷＹの１つを指定する４ビツトコードを伝送し、
図示の信号フォーマットを使い２５６のケ１−ウウエイ
に拡張することができる。従って２５６のＧＶ／Ｙの全
部を、ＧＷＹアドレス回線６５０の４ビツトコードと群
アドレス回線６５２の４−ビットコードとにより指定す
る。
機能デコーダ５７４により選定した要求インタフェース
５７０，５８４，５８５のいずれかが機能デコーダ５７
４から信号を送られたときにビュゾイでなければ、「ル
ックアヘッド」フラグカ選定した出力インタフェースで
セットされ、要求が要求受信器５６５によシアセンプル
されていることを指示する。肯定応答信号は応答インタ
フェース５７８を介して要求ＧＷＹに送られる。ターゲ
ットＧＷＹアドレスが直並列変換器でアセンブルさ：１
′１、た後、発信ＧＷＹのアドレスがこれに付与される
。
５７０，５８４，５８５のいずれかが機能デコーダ５７
４から信号を送られたときにビュゾイでなければ、「ル
ックアヘッド」フラグカ選定した出力インタフェースで
セットされ、要求が要求受信器５６５によシアセンプル
されていることを指示する。肯定応答信号は応答インタ
フェース５７８を介して要求ＧＷＹに送られる。ターゲ
ットＧＷＹアドレスが直並列変換器でアセンブルさ：１
′１、た後、発信ＧＷＹのアドレスがこれに付与される
。
両アドレスは出力インタフェース５７０，５８４゜５８
６の関連するインタフェース内のレソスクＱ′・ニロー
ドされる。
６の関連するインタフェース内のレソスクＱ′・ニロー
ドされる。
Ｃ）ＷＹ要求回、腺６４８で指定されたパリティピット
は発信ＧＷＹから各要求を受ける。要求受信器５６５内
の検出ロジック（図示してない）は受信器マルチプレク
サ５６８を経て送られるデータのパリティを険査する。
は発信ＧＷＹから各要求を受ける。要求受信器５６５内
の検出ロジック（図示してない）は受信器マルチプレク
サ５６８を経て送られるデータのパリティを険査する。
誤ジを検出すると、誤りフラグがセットされ、又アボー
トビットがセットされて、データが不良である他のザブ
システムが；々（Ｆ視しなければならないことを指示す
る。ＴＧｏ ８８−、データのアセンブルに先だってル
ックアヘッドストローブ信号を生じ、後続の各ザブシス
テムがデータの前にこのストローブ信号を受けるからア
ボートビットが必要である。
トビットがセットされて、データが不良である他のザブ
システムが；々（Ｆ視しなければならないことを指示す
る。ＴＧｏ ８８−、データのアセンブルに先だってル
ックアヘッドストローブ信号を生じ、後続の各ザブシス
テムがデータの前にこのストローブ信号を受けるからア
ボートビットが必要である。
ＴＧｃ、Ｇ答インタフェース５１８は応答パス２７゜ツ
インタフエースになる。２条の互いに同じ応答バスを設
け、各バスは８つのＧＷＹ ８２に適応する。
インタフエースになる。２条の互いに同じ応答バスを設
け、各バスは８つのＧＷＹ ８２に適応する。
２条の応答バスは電気ローディング伝送回線の考慮だけ
に必要である。与えられたバスサイクル中には単一のバ
スを庚う。
に必要である。与えられたバスサイクル中には単一のバ
スを庚う。
応答インタフェース５７８により生ずる機能は第２表に
示しである。
示しである。
第２表
応答インタフェース機能
要求肯定応答
アウトバウンドサービス要求
サーバ径路肯定応答
オリジネータ径路肯定応答
サーバ’ｈ１放肯定応答
オリゾネータｍ放肯定応答
ＴＩ’）Ｃ応答バス
第１２ｃ図は応答バス２７０で伝送される信号を示す。
ＧＷＹ応答バス２７０ば、各バスが８つのＧＷＹ ８２
に接続される分岐回線である。各ＴＧＣ８８は２条のバ
スを備え、バスＸは偶数のＧＷＹｏ。
に接続される分岐回線である。各ＴＧＣ８８は２条のバ
スを備え、バスＸは偶数のＧＷＹｏ。
２．４・・・１４に接続され、バスＹは奇数のＧＷＹ
ｉ、６．５・・・１５に接続される。第１２ｃ図は信号
応答バスＸＸＹのいずれかの信号を示す。各／々ス（−
！、、２条のサブ７タス（／々ス１及び〕々ス２）に分
書１１され、４００ ｎ ｓｅａのフレームに構成しで
ある。各フレームは４フエーズを含む。
ｉ、６．５・・・１５に接続される。第１２ｃ図は信号
応答バスＸＸＹのいずれかの信号を示す。各／々ス（−
！、、２条のサブ７タス（／々ス１及び〕々ス２）に分
書１１され、４００ ｎ ｓｅａのフレームに構成しで
ある。各フレームは４フエーズを含む。
バス−１は、サービス、径路及び解放の要求肯定応答と
アウトバウンドサービス要求のリターンとに使う。フエ
ーズエでは、要求肯定応答を生成している（）ＷＹのア
ドレスの６つの最上桁ビットをバス−１、回線Ｏ〜２に
入れる。ＧＷＹアドレスの最小桁ビットは、アドレス指
定するＣ）ＷＹと協働するＸ又はＹの応答バス全選定す
るのに使う。要求肯定応答が選定したバスに対し能動状
態であると、要求肯定応答ストローブ信号がストローブ
１回線に生ずる。
アウトバウンドサービス要求のリターンとに使う。フエ
ーズエでは、要求肯定応答を生成している（）ＷＹのア
ドレスの６つの最上桁ビットをバス−１、回線Ｏ〜２に
入れる。ＧＷＹアドレスの最小桁ビットは、アドレス指
定するＣ）ＷＹと協働するＸ又はＹの応答バス全選定す
るのに使う。要求肯定応答が選定したバスに対し能動状
態であると、要求肯定応答ストローブ信号がストローブ
１回線に生ずる。
フェーズ■ではサービス要求が生じているＧＷＹのアド
レスの６つの最上桁ビットをバス−１、回線Ｏ〜２で伝
送する。ＧＷＹのアドレスの最小桁のビラトラ使い、ア
ドレス指定されるＧＷＹに協働するＧＷＹ応答バスＸ、
Ｙのいずれかを選定する。サービス要求が選択バスに対
しｎ目動状態であれば、サービス要求ストローブ信号が
「ストローブ・１」回線に生ずる。サービス要求ストロ
−ブイ８号が真であるときは、フェーズＩ及び■に含ま
れる８ビツトのデータがアドレス指定ＧＷＹ ８２のサ
ービス要求ｆｉｆｏにロードされる。
レスの６つの最上桁ビットをバス−１、回線Ｏ〜２で伝
送する。ＧＷＹのアドレスの最小桁のビラトラ使い、ア
ドレス指定されるＧＷＹに協働するＧＷＹ応答バスＸ、
Ｙのいずれかを選定する。サービス要求が選択バスに対
しｎ目動状態であれば、サービス要求ストローブ信号が
「ストローブ・１」回線に生ずる。サービス要求ストロ
−ブイ８号が真であるときは、フェーズＩ及び■に含ま
れる８ビツトのデータがアドレス指定ＧＷＹ ８２のサ
ービス要求ｆｉｆｏにロードされる。
フェーズ■、■ではサービス要求が能動状態であるフレ
ームに対し、発信ノードに対応する８ビツトアドレスが
バス−１、回線０〜６に存在する。
ームに対し、発信ノードに対応する８ビツトアドレスが
バス−１、回線０〜６に存在する。
最小桁ビットは第６フエーズで転送し、次いでフェーズ
■でアドレスの最上桁の４ビツトを転送スる。フェーズ
ｌのストローブ回線はサービス要求トランデクジョンに
対しトレースが望ましいかどうかを指示するトレースフ
ラグを含む。
■でアドレスの最上桁の４ビツトを転送スる。フェーズ
ｌのストローブ回線はサービス要求トランデクジョンに
対しトレースが望ましいかどうかを指示するトレースフ
ラグを含む。
バス−２は、オリジネータ径路肯定応答、サーバ径路肯
定応答、オリジネータ？＃放肯定応答及びサーバ解放肯
定応答に対して使う。肯定応答を生じているＧＷＹ ａ
２のアドレスの３つの最上桁ビットを特定の肯定応答
に協働するフェーズ中にバス−２で伝送する。バス−１
の場合と同様に最小桁ビットを使いＸ、Ｙのバスのいず
れかを選定する。
定応答、オリジネータ？＃放肯定応答及びサーバ解放肯
定応答に対して使う。肯定応答を生じているＧＷＹ ａ
２のアドレスの３つの最上桁ビットを特定の肯定応答
に協働するフェーズ中にバス−２で伝送する。バス−１
の場合と同様に最小桁ビットを使いＸ、Ｙのバスのいず
れかを選定する。
フェーズｌでは、オリゾネータ径路肯定応答を生じてい
るＧＷＹのアドレスの６つの最上桁ビットをバス−２、
回線０〜２で送る。選定したバスに対しオリジネータ径
路肯定応答が能動状態であれば、オリジネータ径路肯定
応答ストローブをバス−２、回線−６で送る。トレース
表示信号は、後述のようにデータ回線で送られ、フェー
ズＩのオリゾネータ径路肯定応答トランザクションとフ
ェーズ■のサーバ径路肯定応答トランデクジョンとに加
わる。
るＧＷＹのアドレスの６つの最上桁ビットをバス−２、
回線０〜２で送る。選定したバスに対しオリジネータ径
路肯定応答が能動状態であれば、オリジネータ径路肯定
応答ストローブをバス−２、回線−６で送る。トレース
表示信号は、後述のようにデータ回線で送られ、フェー
ズＩのオリゾネータ径路肯定応答トランザクションとフ
ェーズ■のサーバ径路肯定応答トランデクジョンとに加
わる。
フェーズ■ではサーバ径路肯定応答が生じているＧＷＹ
のアドレスの６つの最上桁ビットをバス−２で送る。サ
ーバ径路肯定応答が選定したバスに対し能動状態であれ
ば、サーバ径路肯定応答ストローブがバス−２の回ｉ−
３に生ずる。径路肯定応答信号はフェーズ■でデータ回
線に送られる。
のアドレスの６つの最上桁ビットをバス−２で送る。サ
ーバ径路肯定応答が選定したバスに対し能動状態であれ
ば、サーバ径路肯定応答ストローブがバス−２の回ｉ−
３に生ずる。径路肯定応答信号はフェーズ■でデータ回
線に送られる。
コノ信号は、フェーズ１のオリゾネータ径路肯定応答ト
ランデクジョンとフェーズ■のサーバ径路肯定応答トラ
ンデクジョンとに加わる。径路応答信号は径路応答が肯
定か否定かを指示する。
ランデクジョンとフェーズ■のサーバ径路肯定応答トラ
ンデクジョンとに加わる。径路応答信号は径路応答が肯
定か否定かを指示する。
フェーズ■ではオリシネータ解放肯定応答が生じている
ＧＷＹのアドレスの６つの最上桁ビットがバス−２に送
られる。選定したバスに対しオリゾネータ解放肯定応答
が能動状態であれば、オリゾネータ解放肯定応答ストロ
ーブがバス−２の回線−６に生ずる。トレース堀示子を
セットすると、オリジネータ解放肯定応答トランデクジ
ョンに対しトレース機能が生ずる。
ＧＷＹのアドレスの６つの最上桁ビットがバス−２に送
られる。選定したバスに対しオリゾネータ解放肯定応答
が能動状態であれば、オリゾネータ解放肯定応答ストロ
ーブがバス−２の回線−６に生ずる。トレース堀示子を
セットすると、オリジネータ解放肯定応答トランデクジ
ョンに対しトレース機能が生ずる。
フェーズ■ではサーバ解放肯定応答が生じているＧＷＹ
のアドレスの３つの最上桁ビットがバス−２に送られる
。選定したバスに対してサーバ解放肯定応答が能動状態
であれば、サーバＭ放肯定応答ストローブがストローブ
回線に生ずる。サーバ解放肯定応答に協働するトレース
表示信号がフェーズ■でデータ回線に送られる。トレー
ス表示信号がセットすると、トランデクジョンに対しト
レース機能が開始する。
のアドレスの３つの最上桁ビットがバス−２に送られる
。選定したバスに対してサーバ解放肯定応答が能動状態
であれば、サーバＭ放肯定応答ストローブがストローブ
回線に生ずる。サーバ解放肯定応答に協働するトレース
表示信号がフェーズ■でデータ回線に送られる。トレー
ス表示信号がセットすると、トランデクジョンに対しト
レース機能が開始する。
バス−２のパリティ回線は協働するフェーズに対しバス
−１及びバス−２の両方の全部のデータに対するパリテ
ィを含む。
−１及びバス−２の両方の全部のデータに対するパリテ
ィを含む。
ＴＧＣ！ ８８からＧＷＹ ８２へのアウトバウンドサ
ービス要求は、ＳＲＤ ９４からサービス要求インタフ
ェース５７０を経てＴＧＣ８Ｂに受けるアウトバウンド
サービス要求に応答して生ずる。このアウトバウンドサ
ービス要求は、サーバＧＷＹのアドレスとオリゾネータ
ＧＷＹのＧＷＹ及び群のアドレスとを含む。ＴＧＣ応答
インタフェースは受信ＧＷＹをアドレス指定するのにサ
ーバＧＷＹアドレスを（１゜このインタフェースは、ト
ランデクジョンと協働スるデータフィールド内にオリゾ
ネータアドレスを送る。
ービス要求は、ＳＲＤ ９４からサービス要求インタフ
ェース５７０を経てＴＧＣ８Ｂに受けるアウトバウンド
サービス要求に応答して生ずる。このアウトバウンドサ
ービス要求は、サーバＧＷＹのアドレスとオリゾネータ
ＧＷＹのＧＷＹ及び群のアドレスとを含む。ＴＧＣ応答
インタフェースは受信ＧＷＹをアドレス指定するのにサ
ーバＧＷＹアドレスを（１゜このインタフェースは、ト
ランデクジョンと協働スるデータフィールド内にオリゾ
ネータアドレスを送る。
ＴＧＣ８８からＧＷＹ ８２へのサーバ及びオリゾネー
タ径路肯定応答は、Ｔ工Ｃサブシステムから受ける山路
肯定応答トランデクジョンに応答して生ずる。サーバ及
びオリジネータのＧＷＹが同じＴＧＯ群内にあると、サ
ーバ及びオリジネータの両径路肯定応答は同じトランデ
クジョンで受けられる。
タ径路肯定応答は、Ｔ工Ｃサブシステムから受ける山路
肯定応答トランデクジョンに応答して生ずる。サーバ及
びオリジネータのＧＷＹが同じＴＧＯ群内にあると、サ
ーバ及びオリジネータの両径路肯定応答は同じトランデ
クジョンで受けられる。
Ｔ工Ｃサブシステム８６から受けるトランデクジョンは
、サーバ又はオリゾネータ或はこれ等の両方のＧＷＹ
８２のアドレスと、肯定又は否定のいずれの応答を伝送
するかを指示するビットとを含む。
、サーバ又はオリゾネータ或はこれ等の両方のＧＷＹ
８２のアドレスと、肯定又は否定のいずれの応答を伝送
するかを指示するビットとを含む。
２つの受信ＧＷＹ ８２を互いに辞関係にアドレス指定
するのに応答インタフェース５６５に２つノアドレスを
使う。
するのに応答インタフェース５６５に２つノアドレスを
使う。
Ｔ工０８６からのサーバ及びオリゾネータの解放肯定応
答トランザクションに応答してサーバ及びオリジネータ
の解放肯定応答を生ずる。この場合のＴＧＣ応答インタ
フェース５７８のフォーマット及び動作は径路肯定応答
に対して述べたのと同じである。
答トランザクションに応答してサーバ及びオリジネータ
の解放肯定応答を生ずる。この場合のＴＧＣ応答インタ
フェース５７８のフォーマット及び動作は径路肯定応答
に対して述べたのと同じである。
故障分離用の保守ソフトウェアに使うように、応答イン
タフェース５７ＢのＴＧＣ８８ｖｃ ）レースモニタヲ
設けである。応答インタフェース５７８によ＃）取扱う
第２表に示した６つのレベル１機能の１つが協働するト
ランデクジョンにセットしたトレース”Ｊｅ示ビットを
持つときは、トレースバックアロ３２内にトレースを実
行したことを指示するフラグをセットする。さらにこの
トランデクジョンに含壕れる任窟のアドレス及びデータ
情報をトレースバックアロ３２にロードする。要求肯定
応答を除いて６つの各応答インタフェース機能に対し各
別のフラグトレースバッファレジスタを設けである。こ
れ等のレジスタはＴＧＧ保守プロセッサに利用できる。
タフェース５７ＢのＴＧＣ８８ｖｃ ）レースモニタヲ
設けである。応答インタフェース５７８によ＃）取扱う
第２表に示した６つのレベル１機能の１つが協働するト
ランデクジョンにセットしたトレース”Ｊｅ示ビットを
持つときは、トレースバックアロ３２内にトレースを実
行したことを指示するフラグをセットする。さらにこの
トランデクジョンに含壕れる任窟のアドレス及びデータ
情報をトレースバックアロ３２にロードする。要求肯定
応答を除いて６つの各応答インタフェース機能に対し各
別のフラグトレースバッファレジスタを設けである。こ
れ等のレジスタはＴＧＧ保守プロセッサに利用できる。
プロセッサによシ協働するレジスタを読出すとクリアす
る。
る。
パリティ生成ロジックは又応答インタフェース内に設け
である。パリティは、ＧｗＹによる検査用に使う応答バ
スで伝送されるアドレス及びデータ情報で生成する。
である。パリティは、ＧｗＹによる検査用に使う応答バ
スで伝送されるアドレス及びデータ情報で生成する。
Ｔ（）Ｃ出力インタフェース
サービス要求インタフェース５７０はサービス要求送信
器５７０ａ及びサービス要求受信器５７０ｂを備えてい
る。オリジネータＧＷＹ ８２によシ開始されるインバ
ウンドサービス要求はサービス要求送信器５７０ａによ
りＳＲＤ ９４に伝送する。サーバｃｆｆｉ’ ８２に
定めたアウトバウンドサビス蚤求は、サービス要求受信
器５７０ｂによりＳＲＤ ９４から受ける。
器５７０ａ及びサービス要求受信器５７０ｂを備えてい
る。オリジネータＧＷＹ ８２によシ開始されるインバ
ウンドサービス要求はサービス要求送信器５７０ａによ
りＳＲＤ ９４に伝送する。サーバｃｆｆｉ’ ８２に
定めたアウトバウンドサビス蚤求は、サービス要求受信
器５７０ｂによりＳＲＤ ９４から受ける。
インバウンドサービス要求はサーバＧｗ′Ｙアドレス、
サーバ群アドレス及び発信Ｇ″＃″ｆ＃″ｆアドレスこ
の要求はＴｉｃ ｉ求インタフェース５６５とサービス
要求送信ｂ５７０ａ内の内部バッファ内に記憶されたア
ドレス情報とから受けて、カレント要求をＳＲＤ ９４
によシ受けるのを待ちながら、新らたな要求をＧＷＹ
８２から待機できるようにする。サービス要求送信器５
７０ａがそのバッファ内にデータを持つ（又はルックア
ヘッドフラグをセットした）ときは、インバウンドサー
ビス要求リンク６３６を介してＳＲＤ ９４にサービス
要求を送る。ＳＲＤから受ける肯定応答によシカレント
パツファを解放しＣ）ＷＹ ８２から新らたな要求を受
けることができる。ＳＲＤ ９４の両コｅ−（Ａ及びＢ
）にインバウンドリンクを設ける。各要求はこれ等の両
コピーに伝送する。
サーバ群アドレス及び発信Ｇ″＃″ｆ＃″ｆアドレスこ
の要求はＴｉｃ ｉ求インタフェース５６５とサービス
要求送信ｂ５７０ａ内の内部バッファ内に記憶されたア
ドレス情報とから受けて、カレント要求をＳＲＤ ９４
によシ受けるのを待ちながら、新らたな要求をＧＷＹ
８２から待機できるようにする。サービス要求送信器５
７０ａがそのバッファ内にデータを持つ（又はルックア
ヘッドフラグをセットした）ときは、インバウンドサー
ビス要求リンク６３６を介してＳＲＤ ９４にサービス
要求を送る。ＳＲＤから受ける肯定応答によシカレント
パツファを解放しＣ）ＷＹ ８２から新らたな要求を受
けることができる。ＳＲＤ ９４の両コｅ−（Ａ及びＢ
）にインバウンドリンクを設ける。各要求はこれ等の両
コピーに伝送する。
インバウンドサービス要求リンク６３６と協働スルトレ
ースバッファをトレースバッファ６２Ｂにより形成する
。トレース表示ビットがインバウンド要求に現われると
きはトレーストラ／す′クンヨンを指示するようにフラ
グをセットし、全部の振求協働データをバッファ６２８
にロードする。
ースバッファをトレースバッファ６２Ｂにより形成する
。トレース表示ビットがインバウンド要求に現われると
きはトレーストラ／す′クンヨンを指示するようにフラ
グをセットし、全部の振求協働データをバッファ６２８
にロードする。
パリティは、インバウンドサービス要求に宮まれるテ゛
−夕に対し生成し、５ＲＤ９４内で検査するデータと共
に伝送する。トレースバッファ５３２にはアウトバウン
ドリンクを協働させる。
−夕に対し生成し、５ＲＤ９４内で検査するデータと共
に伝送する。トレースバッファ５３２にはアウトバウン
ドリンクを協働させる。
アウトバウンドサービス要求は、サーバＧｗＹアドレス
、オリジネータＯＷＹアドレス及びオリジオ、−タ群ア
ドレスを含む。ＳＲＤ ９４の両コｅ−（Ａ及びＢ）か
ら各ＴＧ０８８に対しアウトバウンドサービス要求リン
ク６３８を設けである。能動アウトバウンドサービス要
求リンク６３８はＴＧＣ保守マイクロプロセッサ６３０
にょシ選定する。ＴＧＣ８８は、選定したアウトバウン
ドリンクからアウトバウンドサービス要求を受け、この
要求をＴＣ）Ｃ応答インタフェース５７８に送る。
、オリジネータＯＷＹアドレス及びオリジオ、−タ群ア
ドレスを含む。ＳＲＤ ９４の両コｅ−（Ａ及びＢ）か
ら各ＴＧ０８８に対しアウトバウンドサービス要求リン
ク６３８を設けである。能動アウトバウンドサービス要
求リンク６３８はＴＧＣ保守マイクロプロセッサ６３０
にょシ選定する。ＴＧＣ８８は、選定したアウトバウン
ドリンクからアウトバウンドサービス要求を受け、この
要求をＴＣ）Ｃ応答インタフェース５７８に送る。
サービス要求インタフェース５７［ＩＫＵアウトバウン
ドサービス要求リンクに対しパリティ及び比較モニタを
設けである。パリティは能動リンクで検査するだけであ
る。しかし両リンクは保守プロセッサに報告する協働す
る誤シと連続的に比較する。パリティ誤りの検出にょ−
シアウトパウンドサービス要求がサーバＣ）ＷＹに送ら
れないように抑止する。
ドサービス要求リンクに対しパリティ及び比較モニタを
設けである。パリティは能動リンクで検査するだけであ
る。しかし両リンクは保守プロセッサに報告する協働す
る誤シと連続的に比較する。パリティ誤りの検出にょ−
シアウトパウンドサービス要求がサーバＣ）ＷＹに送ら
れないように抑止する。
径路要求インタフェース５８６は径路要求送信器５８６
ａ及び径路肯定応答受信器５８６ｂを備えている。サー
バＧｗＹにより生ずる径路要求は）径路要求送信器によ
シ径路要求リンク６４４を介してＴＩＳ ９ Ｂに伝送
する。協錫する肯定応答は径路肯定応答受信器により径
路肯定応答リンク６４６を介して受ける。
ａ及び径路肯定応答受信器５８６ｂを備えている。サー
バＧｗＹにより生ずる径路要求は）径路要求送信器によ
シ径路要求リンク６４４を介してＴＩＳ ９ Ｂに伝送
する。協錫する肯定応答は径路肯定応答受信器により径
路肯定応答リンク６４６を介して受ける。
径路要求はオリジネータＧｗＹアドレス、オリゾネータ
群アドレス及びサーバＣ，’Ｆｌアドレスを含む。
群アドレス及びサーバＣ，’Ｆｌアドレスを含む。
前記したサービス要求送信器５７（Ｊａの場合と同様に
受信アドレス情報は径路要求送信器で二重に緩衝記憶す
る。径路要求送信器５８６ａがそのバッファ内に顕著な
要求を持つ（又はルックアヘッドフラグをセットした）
ときに、径路要求をＴｌ５９８に径路要求リンク６４４
を介して送る。Ｔｌ５９８が要求を受けるときは、Ｔｌ
５９８は径路肯定応答リンク６４６にょる散水肯定応答
に応答する。
受信アドレス情報は径路要求送信器で二重に緩衝記憶す
る。径路要求送信器５８６ａがそのバッファ内に顕著な
要求を持つ（又はルックアヘッドフラグをセットした）
ときに、径路要求をＴｌ５９８に径路要求リンク６４４
を介して送る。Ｔｌ５９８が要求を受けるときは、Ｔｌ
５９８は径路肯定応答リンク６４６にょる散水肯定応答
に応答する。
肯定応答によシヵレントパッファを解放スル。七してＧ
ｗＹ８２から新らたな要求を受けることができる。各Ｔ
Ｃ）Ｃ８８からＴＩＳ ９８の両コピーにリンクを＆け
である。トレース機能にサービス要求リンクを設けるの
と同じように作用する径路要求リンクのトランサクショ
ンに対し径ｂｉｂ求イフィンタフエース６でトレースバ
ッファパリティ生成ができる。
ｗＹ８２から新らたな要求を受けることができる。各Ｔ
Ｃ）Ｃ８８からＴＩＳ ９８の両コピーにリンクを＆け
である。トレース機能にサービス要求リンクを設けるの
と同じように作用する径路要求リンクのトランサクショ
ンに対し径ｂｉｂ求イフィンタフエース６でトレースバ
ッファパリティ生成ができる。
Ｔ工ｓ９８がＴ（）Ｃ８Ｂから径路要求を受は要求肯定
応答信号を戻した佼、ＴＩＳ ９８１ｒｘ擬求の処ｆｌ
定めなければならない。完了すると、径路肯定応答信号
は、要求の妥当性を指示する信号（ＡＣＫ／ＮＡＣＫ
）と共にサーバ及びオリジネータの両ＧｗＹ８２に戻す
。径路肯定応答リンク６４６はサーバ径路肯定応答フィ
ールド及びオリジネータ径路肯定応答フィールドを営む
。ＳＲＤの両コピーＡ、 Ｂからの各Ｔ（）Ｃに対し径
路肯定応答リンク６４６を設けである。
応答信号を戻した佼、ＴＩＳ ９８１ｒｘ擬求の処ｆｌ
定めなければならない。完了すると、径路肯定応答信号
は、要求の妥当性を指示する信号（ＡＣＫ／ＮＡＣＫ
）と共にサーバ及びオリジネータの両ＧｗＹ８２に戻す
。径路肯定応答リンク６４６はサーバ径路肯定応答フィ
ールド及びオリジネータ径路肯定応答フィールドを営む
。ＳＲＤの両コピーＡ、 Ｂからの各Ｔ（）Ｃに対し径
路肯定応答リンク６４６を設けである。
能動径路肯定応答リンク６４６は保守マイクロプロセッ
サ６３０によシ選定する。ＴＧｏ ８ Ｂは、選定した
り／りから径路肯定応答を受けこの肯定応答をＴＧＣ応
答インタフェース５７８に送る。
サ６３０によシ選定する。ＴＧｏ ８ Ｂは、選定した
り／りから径路肯定応答を受けこの肯定応答をＴＧＣ応
答インタフェース５７８に送る。
（）ＷＹ ８２に能動信号か配分されＧＷＹ ８２が両
ＴＧＣコピーから信号ケ受けるようにする。
ＴＧＣコピーから信号ケ受けるようにする。
径路肯定応答受信器５８６ｂには故障検出のためにパリ
ティ及び比較モニタを設けである。Ｔｌ５９８のＡ及び
Ｂのコピーからのリンクを比較し、パリティを能動リン
クで検査し、サービス要求り／り機能を並列化する。
ティ及び比較モニタを設けである。Ｔｌ５９８のＡ及び
Ｂのコピーからのリンクを比較し、パリティを能動リン
クで検査し、サービス要求り／り機能を並列化する。
解放要求リンクインタフェース５８４は、解放要求送信
器５８４ａ及び解放肯定応答受信器５８４ｂを備えてい
る。サーバＧＷＹによシ生ずる解放要求は解放要求送信
器５８４ａによシ解放要求リンク６４０を介してＴＩＳ
９８に伝送され、肯定応答は解放肯定応答受信器５８
４ｂによシ解放肯定応答リンク６４２を介して受ける。
器５８４ａ及び解放肯定応答受信器５８４ｂを備えてい
る。サーバＧＷＹによシ生ずる解放要求は解放要求送信
器５８４ａによシ解放要求リンク６４０を介してＴＩＳ
９８に伝送され、肯定応答は解放肯定応答受信器５８
４ｂによシ解放肯定応答リンク６４２を介して受ける。
解放要求肯定応答リンクに対するフォーマットは、要求
を受けたかどうかを指示する信号が解放の場合に必要と
されないことを除いて径路要求肯定応答リンクと同じで
ある。
を受けたかどうかを指示する信号が解放の場合に必要と
されないことを除いて径路要求肯定応答リンクと同じで
ある。
解放安来インタフェース５８４Ｆｉ、径路要求インタフ
ェース５８６の場合と機能的に同じである。
ェース５８６の場合と機能的に同じである。
径路要求セレクタ及び解放要求セレクタの両回路に対し
ＴＩＳ ９ Ｂ内の同じ要求セレクタ回路を使う。
ＴＩＳ ９ Ｂ内の同じ要求セレクタ回路を使う。
従ってＡＣＫ ／ ＮＡＣＫ信号処理の存在しないこと
を除いて、解放要求送信器５８４ａ及び解放肯定応答受
信器５８４ｂはそれぞれの径路要求の複写体５８６ ａ
、 ５８６ ｂと同じように動作する。
を除いて、解放要求送信器５８４ａ及び解放肯定応答受
信器５８４ｂはそれぞれの径路要求の複写体５８６ ａ
、 ５８６ ｂと同じように動作する。
冗長ＴＩＳ ９８への解放要求及び肯定応答リンク６４
０．６４２は、径路要求及び肯定リンクと同じように交
差接続され同じ故障検出及び分離機構を使う。
０．６４２は、径路要求及び肯定リンクと同じように交
差接続され同じ故障検出及び分離機構を使う。
ＴＧＣ８Ｂにクロック及び同期検査ロジックを設ケ、Ｔ
ＧＣ保守マイクロプロセッサ６３０にステータス情報を
利用できるようにしである。
ＧＣ保守マイクロプロセッサ６３０にステータス情報を
利用できるようにしである。
＞ＡＴＮ １０の保守シェルのアーキテクチャではＴＧ
Ｃ８８はＴＭＣ１０２に対し下級であり ＴＮＣ７Ｂに
対し上級になる。ＴＣ）０８ Ｂには通信インタフェー
スを設は両ＴＭＣコピーからの両バスに適応するように
しである。同様に両ＴＯＣ８ＢはＴＮＣ７２への処理ノ
ード保守リンク９０を形成する。
Ｃ８８はＴＭＣ１０２に対し下級であり ＴＮＣ７Ｂに
対し上級になる。ＴＣ）０８ Ｂには通信インタフェー
スを設は両ＴＭＣコピーからの両バスに適応するように
しである。同様に両ＴＯＣ８ＢはＴＮＣ７２への処理ノ
ード保守リンク９０を形成する。
保守プロセッサファームウニアバ、７ＭＣ１０２及びＴ
ＮＣ７８間に通信径路を形成するのに必要なメツセージ
交換及びポーリング機能を行う。
ＮＣ７８間に通信径路を形成するのに必要なメツセージ
交換及びポーリング機能を行う。
ＳＲＤサブシステム
ＳＲＤ ９４は泥１３図のブロック図に例示しである。
ＳＲＤ ９４は４つのＴＧ０８８からのインハウ７ドサ
ービス要求リンク６３６から信号を受ける。
ービス要求リンク６３６から信号を受ける。
インバウンドサービス要求リンク６３６はＴＧＣ３３の
Ａ及びＢの各コピーに対し２条の回線を備えている。４
つの２：１マルチプレクサ６５４はインバウンドサービ
ス要求リンク６３６に接続され各ＴＯ０８ＢからＡコピ
ー又はＢコぎ−を選択する。２：１マルチプレクサ６５
４の出力は、４つのＴＧＣ８８０１つを選定ｆる２つの
４＝１マルチプレクサ６５６に接続しである。各４：１
マルチプレクサ６５６の出力は対応する直並列変換器６
５８．６６０に接続しである。直並列変換器の出力はイ
ンバウンドデータラッチ６６２に接続しである。
Ａ及びＢの各コピーに対し２条の回線を備えている。４
つの２：１マルチプレクサ６５４はインバウンドサービ
ス要求リンク６３６に接続され各ＴＯ０８ＢからＡコピ
ー又はＢコぎ−を選択する。２：１マルチプレクサ６５
４の出力は、４つのＴＧＣ８８０１つを選定ｆる２つの
４＝１マルチプレクサ６５６に接続しである。各４：１
マルチプレクサ６５６の出力は対応する直並列変換器６
５８．６６０に接続しである。直並列変換器の出力はイ
ンバウンドデータラッチ６６２に接続しである。
インバウンドサービス要求リンク６３６の１６条の回線
は又冗長リンク比較器６６４に接続しである。冗長リン
ク比較器６６４の出力は比較誤シフラグレジスタ６６６
に接続しである。制御レジスタ６６８は２：１マルチプ
レクサ６５４の選択ポートに接続しである。
は又冗長リンク比較器６６４に接続しである。冗長リン
ク比較器６６４の出力は比較誤シフラグレジスタ６６６
に接続しである。制御レジスタ６６８は２：１マルチプ
レクサ６５４の選択ポートに接続しである。
２：１マルチゾレクサ６５４の出力は又要求ラッチ６７
０に受ける。ランチ６７０の出力は優先１［［エンコー
ダ６７２１Ｃ接続しである。優先順位工／：、＝ダ６７
２の出力は発信群アドレスデコーダ７００及びラッチ６
７４に接続しである。ラッチ６７４はインバウンドデー
タラッチ６６２．！＝４：１マルチプレクサ６５６の選
択ポートとに接続しである。優先順位エンコーダ６７２
の第２出力は又オリジネータ群アドレスデコーダ７００
と制御兼内部タイミングジェネレータ６７６に接続しで
ある。制御兼内部タイミングジェネレータ６７６の出力
は、ラッチ６７４、インバウンドデータラッチ６６２、
優先順位エンコーダ６７２、サーバ群アドレスデコーダ
７０２、要求ランチ６７０及び直並列変換器６５８，６
６０に接続しである。
０に受ける。ランチ６７０の出力は優先１［［エンコー
ダ６７２１Ｃ接続しである。優先順位工／：、＝ダ６７
２の出力は発信群アドレスデコーダ７００及びラッチ６
７４に接続しである。ラッチ６７４はインバウンドデー
タラッチ６６２．！＝４：１マルチプレクサ６５６の選
択ポートとに接続しである。優先順位エンコーダ６７２
の第２出力は又オリジネータ群アドレスデコーダ７００
と制御兼内部タイミングジェネレータ６７６に接続しで
ある。制御兼内部タイミングジェネレータ６７６の出力
は、ラッチ６７４、インバウンドデータラッチ６６２、
優先順位エンコーダ６７２、サーバ群アドレスデコーダ
７０２、要求ランチ６７０及び直並列変換器６５８，６
６０に接続しである。
制御兼内部タイミングジェネレータ６７６の出力は又出
力マルチプレクサ６９０〜６９８に接続しである。制御
兼内部タイミングジェネレータ６７６ｒ４、ＹＭＣ１０
２からのタイミング信号バス６７９のＡ及びＢのコピー
間を選択する２：１マルチプレクサ６７８からタイミン
グ入力を受ける。これ等の入力は４３ ＭＨｚ信号、フ
レーム信号及び同期信号ヲ含む。２：１マルチプレクサ
の出力は又第１２図に示したようにＴＧＣ８８のタイミ
ングジェネレータに送られる。２：１マルチプレクサ６
７８の出力は又優先順位エンコーダ６７２及びクロック
／フレーム検査回路７１２に接続しである。２：１マル
チプレクサ６７８の選択ポートに制御レジスタ６６８に
接続しである。
力マルチプレクサ６９０〜６９８に接続しである。制御
兼内部タイミングジェネレータ６７６ｒ４、ＹＭＣ１０
２からのタイミング信号バス６７９のＡ及びＢのコピー
間を選択する２：１マルチプレクサ６７８からタイミン
グ入力を受ける。これ等の入力は４３ ＭＨｚ信号、フ
レーム信号及び同期信号ヲ含む。２：１マルチプレクサ
の出力は又第１２図に示したようにＴＧＣ８８のタイミ
ングジェネレータに送られる。２：１マルチプレクサ６
７８の出力は又優先順位エンコーダ６７２及びクロック
／フレーム検査回路７１２に接続しである。２：１マル
チプレクサ６７８の選択ポートに制御レジスタ６６８に
接続しである。
インバウンドデータラッチ６６２はアウトバウンドデー
タバス６８０に接続しである。バス６８０は、サービ／
グＧＷＹアドレス、サービングｆ）ＷＹ群アドレス、パ
リティフラグ、トレースフラグ、発信Ｃ）ＷＹ群アドレ
ス及び発信（）ＷＹアドレスに対する専用回線を持つ。
タバス６８０に接続しである。バス６８０は、サービ／
グＧＷＹアドレス、サービングｆ）ＷＹ群アドレス、パ
リティフラグ、トレースフラグ、発信Ｃ）ＷＹ群アドレ
ス及び発信（）ＷＹアドレスに対する専用回線を持つ。
アウトバウンドデータバス６８０はパリティ回路６８４
及びトレースバッファ６８６に接続しである。パリティ
誤りバッファ６８２は又パリティ回路６８４及び制御レ
ジスタ６６８に接続しである。パリティ回路６８４は制
御兼内部タイミングジェネレータ６７６に接続しておる
。
及びトレースバッファ６８６に接続しである。パリティ
誤りバッファ６８２は又パリティ回路６８４及び制御レ
ジスタ６６８に接続しである。パリティ回路６８４は制
御兼内部タイミングジェネレータ６７６に接続しておる
。
アウトバウンドデータバス６８０は又マルチプレクサ６
９０，６９２，６９４，６９６，６９８に接続しである
。マルチプレクサ６９２，６９４゜６９６．６９８は又
発情群アドレスデコーダ７００及びサーバ群アドレスデ
コーダ７０２からの出力を受ける。
９０，６９２，６９４，６９６，６９８に接続しである
。マルチプレクサ６９２，６９４゜６９６．６９８は又
発情群アドレスデコーダ７００及びサーバ群アドレスデ
コーダ７０２からの出力を受ける。
アウトバウンドデータバス６８０はサーバ群アドレスデ
コーダ７０２及びパリティジェネレータ７０６に接続し
である。バス選択回線７０８を含む保守回線１０Ｂは、
保守制御デコーダパリティジェネレータ／チエッカ７１
０に接続しである。
コーダ７０２及びパリティジェネレータ７０６に接続し
である。バス選択回線７０８を含む保守回線１０Ｂは、
保守制御デコーダパリティジェネレータ／チエッカ７１
０に接続しである。
保守制御デコーダ７１０は、制御レジスタ６６８、クロ
ック／フレームテスト回路７１２、ルックバックレジス
タ７１４、ステータスレジスタ７１６、パリティ誤りバ
ッファ６８２、比較誤りフラグ６６６及びトレースバッ
ファ６８６に接続しである。
ック／フレームテスト回路７１２、ルックバックレジス
タ７１４、ステータスレジスタ７１６、パリティ誤りバ
ッファ６８２、比較誤りフラグ６６６及びトレースバッ
ファ６８６に接続しである。
ＳＲＤ ９４は又アウトバウンドサービス要求リンク６
３８を経てＴ（）Ｃ８８に接続しである。アウトバウン
ドサービス要求リンクはマルチプレクサ６９０〜６９８
の出力を受ける。
３８を経てＴ（）Ｃ８８に接続しである。アウトバウン
ドサービス要求リンクはマルチプレクサ６９０〜６９８
の出力を受ける。
動作時にはＳＲＤ ９４は、４つのＴＣ）Ｃ８Ｂからイ
ンバウンドサービス要求リンク６３６によジインバウン
ドサービス要求を受ける。ＳＲＤ ９４は、サーバＧＷ
Ｙと協働するＴＧＣ８Ｂにアウトバウンドサービス要求
り／り６３８によりアウトバウンドサービス要求を伝送
する。サービス要求は、サーバ及びオリジネータのＧＷ
Ｙが同じＴＧＣ群内にある場合にもＳＲＤ ９４を経て
送る。ＳＲＤ ９４はＡ及びＢのコぎ−で二重にしであ
る。ＳＲＤ対及びＴＧＣ対間の相互接続は交差接続であ
る。
ンバウンドサービス要求リンク６３６によジインバウン
ドサービス要求を受ける。ＳＲＤ ９４は、サーバＧＷ
Ｙと協働するＴＧＣ８Ｂにアウトバウンドサービス要求
り／り６３８によりアウトバウンドサービス要求を伝送
する。サービス要求は、サーバ及びオリジネータのＧＷ
Ｙが同じＴＧＣ群内にある場合にもＳＲＤ ９４を経て
送る。ＳＲＤ ９４はＡ及びＢのコぎ−で二重にしであ
る。ＳＲＤ対及びＴＧＣ対間の相互接続は交差接続であ
る。
ＳＲＤ ９４は、インバウンドサービス要求リンク６３
６によυインバウンドサービス要求を受け、サーバＧＷ
Ｙと協働するＴ（）０８ Ｂに伝送するためにアウトバ
ウンドサービス要求リンク６３８にこの要求を送る。２
：１マルチプレクサ６５４は、４つのＴＧＣ８ＢのＡ及
びＢのコピーのインバウンドサービス要求リンク６３６
から選択する。マルチプレクサ６５４の選択ポートは、
保守制御デコーダ７１０を介しＳＲＤ ９４をアクセス
するＴＭＣ１０２によシ作動的に制御される。保守制御
デコーダ７１０を経てＴＭＣ１０２は誤りフラグレジス
タ６６６を監視する。レジスタ６６６は冗長リンク比較
器６６４から入力を受ける。冗長リンク比較器６６４は
名Ｔ（）Ｃからの入シサービス要求リンクのＡ及びＢの
コピーから受けるデータを比較する。
６によυインバウンドサービス要求を受け、サーバＧＷ
Ｙと協働するＴ（）０８ Ｂに伝送するためにアウトバ
ウンドサービス要求リンク６３８にこの要求を送る。２
：１マルチプレクサ６５４は、４つのＴＧＣ８ＢのＡ及
びＢのコピーのインバウンドサービス要求リンク６３６
から選択する。マルチプレクサ６５４の選択ポートは、
保守制御デコーダ７１０を介しＳＲＤ ９４をアクセス
するＴＭＣ１０２によシ作動的に制御される。保守制御
デコーダ７１０を経てＴＭＣ１０２は誤りフラグレジス
タ６６６を監視する。レジスタ６６６は冗長リンク比較
器６６４から入力を受ける。冗長リンク比較器６６４は
名Ｔ（）Ｃからの入シサービス要求リンクのＡ及びＢの
コピーから受けるデータを比較する。
誤υフラグレジスタ６６６及びパリティ誤シフラクレジ
スタ６８２に存在する誤りフラグに基づいて、７ＭＣ１
０２はインバウンドサービスリンクのＡ又はＢのコピー
を各ＴＯＣ８８に対し使うかどうかを定める。
スタ６８２に存在する誤りフラグに基づいて、７ＭＣ１
０２はインバウンドサービスリンクのＡ又はＢのコピー
を各ＴＯＣ８８に対し使うかどうかを定める。
優先順位エンコーダ６７２は、ＴＧＣ８８によりＳＲＤ
９４の同時の内容を分解する。同時ｉｔに基づく受信
器の内容は、第１２図について述べたＴＧＣ８８の優先
順位決定と同様な循環優先順位基準で分解する。インバ
ウンドリンクの要求ストローブバー時記憶して優先順位
エンコーダ６７２に送る。優先順位エンコーダ６７２に
よ＃）１サイクルで受けたＴ（）０８ Ｂは次の４３
［１ｎ５ｅｃの要求サイクルで優先順位が最低になる。
９４の同時の内容を分解する。同時ｉｔに基づく受信
器の内容は、第１２図について述べたＴＧＣ８８の優先
順位決定と同様な循環優先順位基準で分解する。インバ
ウンドリンクの要求ストローブバー時記憶して優先順位
エンコーダ６７２に送る。優先順位エンコーダ６７２に
よ＃）１サイクルで受けたＴ（）０８ Ｂは次の４３
［１ｎ５ｅｃの要求サイクルで優先順位が最低になる。
処理しようとする要求を選択するほかに、優先１１位エ
ンコーダは、これが発信群アドレスデコーダ７００に伝
送するオリジネータ群アドレスを定める。これに応答し
て発信群アドレスデコーダ７００は、発信ＧＷＹと協働
するＴＧＣ８８に伝送される要求肯定応答を生ずる。
ンコーダは、これが発信群アドレスデコーダ７００に伝
送するオリジネータ群アドレスを定める。これに応答し
て発信群アドレスデコーダ７００は、発信ＧＷＹと協働
するＴＧＣ８８に伝送される要求肯定応答を生ずる。
優先順位エンコーダ６７２によシ選定するサービスリン
ク６３６によるデータは、直並列変換器６５８．６６０
にマルチプレクサ６５６を経て送る。受信データは、サ
ーバＧｗＹアドレス、サーバ群アドレス、発信ＧＷＹア
ドレス、トレース表示子及びパリティフラグである。こ
のデータはインバウンドデータラッチ６６２に転送する
。サーバ群アドレスデコーダ７θ２によシサーバＣ）Ｗ
Ｙ ８２に協働するＴＧｏ ８ Ｂにサービス要求スト
ローブを送る。サービス要求がトレース表示子を含む場
合には要求内に受けるデータはトレースバッファ６８６
内にロードし、トレースフラグをセットする。トレース
表示子は又アウトバウンド要求りンク６３８に送る。ト
レース表示子及びパリティフラグは保守制御デコーダ７
１０を介してＴＭＣ１０２に利用できる。
ク６３６によるデータは、直並列変換器６５８．６６０
にマルチプレクサ６５６を経て送る。受信データは、サ
ーバＧｗＹアドレス、サーバ群アドレス、発信ＧＷＹア
ドレス、トレース表示子及びパリティフラグである。こ
のデータはインバウンドデータラッチ６６２に転送する
。サーバ群アドレスデコーダ７θ２によシサーバＣ）Ｗ
Ｙ ８２に協働するＴＧｏ ８ Ｂにサービス要求スト
ローブを送る。サービス要求がトレース表示子を含む場
合には要求内に受けるデータはトレースバッファ６８６
内にロードし、トレースフラグをセットする。トレース
表示子は又アウトバウンド要求りンク６３８に送る。ト
レース表示子及びパリティフラグは保守制御デコーダ７
１０を介してＴＭＣ１０２に利用できる。
インバウンドラッチ６６２内に記憶されたサーバ群アド
レスはサーバ群アドレスデコーダ７０２に使われ、要求
を送ろうとするアウトバウンドリンク６３８を定める。
レスはサーバ群アドレスデコーダ７０２に使われ、要求
を送ろうとするアウトバウンドリンク６３８を定める。
発信（）ＷＹアドレス、発信群アドレス、サーバＧＷＹ
アドレス、トレース表示子及びパリティビット（アドレ
スフィールドにわたって生成される）は、サーバ群アド
レスデコーダ７０２によシ選定したアウトバウンドリン
クによシ適当なＴＣ）０８８に伝送する。アウトバウン
ドサービス要求は各別のアウトバウンドサービス要求リ
ンク６３８によりサーバＴＧＣ対の両コピーに伝送する
。
アドレス、トレース表示子及びパリティビット（アドレ
スフィールドにわたって生成される）は、サーバ群アド
レスデコーダ７０２によシ選定したアウトバウンドリン
クによシ適当なＴＣ）０８８に伝送する。アウトバウン
ドサービス要求は各別のアウトバウンドサービス要求リ
ンク６３８によりサーバＴＧＣ対の両コピーに伝送する
。
ＳＲＤ ９４は、７ＭＣ保守リンク１０８を介して７Ｍ
Ｃ１０２の両コピーから４０ ＭＨｚクロック信号及び
フレーム信号を受ける。バス選択回縁７０８を使いＴＭ
Ｃ１０２の適当なコピーを選定する。能動タイミング信
号を使い、保守制御デコーダ７１０を除いてＳＲＤ ９
４の全部の機能を刻時する。能動信号は緩衝記憶し４つ
の’ｒｃｃ Ｂ Ｂの両コピーに送信シＧｗＹサブシス
テム８２に対する時間ベースを生する。
Ｃ１０２の両コピーから４０ ＭＨｚクロック信号及び
フレーム信号を受ける。バス選択回縁７０８を使いＴＭ
Ｃ１０２の適当なコピーを選定する。能動タイミング信
号を使い、保守制御デコーダ７１０を除いてＳＲＤ ９
４の全部の機能を刻時する。能動信号は緩衝記憶し４つ
の’ｒｃｃ Ｂ Ｂの両コピーに送信シＧｗＹサブシス
テム８２に対する時間ベースを生する。
保守制御デコーダ７１０は、７ＭＣ保守リンク１０８を
介しＳＲＤ ９４にＴＭＣ１０２のアクセス作用を及ぼ
す。ＴＭＣ１０２は、ＳＲＤ ９４ （７）プレーン選
択、トレーシング及びタイミング選択を制御し、パリテ
ィ誤シフラグバッファ６８２、トレースバッファ６８６
、比較誤シフラグレジスタ６６６及び構成ステータスを
、制御レジスタ６６８及び保守制御デコーダ７１０を経
て監視する保守制御デコーダ７１０は各ＴＭＣコピー１
０２がらのバスに接続しであるが、能動ＴＭＣだけしが
ＳＲＤ ９４のアクセスができない。制御アクセス用の
能動ＴＭＣ１０２はタイミング分布に対しては能動ＴＭ
Ｃ１０２に無あ係である。ループバックレジスタ７１４
によシ能動パスを検丘することができる。
介しＳＲＤ ９４にＴＭＣ１０２のアクセス作用を及ぼ
す。ＴＭＣ１０２は、ＳＲＤ ９４ （７）プレーン選
択、トレーシング及びタイミング選択を制御し、パリテ
ィ誤シフラグバッファ６８２、トレースバッファ６８６
、比較誤シフラグレジスタ６６６及び構成ステータスを
、制御レジスタ６６８及び保守制御デコーダ７１０を経
て監視する保守制御デコーダ７１０は各ＴＭＣコピー１
０２がらのバスに接続しであるが、能動ＴＭＣだけしが
ＳＲＤ ９４のアクセスができない。制御アクセス用の
能動ＴＭＣ１０２はタイミング分布に対しては能動ＴＭ
Ｃ１０２に無あ係である。ループバックレジスタ７１４
によシ能動パスを検丘することができる。
ＴＩＳサブシステム
第１４図に示すようにＴｌ５９８１’ｉ：４つの機能セ
クション、すなわち径路袈求セレクタブロックＰＲ３７
１８と解放要求セレクタブロックＲＲ８７２０と保守イ
ンタフェースブロック７２２と伝送交換イ、タフエース
ブロックＴ工Ｉ ７２４とを備えている。
クション、すなわち径路袈求セレクタブロックＰＲ３７
１８と解放要求セレクタブロックＲＲ８７２０と保守イ
ンタフェースブロック７２２と伝送交換イ、タフエース
ブロックＴ工Ｉ ７２４とを備えている。
ＰＨ１７１８は径路要求リンク１００ａによシＴ（）Ｃ
８８から信号を受ける。両ＴＧＣコピーＡ、 Ｂは冗
長リンク比較ロジック７２６及びラッチング２：１マル
チプレクサ７２８に接続しである。マルチプレクサ７２
８の出力は４：１マルチプレクサ７３０及び要求ラッチ
７３２に接続しである。
８８から信号を受ける。両ＴＧＣコピーＡ、 Ｂは冗
長リンク比較ロジック７２６及びラッチング２：１マル
チプレクサ７２８に接続しである。マルチプレクサ７２
８の出力は４：１マルチプレクサ７３０及び要求ラッチ
７３２に接続しである。
要求ラッチ７３２の出力は優先順位エンコーダ７３４に
接続しである。優先順位エンコーダ７３４の出力は４：
１マルチプレクサ７３０の選択ポートに接続しである。
接続しである。優先順位エンコーダ７３４の出力は４：
１マルチプレクサ７３０の選択ポートに接続しである。
４：１マルチプレクサ７３０の出力は、データラッチ７
３６に接続した直並列変換器７３５に接続しである。優
先順位エンコーダ７３４の出力は又データラッチ７３６
に接続しである。
３６に接続した直並列変換器７３５に接続しである。優
先順位エンコーダ７３４の出力は又データラッチ７３６
に接続しである。
データラッチ７３６はＰＲＳバス７６８に接続しである
。ＰＲＳバス７６Ｂは、パリティチエッカロジック７７
０、トレースバッファロジック７７２及びストローブデ
コード兼パリティジェネレータロジック７７４に接続し
である。ストローブデコード兼パリティジェネレータロ
ジック７７４及びＰＲＳバス７６８は又８：１マルチプ
レクサ７７６に接続しである。マルチプレクサ７７６の
出力は４つのＴ（）０８ Ｂの径路肯定応答リンク６４
６に接続しである。
。ＰＲＳバス７６Ｂは、パリティチエッカロジック７７
０、トレースバッファロジック７７２及びストローブデ
コード兼パリティジェネレータロジック７７４に接続し
である。ストローブデコード兼パリティジェネレータロ
ジック７７４及びＰＲＳバス７６８は又８：１マルチプ
レクサ７７６に接続しである。マルチプレクサ７７６の
出力は４つのＴ（）０８ Ｂの径路肯定応答リンク６４
６に接続しである。
解放要求セレクタブロック７２０１ｔ’ｔ ４つのＴ（
）０８８の両コピーからの解放要求リンク１００ｂを受
ける。解放要求セレクタブロック７２０の構造は、径路
要求セレクタブロック７１８の構造に対し鏡像関係にあ
って、冗長リンク比較ロジック７３８、ラッチング２：
１マルチプレクサ７４０．４：１マルチプレクサ７４２
、要求ラッチ７４４、優先順位エンコーダ７４５、直並
列変換器７４６及びデータラッチ７４８を備えている。
）０８８の両コピーからの解放要求リンク１００ｂを受
ける。解放要求セレクタブロック７２０の構造は、径路
要求セレクタブロック７１８の構造に対し鏡像関係にあ
って、冗長リンク比較ロジック７３８、ラッチング２：
１マルチプレクサ７４０．４：１マルチプレクサ７４２
、要求ラッチ７４４、優先順位エンコーダ７４５、直並
列変換器７４６及びデータラッチ７４８を備えている。
データラッチ７４８はＲＲＳパス７７Ｂに接続しである
。ＲＲＳバス７７８は、パリティチエッカロジック７８
０、トレースバッファロジック了８２、ストローブデコ
ード兼パリティジェネレータロジック７８４及び８：１
マルチプレクサ７８６に接続しである。８：１マルチプ
レクサ７８６は４つのＴ（）Ｃ８３の解放肯定応答リン
ク６４２に接続しである。
。ＲＲＳバス７７８は、パリティチエッカロジック７８
０、トレースバッファロジック了８２、ストローブデコ
ード兼パリティジェネレータロジック７８４及び８：１
マルチプレクサ７８６に接続しである。８：１マルチプ
レクサ７８６は４つのＴ（）Ｃ８３の解放肯定応答リン
ク６４２に接続しである。
保守インタフェースブロック７２２はＴＭＣ１０２から
の保守バス１０８を受ける。保守バス１０８は、内部保
守／々スフ５２に接続した保守制御兼デユードロジック
７５０に接続しである。内部保守バス７５２ｉ１：、ル
ープバックレジスタ７５４、クロックフレームテストレ
ジスタ７５６、構成レジスタ７６８、ステータスレジス
タ７６６及び保持制御レジスタ７６２に接続しである。
の保守バス１０８を受ける。保守バス１０８は、内部保
守／々スフ５２に接続した保守制御兼デユードロジック
７５０に接続しである。内部保守バス７５２ｉ１：、ル
ープバックレジスタ７５４、クロックフレームテストレ
ジスタ７５６、構成レジスタ７６８、ステータスレジス
タ７６６及び保持制御レジスタ７６２に接続しである。
保守インタフェースブロック７２２は又ＴＭＣ１０２か
らのタイミングバス６７９に対しインタフェースとなる
。
らのタイミングバス６７９に対しインタフェースとなる
。
タイミングバス６７９のコｆ−は２：１マルチゾレクサ
７６４を経てＴＩＳ制御兼タイミングジェネレータ７６
６及ヒクロツクフレームテストレジスタ７５６に送る。
７６４を経てＴＩＳ制御兼タイミングジェネレータ７６
６及ヒクロツクフレームテストレジスタ７５６に送る。
制御兼タイミングジェネレータ７６６の出力はＰＨ１７
１８、ＲＲ８７２０及びＴｌｌ７２４の種種の素子に接
続しである。
１８、ＲＲ８７２０及びＴｌｌ７２４の種種の素子に接
続しである。
ＰＲＳバス了６８及びＲＲＳバス７７８は、ＴＩ工内部
アドレスバス７９０に対しアクセスを行うマルチフレフ
サバッファ７８８に接続しである。ＴＩＩ内部アドレス
バス７９０は、保守ａｗｙＲＡＭアクセスロジック７９
２、ｏｗｙ ｙ、 −ｙ−−ｐ スＲＡＭ ７９４及び
ラッチマルチゾレクサ７９６に接続しである。
アドレスバス７９０に対しアクセスを行うマルチフレフ
サバッファ７８８に接続しである。ＴＩＩ内部アドレス
バス７９０は、保守ａｗｙＲＡＭアクセスロジック７９
２、ｏｗｙ ｙ、 −ｙ−−ｐ スＲＡＭ ７９４及び
ラッチマルチゾレクサ７９６に接続しである。
Ｃ，ｗＹステータスＲＡＭ７Ｓ４はＴＩＮ ストローブ
コントローラ７９８及び肯定応答コントローラ８００に
接続しである。肯定応答コントローラ８００はそれぞれ
ＰＨ１７１８及びＲＲ８７２０のストローブデコード兼
パリティジェネレータロジック７７４゜７８４に接続し
である。ＴＩＮストローブコントローラ７９８の出力は
ＴＩＮ接続制御パス１１１及びラッチマルチゾレクサ７
９６に接続しである。保守ＧＷＹＲＡＭアクセスロジッ
ク７９２は保守コントローラ８０２に接続しである。マ
ルチフ０レクサコントローラ８０４Ｈマルチプレクフパ
ッファ７８Ｂ及ヒラッチマルチプレクサ７９６に接続し
である。
コントローラ７９８及び肯定応答コントローラ８００に
接続しである。肯定応答コントローラ８００はそれぞれ
ＰＨ１７１８及びＲＲ８７２０のストローブデコード兼
パリティジェネレータロジック７７４゜７８４に接続し
である。ＴＩＮストローブコントローラ７９８の出力は
ＴＩＮ接続制御パス１１１及びラッチマルチゾレクサ７
９６に接続しである。保守ＧＷＹＲＡＭアクセスロジッ
ク７９２は保守コントローラ８０２に接続しである。マ
ルチフ０レクサコントローラ８０４Ｈマルチプレクフパ
ッファ７８Ｂ及ヒラッチマルチプレクサ７９６に接続し
である。
ＴＩＳ ９８は４つのＴＧＳ ８８及びＴＩＮ １ ［
Ｊ ６ （Ｄ ｆ’ｓ’１ニアル。ＴＩＳ ９ Ｂは、
ＰＨ１７１８、ＲＲ８７２０及びＴＩＩ ７２４により
生ずる６つの各別のハードウェア機能を取扱う。ＴＩＳ
９９は又保守インタフェース７２２を備えている。
Ｊ ６ （Ｄ ｆ’ｓ’１ニアル。ＴＩＳ ９ Ｂは、
ＰＨ１７１８、ＲＲ８７２０及びＴＩＩ ７２４により
生ずる６つの各別のハードウェア機能を取扱う。ＴＩＳ
９９は又保守インタフェース７２２を備えている。
ＴＩＳ ９ ＢはＴＩＳ保守保守インタフッ−スフ２２
してＴＭＣ１０２によシ制御し監視する。保守バス１０
８は両ＴＭＣコピーからのＴＩＳ ９８に接続しである
。保守インタフェース７２２は、第１３図についてＳＲ
Ｄ ９４に対し述べたのと同様である。
してＴＭＣ１０２によシ制御し監視する。保守バス１０
８は両ＴＭＣコピーからのＴＩＳ ９８に接続しである
。保守インタフェース７２２は、第１３図についてＳＲ
Ｄ ９４に対し述べたのと同様である。
ＴＭＣ１０２はトレースバッファ７７２、比較ロジック
γ２６、ＧｗＹＲＡＭアクセスロジック７９２、Ｇｗ′
ＹステータスＲＡＭ ７９４及びパリティロジック７７
０にアクセスを省う。
γ２６、ＧｗＹＲＡＭアクセスロジック７９２、Ｇｗ′
ＹステータスＲＡＭ ７９４及びパリティロジック７７
０にアクセスを省う。
ＴＭＣ１０２はＯＶＵＭ 、’、テータスＲＡＭ７９４
に対し２つのモードでアクセスを行う。第１のモードで
は同期要求処理に対しＴＭＣ１０２は４００ ｎ５ｅｃ
ごとに１回誠に対するアクセスを同期させる。
に対し２つのモードでアクセスを行う。第１のモードで
は同期要求処理に対しＴＭＣ１０２は４００ ｎ５ｅｃ
ごとに１回誠に対するアクセスを同期させる。
同期第２モードでは初期設定及び回復に対し要求保持信
号〒４つ全部のＴＧＣ８Ｂに伝送し、サービスに対する
全要求すなわちサービス要求、径路要求及び解放要求を
一時的に保留する。ＴＭＣ１０２は第２モードでステー
タスＲＡＭ ７ ｇ ４に対し即時アクセスを行う。
号〒４つ全部のＴＧＣ８Ｂに伝送し、サービスに対する
全要求すなわちサービス要求、径路要求及び解放要求を
一時的に保留する。ＴＭＣ１０２は第２モードでステー
タスＲＡＭ ７ ｇ ４に対し即時アクセスを行う。
ＴＭＣ１０２は、要求リンク６４０，６４４の選択ヲ制
御し、ステータスレジスタ７６０におケ、６パリテイ誤
シ、比較誤９、トレース選択及びタイミング選択を含む
ステータスフラグを保守インタフェース７２２を介して
監視する。
御し、ステータスレジスタ７６０におケ、６パリテイ誤
シ、比較誤９、トレース選択及びタイミング選択を含む
ステータスフラグを保守インタフェース７２２を介して
監視する。
ＴＩＳ ９ Ｂに対するタイミング制御は、ＴＭＣタイ
ミングパス６７９を介しＴＭＣｌ ０．２から受ける４
０ ＭＨｚクロック及びフレーム信号から誘導する。
ミングパス６７９を介しＴＭＣｌ ０．２から受ける４
０ ＭＨｚクロック及びフレーム信号から誘導する。
タイミング信号は両ＴＭＣ−ｒ ｅ−から受ける。又能
動ＴＭＣによシセットするタイミング選択ビットは能動
タイミング信号を選択するのに使う。保守インタフェー
ス７２２を介して行われる制御及びステータス機能は、
ＧＷＹステータスＲＡＭ ７９４に対プるアクセスを除
いてシステム時間ペースによらない。
動ＴＭＣによシセットするタイミング選択ビットは能動
タイミング信号を選択するのに使う。保守インタフェー
ス７２２を介して行われる制御及びステータス機能は、
ＧＷＹステータスＲＡＭ ７９４に対プるアクセスを除
いてシステム時間ペースによらない。
ＰＨ１７１８及びＲＲ８７２０はＳＲＤ ９４の優先エ
ンコーダ部分と同様に作用する。冗長リンク比較ロジッ
ク７２６，７３８及びパリティ監視に基づいて、ＴＭＣ
１０２は各ＴＣ）Ｃ８Ｂに対しＴＧＣ径路要求リンク６
４４のＡ又はＢのコピーを選定する。
ンコーダ部分と同様に作用する。冗長リンク比較ロジッ
ク７２６，７３８及びパリティ監視に基づいて、ＴＭＣ
１０２は各ＴＣ）Ｃ８Ｂに対しＴＧＣ径路要求リンク６
４４のＡ又はＢのコピーを選定する。
ＴＭＣ１０２はラッチング２：１マルチプレクサ７２８
を使い所望のコピーを選定する。４つのＴＯＣ８Ｂから
のを求は要求ラッチ７３２，７４４で記憶する。与えら
れたサイクルで多重要求が行われる場合には、協働する
優先順位エンコーダ７３４又は７４５はこのサイクル中
のどの要求を処理するかを還ぶ。優先順位エンコーダγ
３４、又は７４５？、、４：１マルチプレクサ７３０又
は７４２を使いＴ（）Ｃ８８を選定する。要求リンク６
４４．６４０から受ける直列データは偵並列変換器７３
５，７４６内の直並列から転送する。並列データはデ′
−タラツチ７３６，７４８に記憶スる。
を使い所望のコピーを選定する。４つのＴＯＣ８Ｂから
のを求は要求ラッチ７３２，７４４で記憶する。与えら
れたサイクルで多重要求が行われる場合には、協働する
優先順位エンコーダ７３４又は７４５はこのサイクル中
のどの要求を処理するかを還ぶ。優先順位エンコーダγ
３４、又は７４５？、、４：１マルチプレクサ７３０又
は７４２を使いＴ（）Ｃ８８を選定する。要求リンク６
４４．６４０から受ける直列データは偵並列変換器７３
５，７４６内の直並列から転送する。並列データはデ′
−タラツチ７３６，７４８に記憶スる。
ＴＩＩ ７２４は、ＴＩＮ １０６を経て径路を接続し
解放するのに応答する。ＴＩＩは、径路要求を受け、要
求を受けた場合に各要求径路を接続し、径路要求に肯定
応答する。ＴＩＩ ７２４は又、解放要求を受は解放要
求に肯定応答する。ＴＩＩ ７２４は（）ＷＹステータ
スＲＡＭ ７９４内に各（）ＷＹ ８２のステータスレ
ジスタ。各Ｃ）ＷＹ ８２はＧｗＹステータス塘７９４
内に場所を持つ。ビュジイＧＷＹ ８２に対応する場庖
”に論理「１」をロードレアイド／ｌ／ ＧＷＹ８２の
場所をクリアすることによシ、任意特定の（）ＷＹ ８
２のステータスを迅速に定め又は変えることができる。
解放するのに応答する。ＴＩＩは、径路要求を受け、要
求を受けた場合に各要求径路を接続し、径路要求に肯定
応答する。ＴＩＩ ７２４は又、解放要求を受は解放要
求に肯定応答する。ＴＩＩ ７２４は（）ＷＹステータ
スＲＡＭ ７９４内に各（）ＷＹ ８２のステータスレ
ジスタ。各Ｃ）ＷＹ ８２はＧｗＹステータス塘７９４
内に場所を持つ。ビュジイＧＷＹ ８２に対応する場庖
”に論理「１」をロードレアイド／ｌ／ ＧＷＹ８２の
場所をクリアすることによシ、任意特定の（）ＷＹ ８
２のステータスを迅速に定め又は変えることができる。
径路要求及び解放要求はそれぞれＰＨ１７１８及びＲＲ
８７２０によシＴＩＩ ７２４に送る。接続と協働する
サーバ及びオリジネータのＧＷＹアドレスは名径路要求
及び解放要求と共に送る。
８７２０によシＴＩＩ ７２４に送る。接続と協働する
サーバ及びオリジネータのＧＷＹアドレスは名径路要求
及び解放要求と共に送る。
径路要求に対してＴＩＩ ７２４は、含まれるＧｗＹ８
２のいずれかに対しこの場合接続が能動状態でないこと
を定めなければならない。両ＧＷＹが非能動状態であれ
ば、ＴＩＩは２つのＧｗＹ８２のアドレスをＴＩＮ １
０６に伝送し、セットしてない（）ＷＹＢＵＳＹ信号で
ＰＨ１７１８に肯定応答を伝送する。
２のいずれかに対しこの場合接続が能動状態でないこと
を定めなければならない。両ＧＷＹが非能動状態であれ
ば、ＴＩＩは２つのＧｗＹ８２のアドレスをＴＩＮ １
０６に伝送し、セットしてない（）ＷＹＢＵＳＹ信号で
ＰＨ１７１８に肯定応答を伝送する。
Ｃ）ＷＹ ８２は次いでＧＷＹ ステータスＲＡＭ ７
９４でビュジイカマークを付ける。
９４でビュジイカマークを付ける。
Ｃ）ＷＹステータスＲＡＭはシステム内で４． ＧＷＹ
“８２に対しアドレス場所を持つ。各場所に記憶された
データは、協働するＧＷＹ ８２がビュジイであるがど
うかを指示する◇オリジネータ又はサー？々のＧＷＹが
ビュジイであれば、アドレスはＴＩＮ １０６に伝送さ
れなくて、肯定応答はセ？トされたＧｗ″Ｉ′ＢＵＳＹ
信号でＰＨ１７１Ｂに送られる。この場合１）ＭＹステ
ータスＲＡＭ ７９４のステートはインタフ） （１ｎ
ｔａｃｔ ）のままになっている。
“８２に対しアドレス場所を持つ。各場所に記憶された
データは、協働するＧＷＹ ８２がビュジイであるがど
うかを指示する◇オリジネータ又はサー？々のＧＷＹが
ビュジイであれば、アドレスはＴＩＮ １０６に伝送さ
れなくて、肯定応答はセ？トされたＧｗ″Ｉ′ＢＵＳＹ
信号でＰＨ１７１Ｂに送られる。この場合１）ＭＹステ
ータスＲＡＭ ７９４のステートはインタフ） （１ｎ
ｔａｃｔ ）のままになっている。
解放要求に対してＴＩＩ ７２４は（）ＷＹステータス
ＲＡＭ ７９４を変化させ協働するＧＷＹがアイドル状
就であることを指示する。これ等のトランザクションに
必要な妥当化はない。その理由はレベル１プロトコルが
つねに解放できるからである。ＴＩＩ了２４は肯定応答
をＲＲ８７２Ｑに伝送する。
ＲＡＭ ７９４を変化させ協働するＧＷＹがアイドル状
就であることを指示する。これ等のトランザクションに
必要な妥当化はない。その理由はレベル１プロトコルが
つねに解放できるからである。ＴＩＩ了２４は肯定応答
をＲＲ８７２Ｑに伝送する。
ＴＩＩ ７２４は、各種分（、径路及び解放の１つの要
求を４ Ｑ Ｑ ｎ５ｅｃごとに、すなわち２．５百万
回要求／ｓｅｃを分解することができる。４ Ｑ Ｑ
ｎ５ｅｃごとに要求サイクルは３つのフェーズすなわち
径路要求、解放要求及び保守アクセスの各フェーズに分
割される。
求を４ Ｑ Ｑ ｎ５ｅｃごとに、すなわち２．５百万
回要求／ｓｅｃを分解することができる。４ Ｑ Ｑ
ｎ５ｅｃごとに要求サイクルは３つのフェーズすなわち
径路要求、解放要求及び保守アクセスの各フェーズに分
割される。
径路要求信号は初めの径路要求フェーズでサンプリング
が行われ、これが真でなければ作用が行われない。径路
要求信号が真であり径路要求アボート信号゛が真でなけ
れば、径路要求サイクルが開始する。アポート信号は、
ＰＲ８受信器７１８から受ける検査されたリンクパリテ
ィ及びアボートビットから成っている。
が行われ、これが真でなければ作用が行われない。径路
要求信号が真であり径路要求アボート信号゛が真でなけ
れば、径路要求サイクルが開始する。アポート信号は、
ＰＲ８受信器７１８から受ける検査されたリンクパリテ
ィ及びアボートビットから成っている。
同様に解放要求信号は解放要求フェーズの初めにサンプ
リングが行われ、この信号が真で解放要求アポート信号
が真でなければ解放要求サイクルが開蛇する。さもなけ
れば解かフェーズに対し作用が行われない。
リングが行われ、この信号が真で解放要求アポート信号
が真でなければ解放要求サイクルが開蛇する。さもなけ
れば解かフェーズに対し作用が行われない。
保守アクセスフェーズでは、ＧｗＹステータスＲＡＭ了
９４に対し従って要求されるアクセスに応答して読出し
又は書込み或はこれ等の両方に対しＴＭＣ１０２のサン
プリングを行う。
９４に対し従って要求されるアクセスに応答して読出し
又は書込み或はこれ等の両方に対しＴＭＣ１０２のサン
プリングを行う。
第１４ａ図は、３つ全部の要求すなわち径路、解放及び
保守の要求が未決であると仮定して各要求に対する好適
とするフェーズを示すフェーズ線図である。
保守の要求が未決であると仮定して各要求に対する好適
とするフェーズを示すフェーズ線図である。
径路要求フェーズ中にオリジネータＧＷＹアドレスはＣ
）ＷＹステータスＲＡＭ ７９４に送られ、径路要求に
対するオリジネータＧＷＹのステータスをＣ）ＷＹステ
ータスＲＡＭ ７９４から読出し発信ＧＷＹがビュジイ
であるかどうかを定める。次にサーバＧＷＹアドレスを
Ｇｗ′ＩＩ′ステータスＲＡＭ ７９４に送シ、又径路
要求に対しサーバ（）ＷＹのステータスを読出しこのサ
ーバＧｗＹがビュジイであるかどうかを定める。
）ＷＹステータスＲＡＭ ７９４に送られ、径路要求に
対するオリジネータＧＷＹのステータスをＣ）ＷＹステ
ータスＲＡＭ ７９４から読出し発信ＧＷＹがビュジイ
であるかどうかを定める。次にサーバＧＷＹアドレスを
Ｇｗ′ＩＩ′ステータスＲＡＭ ７９４に送シ、又径路
要求に対しサーバ（）ＷＹのステータスを読出しこのサ
ーバＧｗＹがビュジイであるかどうかを定める。
ＧｗＹステータスＲＡＭ ７９４がいずれかのＣ）ＷＹ
８２のビュジイであることを指示すると、径路肯定応
答信号がＰＨ１７１Ｂに送られＧＷＹＢＵＳＹ信号がセ
ットされ、径路要求サイクルが終る。又両ＧＷＹが共に
アイドル状態であると、径路肯定応答信号がＰＨ１’７
１ Ｂに送られＧＷＹＢＵＳＹ信号は送られ碌＜テ、径
路要求が継続する。
８２のビュジイであることを指示すると、径路肯定応
答信号がＰＨ１７１Ｂに送られＧＷＹＢＵＳＹ信号がセ
ットされ、径路要求サイクルが終る。又両ＧＷＹが共に
アイドル状態であると、径路肯定応答信号がＰＨ１’７
１ Ｂに送られＧＷＹＢＵＳＹ信号は送られ碌＜テ、径
路要求が継続する。
ＰＨ８７ｉ Ｑが径路要求リンク１０２ａでＴＧＣ８８
の１つから径路要求を受けるときは、ＰＨ１は要求ＴＧ
Ｃに要求肯定応答を戻し径路要求をＴｌｌ７２４に送る
。ＴＩＩは径路肯定応答に応答し１（）ＷＹビュジイ信
号によシ要求を受けたかどうかを指示する。次いでＰＨ
１７１Ｂは径路肯定応答を径路要求リンク１００ａの径
路肯定応答リンク６４６を介してオリジネータ及びサー
バの両ＧｗＹに送る。
の１つから径路要求を受けるときは、ＰＨ１は要求ＴＧ
Ｃに要求肯定応答を戻し径路要求をＴｌｌ７２４に送る
。ＴＩＩは径路肯定応答に応答し１（）ＷＹビュジイ信
号によシ要求を受けたかどうかを指示する。次いでＰＨ
１７１Ｂは径路肯定応答を径路要求リンク１００ａの径
路肯定応答リンク６４６を介してオリジネータ及びサー
バの両ＧｗＹに送る。
肯定応答は、径路が接続されたかされないかを指示する
信号（ＡＣＫ ／ ＮＡＣＫ ）を含む。要求ＴＧＣの
群アドレスは優先順位エンコーダ７３４によシ定める。
信号（ＡＣＫ ／ ＮＡＣＫ ）を含む。要求ＴＧＣの
群アドレスは優先順位エンコーダ７３４によシ定める。
直並列変換器７３５により変換されたデータは、ＴＩＩ
７２４に送られ、サーバＧＷＹアドレス、オリジネー
タＧＷＹアドレス、オリジネータ群アドレス及びトレー
ス表示子を含む。トレース表示子を受信径路要求内にセ
ットすると、受信アドレスデータラッチ７３６内のデー
タをトレースバッファロジック７７２内にロードし、「
トレース完了」フラグをセットする。トレース表示子は
又ＴＩＩ ７２４及びＰＨ１７１８に送り、ＰＨ１７１
ＢによりＧＶＩＩＹ８２に伝送される後続の径路肯定応
答がセットされたトレース表示子を持ち付加的なプロト
コルフェーズを経てこのトレースを伝えるようにする。
７２４に送られ、サーバＧＷＹアドレス、オリジネー
タＧＷＹアドレス、オリジネータ群アドレス及びトレー
ス表示子を含む。トレース表示子を受信径路要求内にセ
ットすると、受信アドレスデータラッチ７３６内のデー
タをトレースバッファロジック７７２内にロードし、「
トレース完了」フラグをセットする。トレース表示子は
又ＴＩＩ ７２４及びＰＨ１７１８に送り、ＰＨ１７１
ＢによりＧＶＩＩＹ８２に伝送される後続の径路肯定応
答がセットされたトレース表示子を持ち付加的なプロト
コルフェーズを経てこのトレースを伝えるようにする。
パリティ及び比較の検聚は又ＰＲ８７１８により支援す
る。冗長リンクで受けたデータは比較して、誤シに対し
フラグをセットする。これ等のリンクで受けたパリティ
ビットを検食し、誤シに対し適当なフラグをセットする
。
る。冗長リンクで受けたデータは比較して、誤シに対し
フラグをセットする。これ等のリンクで受けたパリティ
ビットを検食し、誤シに対し適当なフラグをセットする
。
ＴＩＩ ７２４がＰＨ１７１Ｂからの径路要求に作用す
ると、Ｔｌｌ７２４は径路肯定応答をＰＨ１７１Ｂに戻
しく：）ＷＹＢＵＳＹ信号により要求のステータスを指
示する。ＴＩＩ ７２４からの径路肯定応答により、径
路肯定応答リンク６４６によってＰＨ１７１８からオリ
ジネータ及びサーバのＧＷＹまで径路肯定応答サイクル
を開始する。ＧＷＹＢＵＳＹ信号をＧＷＹに送シ、肯定
応答を使い要求を受けたかどうかを指示する。
ると、Ｔｌｌ７２４は径路肯定応答をＰＨ１７１Ｂに戻
しく：）ＷＹＢＵＳＹ信号により要求のステータスを指
示する。ＴＩＩ ７２４からの径路肯定応答により、径
路肯定応答リンク６４６によってＰＨ１７１８からオリ
ジネータ及びサーバのＧＷＹまで径路肯定応答サイクル
を開始する。ＧＷＹＢＵＳＹ信号をＧＷＹに送シ、肯定
応答を使い要求を受けたかどうかを指示する。
ＴＩＩからの径路肯定応答によシサーバのＧＷＹ及び群
のアドレスがストローブデコード兼パリティジェネレー
タロジック７７４にロードされる。す／Ｎ”ｌ及びオリ
ジネータの群アドレスはストローブデコード７７４によ
シ解読され、径路肯定応答を伝送しようとする径路肯定
応答リンク６４６選定する。サーバ及びオリジネータの
ＧＷＹアドレスは４つ全部のＴＧＣに対する肯定応答リ
ンクに伝送する。
のアドレスがストローブデコード兼パリティジェネレー
タロジック７７４にロードされる。す／Ｎ”ｌ及びオリ
ジネータの群アドレスはストローブデコード７７４によ
シ解読され、径路肯定応答を伝送しようとする径路肯定
応答リンク６４６選定する。サーバ及びオリジネータの
ＧＷＹアドレスは４つ全部のＴＧＣに対する肯定応答リ
ンクに伝送する。
径路要求す／り６４４及び径路肯定応答リンク６４Ｇで
伝送する信号は第１４ｂ図に示しである。
伝送する信号は第１４ｂ図に示しである。
径路要求リンク６４４は第１のリンクによシオリジネー
タデートウエイアドレス（０ＧＷＡ○−３）及びオリジ
ネータ群アドレス（０ＧＰＡＯ−３）に対する４ビツト
コードを伝送する。サーバヶ”−）つｚイアドレス（５
ＧＷＡＯ−３）は第２のリンクによシアボートフラグ（
ＡＢＯＲＴ ）、要求ストローブ（Ｒ８ＴＢ ）、トレ
ース表示子（ＴＲＣ）及びパリティピッ） （ＰＡＲ）
と共に伝送する。要求ストローブはＴＯｏ ８ Ｂ内の
未決の要求に対するルックアヘッド要求である。
タデートウエイアドレス（０ＧＷＡ○−３）及びオリジ
ネータ群アドレス（０ＧＰＡＯ−３）に対する４ビツト
コードを伝送する。サーバヶ”−）つｚイアドレス（５
ＧＷＡＯ−３）は第２のリンクによシアボートフラグ（
ＡＢＯＲＴ ）、要求ストローブ（Ｒ８ＴＢ ）、トレ
ース表示子（ＴＲＣ）及びパリティピッ） （ＰＡＲ）
と共に伝送する。要求ストローブはＴＯｏ ８ Ｂ内の
未決の要求に対するルックアヘッド要求である。
径路肯定応答リンク６４６は、オリジネータ及びサーバ
のｒ−トウエイアドレスを第１のリンクで又要求肯定応
答（ＲＡＣＫ）、オリシネ−タストロープ（０８ＴＢ
）、サーバストローブ（５ＳＴＢ ）及び肯定応答（Ｐ
ＡＫ ）を第２リンクで、トレース表示子及びパリティ
ビットと共に伝送する。
のｒ−トウエイアドレスを第１のリンクで又要求肯定応
答（ＲＡＣＫ）、オリシネ−タストロープ（０８ＴＢ
）、サーバストローブ（５ＳＴＢ ）及び肯定応答（Ｐ
ＡＫ ）を第２リンクで、トレース表示子及びパリティ
ビットと共に伝送する。
要求肯定応答は、協働する要求リンクのＲ３ＴＢ信号に
応答して生じ、新らたな要求の伝送されることを指示す
る。オリシネ−タストロープは、その送られるフィール
ドがオリジネータ肯定応答を含むことを指示する。サー
バストローブは、サーバストローブに対し同じことを指
示する。オリジネータ及びサーバのデートウェイが同じ
群内にあれば、１つのフィールドがオリジネータ及びサ
ーバの両肯定応答を含む。肯定応答は径路肯定応答に加
わる。ＰＡＫが真であれば、協働するトランザクンヨン
は肯定応答を含む。
応答して生じ、新らたな要求の伝送されることを指示す
る。オリシネ−タストロープは、その送られるフィール
ドがオリジネータ肯定応答を含むことを指示する。サー
バストローブは、サーバストローブに対し同じことを指
示する。オリジネータ及びサーバのデートウェイが同じ
群内にあれば、１つのフィールドがオリジネータ及びサ
ーバの両肯定応答を含む。肯定応答は径路肯定応答に加
わる。ＰＡＫが真であれば、協働するトランザクンヨン
は肯定応答を含む。
ＲＲ８７２０はＰＨ１７１Ｂとほぼ同じ作用をする。
しかしＧＷＹＢＵＳＹ信号はＲＲ８７２０及びＴＩエフ
２４間のインタフェースでは定められない。文名Ｇｗ
Ｙへの対応するＧＷＹビュジイ信号はＲＲ８７２０に対
しては定められない。
２４間のインタフェースでは定められない。文名Ｇｗ
Ｙへの対応するＧＷＹビュジイ信号はＲＲ８７２０に対
しては定められない。
径路要求サイクルを継続すると、オリジネータＧＷＹア
ドレスがＧｗＹステータスＲＡＭ ７９４に送られ又オ
リジネータＧＷＹはビュジイのマークを付けられる。又
サーバＧＷＹアドレスがＧＷＹステータスＲＡＭ ７９
４に送られそしてサー？々Ｃ）ＷＹも又ヒュシイのマー
クラ付けられる。これ忙引続いてサーバ及ヒオリジネー
タのＧＷＹアドレスがＴＩＮ Ｉ Ｑ ６に伝送されこ
れ等の間に径路を生成する。
ドレスがＧｗＹステータスＲＡＭ ７９４に送られ又オ
リジネータＧＷＹはビュジイのマークを付けられる。又
サーバＧＷＹアドレスがＧＷＹステータスＲＡＭ ７９
４に送られそしてサー？々Ｃ）ＷＹも又ヒュシイのマー
クラ付けられる。これ忙引続いてサーバ及ヒオリジネー
タのＧＷＹアドレスがＴＩＮ Ｉ Ｑ ６に伝送されこ
れ等の間に径路を生成する。
指示されたトレースを径路要求データと共に受は又要求
を受けていると、トレース表示子がＧｗＹアドレスと共
にＴＩＮ １０６に送られる。
を受けていると、トレース表示子がＧｗＹアドレスと共
にＴＩＮ １０６に送られる。
パリティビットは、ＴＩＮに送られるＧｗ′Ｙアドレス
を横切って生成される。
を横切って生成される。
解放要求フェーズでは解放要求と協働するオリジネータ
ＧＷＹアドレスはＣ）ＷＹ ステータスＲ１６１Ｍ７９
４に送られ、又オリジネータＧｗ′Ｙはアイドル状態の
マークを付けられる。又解放要求と協働するサーバ（）
ＷＹアドレスはＧＷＹステータスＲＡＭに送られ、そし
てサーバｏｗｙはアイドル状態のマークを付けられる。
ＧＷＹアドレスはＣ）ＷＹ ステータスＲ１６１Ｍ７９
４に送られ、又オリジネータＧｗ′Ｙはアイドル状態の
マークを付けられる。又解放要求と協働するサーバ（）
ＷＹアドレスはＧＷＹステータスＲＡＭに送られ、そし
てサーバｏｗｙはアイドル状態のマークを付けられる。
解放肯定応答信号はＲＲ８７２Ｑに送られ、解放の行わ
れたことを指示する。
れたことを指示する。
保守アクセスフェーズでは、ＴＭＣがアクセスしようと
するＧｗＹアドレスがＧｗＹステータス票７９４に送ら
れ、又読出し又は書込みの動作が行われる。動出し動作
に対しては引続＜ ＴＭＣ読出しサイクルがＧｗＹアド
レスと共にＧＷＹステータスＲＡＭ ７９４のステータ
スを指示する。ＧＷＹステータスＲＡＭに対する保守ア
クセスインタフェースは、同期モードで１つの特定のＧ
ＷＹアドレスを監視し又は非同期モードの逐次の読出し
動作で全ＧｗＹステータスＲＡＭ ７９４を連続的に監
視する能力を持つ。
するＧｗＹアドレスがＧｗＹステータス票７９４に送ら
れ、又読出し又は書込みの動作が行われる。動出し動作
に対しては引続＜ ＴＭＣ読出しサイクルがＧｗＹアド
レスと共にＧＷＹステータスＲＡＭ ７９４のステータ
スを指示する。ＧＷＹステータスＲＡＭに対する保守ア
クセスインタフェースは、同期モードで１つの特定のＧ
ＷＹアドレスを監視し又は非同期モードの逐次の読出し
動作で全ＧｗＹステータスＲＡＭ ７９４を連続的に監
視する能力を持つ。
書込み動作では非同期モードで動作するときにＧＷＹス
テータスＲＡＭの修正が即時に行われる。読出し動作に
対して述べた単一の又は連続したアクセスに対する同じ
能力を査込み動作に対して利用できる。
テータスＲＡＭの修正が即時に行われる。読出し動作に
対して述べた単一の又は連続したアクセスに対する同じ
能力を査込み動作に対して利用できる。
ＴＭＣサブシステム
第１５図にはＴＭＣ１０７を例示しである。ＴＭＣ１０
２はＡ及びＢのコピーを持つ事務管理保守リンク１０４
に接続しである。事務管理保守リンク１０４は、保守リ
ンク１０４にＬＩＦＯ８０Ｂを作動的に接続する双方向
／ｓ”ｌソファ８０６に接続しである。ＬＩＦＯ８０８
はアドレス／データバス８１０に接続しである。アドレ
ス／データバス８１０は、又ループバックレジスタ８１
２、制御バス選択バッファ８３０、ＥＰＲＯＭ８１４及
びＲＡＭ ８１６と、Ｉ ／ ｏポート８１８のアドレ
ス／データボートと、保守バスバッファ８２０，８２２
，８２４，８２６のアドレス／データポートと、トラン
シーバ８２８とに接続しである。二重ＴＭＣコピーから
の制御バス選択信号はＩ ／ Ｏバッファ８３０に送る
。制御アドレスデコーダ８４４の出力は、バッファ８２
０〜８２６の制御ポートと、それぞれＥＰＲＯＭ ８１
４、ＲＡＭ８１６及びＩ１０ポート８１８のＣＳポー１
−８３２，８３４，８３６と、ループバックレジスタ８
１２、Ｉ１０バッファ８４６及びバッファ８４Ｂの１ム
１］御ポートとに接続しである。アドレスバス８４０は
、ラッチ８４２、制御アドレスデコーダ８４４、ＲＡＭ
８１６及びＥＰＲＯＭ ８１４に接続しである。
２はＡ及びＢのコピーを持つ事務管理保守リンク１０４
に接続しである。事務管理保守リンク１０４は、保守リ
ンク１０４にＬＩＦＯ８０Ｂを作動的に接続する双方向
／ｓ”ｌソファ８０６に接続しである。ＬＩＦＯ８０８
はアドレス／データバス８１０に接続しである。アドレ
ス／データバス８１０は、又ループバックレジスタ８１
２、制御バス選択バッファ８３０、ＥＰＲＯＭ８１４及
びＲＡＭ ８１６と、Ｉ ／ ｏポート８１８のアドレ
ス／データボートと、保守バスバッファ８２０，８２２
，８２４，８２６のアドレス／データポートと、トラン
シーバ８２８とに接続しである。二重ＴＭＣコピーから
の制御バス選択信号はＩ ／ Ｏバッファ８３０に送る
。制御アドレスデコーダ８４４の出力は、バッファ８２
０〜８２６の制御ポートと、それぞれＥＰＲＯＭ ８１
４、ＲＡＭ８１６及びＩ１０ポート８１８のＣＳポー１
−８３２，８３４，８３６と、ループバックレジスタ８
１２、Ｉ１０バッファ８４６及びバッファ８４Ｂの１ム
１］御ポートとに接続しである。アドレスバス８４０は
、ラッチ８４２、制御アドレスデコーダ８４４、ＲＡＭ
８１６及びＥＰＲＯＭ ８１４に接続しである。
保守リンクの受信部分８４５すなわちバスＡ１バスＣ１
バス臥及びバスＫＢ ハＩ ／ Ｏバッファ８４６に接
続しである。バッファ８４６の出力は又ルックパックレ
ジスタ８１２のデータポートとバッファ８４８の入力ポ
ートとに接続しである。
バス臥及びバスＫＢ ハＩ ／ Ｏバッファ８４６に接
続しである。バッファ８４６の出力は又ルックパックレ
ジスタ８１２のデータポートとバッファ８４８の入力ポ
ートとに接続しである。
マイクロプロセッサ８５０はタイミングジェネレータ／
テスタ回路８５４にクロックレジスタを接続しである。
テスタ回路８５４にクロックレジスタを接続しである。
タイミングジェネレータ／テスタ回路８５４の出力はタ
イミングリンク６７９のタイミングバスＡ及びタイミン
グバスＣに接続しである。
イミングリンク６７９のタイミングバスＡ及びタイミン
グバスＣに接続しである。
マイクロプロセッサ８５０のアドレス／データボートは
、バッファ８４８、トランシーバ８２８及びラッチ８４
２に接続しである。マイクロプロセッサ８５０の制御ポ
ートは制御アドレスデコーダ８４４に接続しである。マ
イクロプロセッサ８５０のリセットポートは初期設定レ
ジスタ８６０に接続してめる。初期設定レジスタ８６０
は又双方向バッファ８０６に接続しである。
、バッファ８４８、トランシーバ８２８及びラッチ８４
２に接続しである。マイクロプロセッサ８５０の制御ポ
ートは制御アドレスデコーダ８４４に接続しである。マ
イクロプロセッサ８５０のリセットポートは初期設定レ
ジスタ８６０に接続してめる。初期設定レジスタ８６０
は又双方向バッファ８０６に接続しである。
バッファ８２０，８２２は保守バス１０８の送信部分８
６１のバスＡ、Ｃに接続され、そしてバッファ８２４，
８２６は保守パス１０８の送信部分のバスＫＡ、ＫＢに
接続しである。
６１のバスＡ、Ｃに接続され、そしてバッファ８２４，
８２６は保守パス１０８の送信部分のバスＫＡ、ＫＢに
接続しである。
ＴＭＣ１０２は、１２８にバイトのメモリスペースヲ持
っＥＰＲＯＭ基体のマイクロプロセッサなる４くはサイ
ログ（Ｚｉｌｏｇ ） Ｚ ８０００マイクロプロセッ
サを使う。ＴＭＣ１０２は事務管理保守リンク１０４に
よりシステム保守プロセッサ７６と通信する。
っＥＰＲＯＭ基体のマイクロプロセッサなる４くはサイ
ログ（Ｚｉｌｏｇ ） Ｚ ８０００マイクロプロセッ
サを使う。ＴＭＣ１０２は事務管理保守リンク１０４に
よりシステム保守プロセッサ７６と通信する。
送信保守バスＡは、ＴＭＣコ１？−１０２がある保守リ
ンク１０ＢのＴＩＣのＴＩＣパックプレーンに接続して
るる。送信保守バスＣは、二ｘ ＴＭＣコピー１０２が
あるパックプレーンに接続しである。送信保守バスＫＡ
はＴＧｏ ８ ＢのＡコピーに接続され、又送信保守バ
スＫＢはＴ（）０８ ＢのＢコピーに接続しである。
ンク１０ＢのＴＩＣのＴＩＣパックプレーンに接続して
るる。送信保守バスＣは、二ｘ ＴＭＣコピー１０２が
あるパックプレーンに接続しである。送信保守バスＫＡ
はＴＧｏ ８ ＢのＡコピーに接続され、又送信保守バ
スＫＢはＴ（）０８ ＢのＢコピーに接続しである。
同様に受信保守バスＡ、Ｃは保守リンク１０８の二重Ｔ
ＩＣパックプレーンと交差接続しである。
ＩＣパックプレーンと交差接続しである。
受信保守バスＫＡ、ＫＢは各ＴＧＣコピーと交差接続し
てめる。
てめる。
タイミングバスＡ、Ｂは又ＴＩＣバックプレーンと交差
結合しである。
結合しである。
動作時にはＴＭＣ１０２はＭＴＮ １０内でタイミング
生成、タイミングテスト及び保守シェル通信を生ずる。
生成、タイミングテスト及び保守シェル通信を生ずる。
構成及び検査のために、ＴＭＣ１０２は、事務管理保守
リンク１０４によシメッセージを受け保守シェルにより
メツセージをＴＮＣ７８及びＴＧｏ ８ Ｂに配分する
。ＴＭＣ’は又、システム保守プロセッサ７６と通信す
るようにＴＮＣ７３及びＴｉｃ８８から故障報告を受け
る。
リンク１０４によシメッセージを受け保守シェルにより
メツセージをＴＮＣ７８及びＴＧｏ ８ Ｂに配分する
。ＴＭＣ’は又、システム保守プロセッサ７６と通信す
るようにＴＮＣ７３及びＴｉｃ８８から故障報告を受け
る。
ＭＴＮ １０内の全部のサブシステムがパケット伝送に
使うパスを使用しないでＴＭＣ１０２によりアクセスで
きる。この場合、接続制御及びパケット伝送機構に関連
する全部の制御及びデータ径路及びタイミングに関係な
く動作する通信シェルを生成し、交換動作を中断しない
で構成及び故障分離の手段を形成する。
使うパスを使用しないでＴＭＣ１０２によりアクセスで
きる。この場合、接続制御及びパケット伝送機構に関連
する全部の制御及びデータ径路及びタイミングに関係な
く動作する通信シェルを生成し、交換動作を中断しない
で構成及び故障分離の手段を形成する。
ＭＴＮ １０のタイムベースはＴＭＣ１θ２により生成
する。ＴＭＣ１０２はＴＩＣ８６内の各冗長ボードへの
フレーム信号として２μｓｅｃごとに４９ ＭＨｚクロ
ック及び２５ ｎ５ｅｃのパルスｒ生ずる。
する。ＴＭＣ１０２はＴＩＣ８６内の各冗長ボードへの
フレーム信号として２μｓｅｃごとに４９ ＭＨｚクロ
ック及び２５ ｎ５ｅｃのパルスｒ生ずる。
Ｔ′ＭＣ１０２は、ＭＴＮ １０接続制御及びパケット
伝送ロジックに関係なく径路を横切る交換手段として作
用する。冗長ＴＭＣは動作するＴＭＣ１０２の故障を想
定する。故障を分離するのに各別のバンクプレーンに２
つのＴＭＣが存在する。
伝送ロジックに関係なく径路を横切る交換手段として作
用する。冗長ＴＭＣは動作するＴＭＣ１０２の故障を想
定する。故障を分離するのに各別のバンクプレーンに２
つのＴＭＣが存在する。
ＴＭＣ１０２と保守リンク１０８の任意のサブシステム
とのｍ」の通信ができない場合に、ＴＭＣＩ（Ｊ２は複
数の方法の１つで故障サブシステムを分離するようにす
る。アドレス指定されたサブシステムを考えると、ＴＭ
Ｃ１０２はそれ自体のループバックレジスタ８１２に通
信を送る。この場合ＴＭＣ伝送リンク８６１、保守パス
１０８及び受信リンク８４５を横切ってテストパターン
を書込むことによシ、通信のＴＭＣ１０２及び保守パス
１０８の側の全部の態様を生ずる。このようにすること
により ＴＭＣ１０２は、これ自体と保守パス１（３Ｂ
と孕故障があるものとして除く。
とのｍ」の通信ができない場合に、ＴＭＣＩ（Ｊ２は複
数の方法の１つで故障サブシステムを分離するようにす
る。アドレス指定されたサブシステムを考えると、ＴＭ
Ｃ１０２はそれ自体のループバックレジスタ８１２に通
信を送る。この場合ＴＭＣ伝送リンク８６１、保守パス
１０８及び受信リンク８４５を横切ってテストパターン
を書込むことによシ、通信のＴＭＣ１０２及び保守パス
１０８の側の全部の態様を生ずる。このようにすること
により ＴＭＣ１０２は、これ自体と保守パス１（３Ｂ
と孕故障があるものとして除く。
ＴＭＣ１０２によシ生ずる全部のアドレス及びデータに
よりパリティを送る。パリティチエツクは’Ｉ’ＭＣＩ
Ｌｌ ２から受ける全部のデータで従属のサブシステ
ムによシ行う。各サブシステムに設けであるレジスタは
周期的にポールされパリティ誤シが生じているかどうか
を定める。′ｒＭＣ１０２は又アドレス及びデータの伝
送によりパリティ誤υを強制するように設けである。Ｔ
ＭＣ１０２は又パリティ誤りをそれ自体の受信器に注入
する。
よりパリティを送る。パリティチエツクは’Ｉ’ＭＣＩ
Ｌｌ ２から受ける全部のデータで従属のサブシステ
ムによシ行う。各サブシステムに設けであるレジスタは
周期的にポールされパリティ誤シが生じているかどうか
を定める。′ｒＭＣ１０２は又アドレス及びデータの伝
送によりパリティ誤υを強制するように設けである。Ｔ
ＭＣ１０２は又パリティ誤りをそれ自体の受信器に注入
する。
ＴＭＣ処理制御はマイクロプロセッサ８５０なるべくは
デイログｚ８００２マイクロプロセッサにより行われる
。ずイログｚ８００２は、６４にバイトの工１０スペー
ス及び１２８にバイトまでのメモリスペースをアドレス
指定することのできる１６ｔット単位である。各ＴＭＣ
１０２は６４にバイトのＲＣ）Ｍ ８１６と６４にバイ
トのＲＡＭ ８１６とを含む。各サブシステムは工／○
ポート８１８を経てアドレス指定される。Ｉ１０単位８
１Ｂは、事務管理保守リンク１０４によるデータ転送及
びステータス情報を制御し能動チャネルパスを選定する
のに使う。
デイログｚ８００２マイクロプロセッサにより行われる
。ずイログｚ８００２は、６４にバイトの工１０スペー
ス及び１２８にバイトまでのメモリスペースをアドレス
指定することのできる１６ｔット単位である。各ＴＭＣ
１０２は６４にバイトのＲＣ）Ｍ ８１６と６４にバイ
トのＲＡＭ ８１６とを含む。各サブシステムは工／○
ポート８１８を経てアドレス指定される。Ｉ１０単位８
１Ｂは、事務管理保守リンク１０４によるデータ転送及
びステータス情報を制御し能動チャネルパスを選定する
のに使う。
ＴＩＮサブシステム
第１６図にはＴＩＮ １０６のブロック図を例示しであ
る。ＴＩＮ １０６はＴＭＣからタイミングパス６７９
のＡ及びＢのコピーを受ける。能動タイミング信号は制
御レジスタ８６２及びマルチプレクサ８６４により選定
する。能動タイミング信号はＧＷＹタイミングジェネレ
ータ８６８を経てＧｗＹ８２に伝送する。（）ＷＹカー
ドタイミングジェネレータ８６８は、データの収得及び
伝送のために４０ ＭＨｚクロック信号をＧｗＹに配分
する。
る。ＴＩＮ １０６はＴＭＣからタイミングパス６７９
のＡ及びＢのコピーを受ける。能動タイミング信号は制
御レジスタ８６２及びマルチプレクサ８６４により選定
する。能動タイミング信号はＧＷＹタイミングジェネレ
ータ８６８を経てＧｗＹ８２に伝送する。（）ＷＹカー
ドタイミングジェネレータ８６８は、データの収得及び
伝送のために４０ ＭＨｚクロック信号をＧｗＹに配分
する。
第１ノ３２ ｏｗｙ （０−３１）は、インバウンドパ
ケット伝送リンク１１０ａを介して第１ ＴＩＮカード
の差動受信器８７０に接続しである。差動受信器８７０
の出力はｈｅｘラッチ８７２に接続しである。ｈｅｘラ
ッチ８７２は、第２（７）３２ＧＷＹリンク３２〜６３
を取扱う第２のＴＩＮからのｈｅｘラッチの出力と共に
マトリクス８７４に接続してるる。
ケット伝送リンク１１０ａを介して第１ ＴＩＮカード
の差動受信器８７０に接続しである。差動受信器８７０
の出力はｈｅｘラッチ８７２に接続しである。ｈｅｘラ
ッチ８７２は、第２（７）３２ＧＷＹリンク３２〜６３
を取扱う第２のＴＩＮからのｈｅｘラッチの出力と共に
マトリクス８７４に接続してるる。
マトリクス８７４は又、接続制御パス１１１によりマト
リクス接続ロジック８７６及び接続制御パスモニタ８７
７を経てＴ工Ｓ９８からデータを受ける。マトリクス８
７４は、ラッチ８７８及び差動トランスレータ８８０を
経てパケット伝送装置１１０のアウトバウンドＧＷＹリ
ンク１１０ａへの接続を生ずる。マトリクス８７４は又
、’ｒＩＮ内部レジスタ８８４に接続したパケットリン
クモニタ８８２に接続しである。ＴＩＮ内部レジスタ８
８４は、マトリクス接続ロジック８７６から又マルチプ
レクサ８６８を経てＴＭＣ１０２のＡ及びＢのコピーか
ら入力を受ける。
リクス接続ロジック８７６及び接続制御パスモニタ８７
７を経てＴ工Ｓ９８からデータを受ける。マトリクス８
７４は、ラッチ８７８及び差動トランスレータ８８０を
経てパケット伝送装置１１０のアウトバウンドＧＷＹリ
ンク１１０ａへの接続を生ずる。マトリクス８７４は又
、’ｒＩＮ内部レジスタ８８４に接続したパケットリン
クモニタ８８２に接続しである。ＴＩＮ内部レジスタ８
８４は、マトリクス接続ロジック８７６から又マルチプ
レクサ８６８を経てＴＭＣ１０２のＡ及びＢのコピーか
ら入力を受ける。
ＴＩＮ １０６は、一方を第１６図に示した２つのＴＩ
Ｎカードを備えている。サブシステムは６４×６４クロ
スポイントマトリクスであシ、各カードは６４Ｘ３２ク
ロスポイントマトリクスを形成する。各半部ＴＩＮは、
パケットデータを交換するように３２ （）ＷＹカード
を支援する。マトリクス接続の制御は接続制御バス１１
１を介しＴＩＳ ９ Ｂによシ行われる。各半部ＴＩＮ
はＴＭＣ保守バス１０８を介しＴＭＣ１０２の両コぎ−
に接続されＴＭＣ１０２がＴＩＮ内部レジスタ８８４に
対しアクセスできるようにしである。各半部ＴｌＮは３
２ ＧＷＹカードに対しインバウンドパケットリンク及
びアウトバウンドパケットリンクに接続しである。
Ｎカードを備えている。サブシステムは６４×６４クロ
スポイントマトリクスであシ、各カードは６４Ｘ３２ク
ロスポイントマトリクスを形成する。各半部ＴＩＮは、
パケットデータを交換するように３２ （）ＷＹカード
を支援する。マトリクス接続の制御は接続制御バス１１
１を介しＴＩＳ ９ Ｂによシ行われる。各半部ＴＩＮ
はＴＭＣ保守バス１０８を介しＴＭＣ１０２の両コぎ−
に接続されＴＭＣ１０２がＴＩＮ内部レジスタ８８４に
対しアクセスできるようにしである。各半部ＴｌＮは３
２ ＧＷＹカードに対しインバウンドパケットリンク及
びアウトバウンドパケットリンクに接続しである。
インバウンドリ／り１１０ａに達するデータは、このデ
ータを受けるカードでマトリクス８７４に送られ、セし
て他方の半部ＴＩＮにも伝送される。
ータを受けるカードでマトリクス８７４に送られ、セし
て他方の半部ＴＩＮにも伝送される。
両半部ＴＩＮから受けるデータは各カードでマトリクス
に送られる。マトリクスは、２つの半部ＴＩＮと協働す
る６４のインバウンドリンク１１０ａのうちの任意のリ
ンクを、マトリクス接続ロジック８７６の制御のもとに
６２のアウトバウンドリンク１１０ｂのうちの任意の前
記リンク自体の相手に交換することができる。
に送られる。マトリクスは、２つの半部ＴＩＮと協働す
る６４のインバウンドリンク１１０ａのうちの任意のリ
ンクを、マトリクス接続ロジック８７６の制御のもとに
６２のアウトバウンドリンク１１０ｂのうちの任意の前
記リンク自体の相手に交換することができる。
サーバ（）ＷＹ及び発信ＧＷＹ間に接続を必要とすると
きは、サーバＧｗ′Ｙｉｌ″ｌ：マトリクス接続ロジッ
ク８７６によシ形成する２方径路で発イ＝ ＧＷＹに接
続する。発信Ｇｗ′Ｙ及びサーバＧｗＹのアドレスはＴ
ｌ５９８によシ接続制御バス１１１で伝送する。２つの
アドレスをマトリクス接続ロジック８７６内の各レジス
タにロードし接続サイクルを開始する。
きは、サーバＧｗ′Ｙｉｌ″ｌ：マトリクス接続ロジッ
ク８７６によシ形成する２方径路で発イ＝ ＧＷＹに接
続する。発信Ｇｗ′Ｙ及びサーバＧｗＹのアドレスはＴ
ｌ５９８によシ接続制御バス１１１で伝送する。２つの
アドレスをマトリクス接続ロジック８７６内の各レジス
タにロードし接続サイクルを開始する。
各トランデクジョンに必要な２つの接続（サーバからオ
リジネータヘ又オリジネータからサーバへ）は２つのフ
ェーズで行われる。発信（）ＷＹと協働するアウトバウ
ンドリンクを持つ半部ＴＩＮは、サーバＧＷＹのアドレ
スと発信ＧＷＹのアドレスの低次の５ビツトとを使いマ
トリクス内の制御ラッチをロードし所望の接続を行う。
リジネータヘ又オリジネータからサーバへ）は２つのフ
ェーズで行われる。発信（）ＷＹと協働するアウトバウ
ンドリンクを持つ半部ＴＩＮは、サーバＧＷＹのアドレ
スと発信ＧＷＹのアドレスの低次の５ビツトとを使いマ
トリクス内の制御ラッチをロードし所望の接続を行う。
第２のフェーズでは２つのＧＷＹアドレスの機能に逆に
して同じ手順を行う。
して同じ手順を行う。
各半ｆｆ１ｌＴＩＮはパケットリ／りに対するパリティ
及びトレースの監視を支援する。インバウンドパケット
リンク１１０ａから受けるデータをパケットリンクモニ
タに接続する。監視するように選定するリンクはＴＭＣ
によシ選定する。パリティ誤シを検出するとパケットリ
ンクモニタ８８２内でパリティ誤シフラグをセットする
。ＴＩＮを経て伝送される各パケットのヘッダの第１の
バイトハトレース表示ビットを含む。トレース表示ビッ
トを、監視のために選定したリンクでパケットに対しセ
ットするときは、このパケットに対しトレースサイクル
が開始する。モニタは、このパケットに対し水平冗長コ
ードを生成し、この成績をトレースバッファＫＯ−ｙし
、このバッファがロードされたことを指示するトレース
完了フラグをセラトスる。
及びトレースの監視を支援する。インバウンドパケット
リンク１１０ａから受けるデータをパケットリンクモニ
タに接続する。監視するように選定するリンクはＴＭＣ
によシ選定する。パリティ誤シを検出するとパケットリ
ンクモニタ８８２内でパリティ誤シフラグをセットする
。ＴＩＮを経て伝送される各パケットのヘッダの第１の
バイトハトレース表示ビットを含む。トレース表示ビッ
トを、監視のために選定したリンクでパケットに対しセ
ットするときは、このパケットに対しトレースサイクル
が開始する。モニタは、このパケットに対し水平冗長コ
ードを生成し、この成績をトレースバッファＫＯ−ｙし
、このバッファがロードされたことを指示するトレース
完了フラグをセラトスる。
パリティビットは、ＴＩＳ ９ Ｂによシ冬Ｇｗ′Ｙア
ドレスで接続制御バス１１１によって伝送する。
ドレスで接続制御バス１１１によって伝送する。
ＴＩＮ Ｉ Ｌｌ ６のパリティ検出ロジックは、受信
パリティを検査し、誤シを検出すると接続制御バスモニ
タ８７７に制御バスパリティ誤シフラグをセットする。
パリティを検査し、誤シを検出すると接続制御バスモニ
タ８７７に制御バスパリティ誤シフラグをセットする。
トレース表示信号は又接続布１」御バス１１１に利用で
きる。トレース信号をバスサイクルに対しセットすると
きは、このサイクルで伝送された両ＧＷＹアドレス、パ
リティビット及びトレース信号は両半部ＴＩＮの各トレ
ースバッファにロードさレル。「トレース完了」フラグ
は、バッファのロードされたことを指示するようにセッ
トする。
きる。トレース信号をバスサイクルに対しセットすると
きは、このサイクルで伝送された両ＧＷＹアドレス、パ
リティビット及びトレース信号は両半部ＴＩＮの各トレ
ースバッファにロードさレル。「トレース完了」フラグ
は、バッファのロードされたことを指示するようにセッ
トする。
接続誤シビットは又、接続制御バスモニタ８７７のステ
ータスレジスタに利用できる。このビットは、一方又他
方のＴＩＳパスストローブ信号が受信されたが両方では
ないことを指示する。
ータスレジスタに利用できる。このビットは、一方又他
方のＴＩＳパスストローブ信号が受信されたが両方では
ないことを指示する。
保守シェル概観
第１７図は保守シェル８８６の概観を示す。
ＴＭＣ１０２は事務処理保守リンク１０４によシフステ
ム保守リンク１０４によシフステム保守プロセッサ対７
６に接続しである。ＴＭＣ１０２はさらＴＭＣ保守リン
ク１０８によシＳＲＤ ９４、ＴＩＳ ９ Ｂ及びＴＩ
Ｎ １０６に＠続しである。ＴＭＣ保守リンク１０８は
又ＴＭＣＩ Ｃ１２をＴＧＣ８８に接続する。
ム保守リンク１０４によシフステム保守プロセッサ対７
６に接続しである。ＴＭＣ１０２はさらＴＭＣ保守リン
ク１０８によシＳＲＤ ９４、ＴＩＳ ９ Ｂ及びＴＩ
Ｎ １０６に＠続しである。ＴＭＣ保守リンク１０８は
又ＴＭＣＩ Ｃ１２をＴＧＣ８８に接続する。
ＴＯＣ８８は処理ノード保守リンク９０を介してＴＮＣ
７Ｂに接続しである。システム保守プロセッサ７６及び
その他のプロセッサ７２は第１クラスタバス７４により
ＴＮＣ７８に接続しである。ＧＷＹ８２は処理ノードリ
ンク８４によ、９ ＴＮＣに接続しである。
７Ｂに接続しである。システム保守プロセッサ７６及び
その他のプロセッサ７２は第１クラスタバス７４により
ＴＮＣ７８に接続しである。ＧＷＹ８２は処理ノードリ
ンク８４によ、９ ＴＮＣに接続しである。
保守シェルは、ＭＴＮ １０の初期設定故障、故障分離
及び構成を行う。保守シェル８８６は、レベル１及びレ
ベル２ハードウエアに無関係に動作し、接続制御パケッ
ト伝送ハードウェアのオペレーションに［ウィンドウ（
ｗｉｎｄｏｗ） Ｊを形成するようにしである。
及び構成を行う。保守シェル８８６は、レベル１及びレ
ベル２ハードウエアに無関係に動作し、接続制御パケッ
ト伝送ハードウェアのオペレーションに［ウィンドウ（
ｗｉｎｄｏｗ） Ｊを形成するようにしである。
ＭＴＮ １０の故降検出のために複数の機構を設けであ
る。各伝送リンクに対し種椎のカードレベルサブシステ
ム及びトランザクションタイムアウトの間にパリティ誤
シ検出及び比較誤シロシックを設けである。二重リンク
の受信器に比較ロジックを設けである。たとえは１対の
ＴＧＣコピー８８から受けるデータを比較するようにＳ
ＲＤ ９４に比較ロジックを設けである。パリティ及び
比較検出ロジックは保守シェル８８６を介して監視する
。検出機構の１つによシ誤りを検出すると、トランデク
ジョントレース様能が呼出され取換えできる単位に誤り
を生ずる故障を分離する。処理ノードは、レベル１及び
レベル２のプロトコルで定められるトレース表示子をセ
ットすることによりトランザクショントレースを開始す
る。ＭＴＮ ｉ Ｑの各サブシステムにはトレースバッ
ファを設けである。これ等のバッファは、トレースされ
るトランザクションに関する適当な情報をロードされる
。トレーストランザクションを完了した後、各トレース
バッファは保守シェル８８６を介して問合せを受はトラ
ンザクションがどの位置で故障したかを定める。
る。各伝送リンクに対し種椎のカードレベルサブシステ
ム及びトランザクションタイムアウトの間にパリティ誤
シ検出及び比較誤シロシックを設けである。二重リンク
の受信器に比較ロジックを設けである。たとえは１対の
ＴＧＣコピー８８から受けるデータを比較するようにＳ
ＲＤ ９４に比較ロジックを設けである。パリティ及び
比較検出ロジックは保守シェル８８６を介して監視する
。検出機構の１つによシ誤りを検出すると、トランデク
ジョントレース様能が呼出され取換えできる単位に誤り
を生ずる故障を分離する。処理ノードは、レベル１及び
レベル２のプロトコルで定められるトレース表示子をセ
ットすることによりトランザクショントレースを開始す
る。ＭＴＮ ｉ Ｑの各サブシステムにはトレースバッ
ファを設けである。これ等のバッファは、トレースされ
るトランザクションに関する適当な情報をロードされる
。トレーストランザクションを完了した後、各トレース
バッファは保守シェル８８６を介して問合せを受はトラ
ンザクションがどの位置で故障したかを定める。
保守シェル８８６は、専用の保守リンクにより相互に連
結したプロセッサを持つ階層的プロセッサ構造から成っ
ている。システム保守プロセッサ７６は階層の頂部にあ
り、このプロセッサ７６はＭＴＮ １０でＴＭＣ１０２
を経てＭＴＮ １０内の各サブシステムと通信する。Ｔ
ＭＣはＳＲＤ ９４、ＴＩＳ ９８及びＴＩＮ １０６
の各サブシステムの保守関連ロジックを直接監視し制御
する。ＴＭＣ１０２の下方のこの階層内の次の層はＴＧ
Ｃ８８の保守部分である０ＴＣ）Ｃのプロセッサ基体の
保守゛ロジックは、ＴＧｃの他の保守機能を制御し監視
し、ＴＭＣ１０２とＴＧＣ８８に協働する１６の処理ノ
ードとの間で伝送される保守メツセージに対するタンデ
ム分布点として作用する。
結したプロセッサを持つ階層的プロセッサ構造から成っ
ている。システム保守プロセッサ７６は階層の頂部にあ
り、このプロセッサ７６はＭＴＮ １０でＴＭＣ１０２
を経てＭＴＮ １０内の各サブシステムと通信する。Ｔ
ＭＣはＳＲＤ ９４、ＴＩＳ ９８及びＴＩＮ １０６
の各サブシステムの保守関連ロジックを直接監視し制御
する。ＴＭＣ１０２の下方のこの階層内の次の層はＴＧ
Ｃ８８の保守部分である０ＴＣ）Ｃのプロセッサ基体の
保守゛ロジックは、ＴＧｃの他の保守機能を制御し監視
し、ＴＭＣ１０２とＴＧＣ８８に協働する１６の処理ノ
ードとの間で伝送される保守メツセージに対するタンデ
ム分布点として作用する。
保守シェル８８６内の全部の素子が二重に設けられ、こ
れ等の素子の間に交差結合の通信リンクを設けである。
れ等の素子の間に交差結合の通信リンクを設けである。
ＴＭＣＩ Ｌｌ ２は保守制御ではシステム保守プロセ
ッサ７６に従属する。ＴＭＣ１０２はシェル８８６内で
はＴＣ）Ｃ８８に対し上級の素子となる。ＴＧ０８８又
は各ＴＧＣの下方のＴＮＣ７８で生じ又は終了するシス
テム保守プロセッサメツセージはＴＭＣ１０２を通過す
る。
ッサ７６に従属する。ＴＭＣ１０２はシェル８８６内で
はＴＣ）Ｃ８８に対し上級の素子となる。ＴＧ０８８又
は各ＴＧＣの下方のＴＮＣ７８で生じ又は終了するシス
テム保守プロセッサメツセージはＴＭＣ１０２を通過す
る。
タイミングアイランド
第１８図はＭＴＮ １０の「タイミングアイランド」の
使用を示す。ＴＭＣ１０２は、４ Ｑ ＭＨｚのクロッ
ク信号及びＴＩＮ １０６に供給し、ＴＭＣ１０２（Ｄ
各コピーが各別のクロック信号を供給する。ＳＲＤコぎ
−９４は４０ ＭＨｚクロック信号及びフレーミング信
号をＴＧＣ８８に供給しＳＲＤ ９４の各コピーはＴＧ
Ｃ８８の各コピーに信号を供給する。ＧＷＹ ８２はＧ
ＷＹに協働するＴＧＣ８Ｂの各コピーから又ＴｌＮ１０
６の各コピーからタイミング信号を受ける。
使用を示す。ＴＭＣ１０２は、４ Ｑ ＭＨｚのクロッ
ク信号及びＴＩＮ １０６に供給し、ＴＭＣ１０２（Ｄ
各コピーが各別のクロック信号を供給する。ＳＲＤコぎ
−９４は４０ ＭＨｚクロック信号及びフレーミング信
号をＴＧＣ８８に供給しＳＲＤ ９４の各コピーはＴＧ
Ｃ８８の各コピーに信号を供給する。ＧＷＹ ８２はＧ
ＷＹに協働するＴＧＣ８Ｂの各コピーから又ＴｌＮ１０
６の各コピーからタイミング信号を受ける。
ｍＮ １０のタイムベースは４０ ＭＨｚクロック信号
と７レーミングのための５００ ＫＨｚ同期信号である
。タイムベースはＴＭＣ１０２によシ生成されＧＷＹ
８２及びＴＮＣ７８間のタイミング信号を除いてシステ
ムにわたシ分布する。各処理ノードリンクに対し１００
ｆｔまでの長さを許容できるように伝送レートを４ Ｍ
Ｈｚに限定する。
と７レーミングのための５００ ＫＨｚ同期信号である
。タイムベースはＴＭＣ１０２によシ生成されＧＷＹ
８２及びＴＮＣ７８間のタイミング信号を除いてシステ
ムにわたシ分布する。各処理ノードリンクに対し１００
ｆｔまでの長さを許容できるように伝送レートを４ Ｍ
Ｈｚに限定する。
タイミングアイランドの考え方でｉＭＴＮｉＱ内のタイ
ミングスキューの影響を最小にする。一般的な解決法で
は高速の信号を一層低いレートでアイランドの境界で同
期させる。
ミングスキューの影響を最小にする。一般的な解決法で
は高速の信号を一層低いレートでアイランドの境界で同
期させる。
タイミング信号はＴＭＣ１０２の両コピーから２つのＴ
ＩＣパックプレーンすなわちＳＲＤ ９４ 、Ｔｌ５９
８及びＴＩＮ １０６の両コピーに配分する。タイミン
グ信号選択の制御は、このレベルにおける全部のカード
が同じＴＭＣコピーからタイミング信号を選択するよう
な制御である。このレベルにおけるカード間の全部の相
互接続に対するタイミングは、選定したタイミング信号
から誘導される。各カード間の札互接続の多くは、ＴＩ
Ｎサブシステム内の２つのＴＩＮカード間の相互接続を
除いて一度に２０ ＭＨｚレートだけ動作する。
ＩＣパックプレーンすなわちＳＲＤ ９４ 、Ｔｌ５９
８及びＴＩＮ １０６の両コピーに配分する。タイミン
グ信号選択の制御は、このレベルにおける全部のカード
が同じＴＭＣコピーからタイミング信号を選択するよう
な制御である。このレベルにおけるカード間の全部の相
互接続に対するタイミングは、選定したタイミング信号
から誘導される。各カード間の札互接続の多くは、ＴＩ
Ｎサブシステム内の２つのＴＩＮカード間の相互接続を
除いて一度に２０ ＭＨｚレートだけ動作する。
ＴＧＣ８８はＳＲＤ ９４から４０ ＭＨｚクロック信
号及びフレーム信号を受ける。ＴＧＣ８８はこれ等の信
号を使いアウトバウンドデータを収得しＴＩＣバックプ
レーン内のカードにデータを伝送する。タイミング信号
はＳＲＤ ９４の両コピーからＴＧＣ８Ｂに配分する。
号及びフレーム信号を受ける。ＴＧＣ８８はこれ等の信
号を使いアウトバウンドデータを収得しＴＩＣバックプ
レーン内のカードにデータを伝送する。タイミング信号
はＳＲＤ ９４の両コピーからＴＧＣ８Ｂに配分する。
能動タイミング信号はＴＭＣ１０２の制御のもとにＴ（
）０８８で互いに無関係に選択する。
）０８８で互いに無関係に選択する。
ＴＧＣ８Ｂは、これに従属のＧＷＹ ８２に４ Ｑ Ｍ
Ｈｚクロック信号及びフレーム信号を配分する。（）Ｗ
Ｙ８２及びその協働するＴＧｏ ８８間の相互接続は１
０メガビツト／ ｓｅｃの割合で生ずる。ＴＯＣ８８を
経て付加的なタイミングスキューの累積ニよって、−層
遅い割合が必要である。Ｔ（）Ｃ８８の両コピーは各ｏ
ｗｙ Ｂ ２にタイミング信号を配分する。
Ｈｚクロック信号及びフレーム信号を配分する。（）Ｗ
Ｙ８２及びその協働するＴＧｏ ８８間の相互接続は１
０メガビツト／ ｓｅｃの割合で生ずる。ＴＯＣ８８を
経て付加的なタイミングスキューの累積ニよって、−層
遅い割合が必要である。Ｔ（）Ｃ８８の両コピーは各ｏ
ｗｙ Ｂ ２にタイミング信号を配分する。
能動信号の選択はＴＮｏ ７ Ｂの制御のもとにＧＷＹ
８２で行われる。
８２で行われる。
データはＴＩＮ １０６及び各ＧＦ’ｌ’ ８２１ｖｌ
テ４０ ）ガビット／ｓｅｃのデータ速度で伝送される
。アウトバウンドデータと４３ ＭＨｚクロック信号及
びフレーム信号から成るタイミング信号とは、ＴＩＮの
両コピーから各ＧｗＹに伝送される。ＴＩＮコピーの一
方は能動コピーとして選定する。このコピーからのタイ
ミング信月は、Ｇｗ′Ｙパケットインタフェースに対す
る内部タイムベースを生成するのに使う。各ＴＩＮの冗
長コピーにより各ＧＷＹに伝送されるタイミング信号間
の潜在的スキューは、一方のプレーンからのデータが他
方のプレーンからのタイミング信号を使っても信頼性を
受けることができないほどである。データは、このＴＩ
Ｎコピーからのタイミング信号を使ってＴＩＮ及びＧＷ
Ｙ間で伝送しなければならない。このことＩｆｆ、、Ｔ
ＩＮ １０６の２つのコピーに対し各ＧＷＹ ９２に各
別のパケットインタフェースを設けることによってでき
る。
テ４０ ）ガビット／ｓｅｃのデータ速度で伝送される
。アウトバウンドデータと４３ ＭＨｚクロック信号及
びフレーム信号から成るタイミング信号とは、ＴＩＮの
両コピーから各ＧｗＹに伝送される。ＴＩＮコピーの一
方は能動コピーとして選定する。このコピーからのタイ
ミング信月は、Ｇｗ′Ｙパケットインタフェースに対す
る内部タイムベースを生成するのに使う。各ＴＩＮの冗
長コピーにより各ＧＷＹに伝送されるタイミング信号間
の潜在的スキューは、一方のプレーンからのデータが他
方のプレーンからのタイミング信号を使っても信頼性を
受けることができないほどである。データは、このＴＩ
Ｎコピーからのタイミング信号を使ってＴＩＮ及びＧＷ
Ｙ間で伝送しなければならない。このことＩｆｆ、、Ｔ
ＩＮ １０６の２つのコピーに対し各ＧＷＹ ９２に各
別のパケットインタフェースを設けることによってでき
る。
タイミング信号は、２つのＧｗＹパケットインタフェー
スにそれぞれのＴＩＮカード１０６がら配分する。４０
メガビツトデータは、対応するＴＩＮ １０６からのク
ロック信号を使って収得し伝送する。アウトバウンドデ
ータは、ＴＩＮ １０６からのクロック信号及びフレー
ム信号を使い直列から１０ビット並列に変換する。この
並列データはＣ）ＷＹの内部タイムベースに４０ ＭＨ
ｚの割合でふたたび同期させる。インバウンドデータは
、並列領域でＴＩＮタイムベースに同期させ、次いでＴ
ＩＮタイムペースを使いＴＩＮに伝送するために１０ビ
ット並列から４０ ＭＨｚ直列流れに変換する。
スにそれぞれのＴＩＮカード１０６がら配分する。４０
メガビツトデータは、対応するＴＩＮ １０６からのク
ロック信号を使って収得し伝送する。アウトバウンドデ
ータは、ＴＩＮ １０６からのクロック信号及びフレー
ム信号を使い直列から１０ビット並列に変換する。この
並列データはＣ）ＷＹの内部タイムベースに４０ ＭＨ
ｚの割合でふたたび同期させる。インバウンドデータは
、並列領域でＴＩＮタイムベースに同期させ、次いでＴ
ＩＮタイムペースを使いＴＩＮに伝送するために１０ビ
ット並列から４０ ＭＨｚ直列流れに変換する。
ＧＷＹ ８２及びその協働するＴＮＣ７８間の転送に対
す・るタイミングはＧＷＹカードの内部タイムベースか
ら誘導する。４ ＭＨｚクロック信号は、選定したＴＩ
Ｎ １０６から受けるクロック信号から誘導され、各Ｇ
ＷＹ ８２から送られる４ ＭＨｚ並列データの収得の
ためにＴＮＣ７８に伝送する。ＴＮＣ７８は、Ｃ）ＷＹ
８２から受けるクロックからのクロック信号を伝送す
る。ＴＮｏ ７８は伝送りロック信号をＧｗ″１′８２
に伝送データと共に送る。Ｃ）ＷＹは、伝送パス及びフ
ェーズ比較回路で「データヒア（ｄａＬａ ｈｅｒｅ）
Ｊ（Ｎ号を使用し伝送データをその内部クロック信号と
同期させる。
す・るタイミングはＧＷＹカードの内部タイムベースか
ら誘導する。４ ＭＨｚクロック信号は、選定したＴＩ
Ｎ １０６から受けるクロック信号から誘導され、各Ｇ
ＷＹ ８２から送られる４ ＭＨｚ並列データの収得の
ためにＴＮＣ７８に伝送する。ＴＮＣ７８は、Ｃ）ＷＹ
８２から受けるクロックからのクロック信号を伝送す
る。ＴＮｏ ７８は伝送りロック信号をＧｗ″１′８２
に伝送データと共に送る。Ｃ）ＷＹは、伝送パス及びフ
ェーズ比較回路で「データヒア（ｄａＬａ ｈｅｒｅ）
Ｊ（Ｎ号を使用し伝送データをその内部クロック信号と
同期させる。
ＭＴＮのアーキテクチャは２つの主要な機能ブランチを
持つ階層型である。パケット伝送装置と協働するブラン
チは、タイミングに対する接続制御と協働するブランチ
に対し極めてわずかな相互作用を持つだけである。伝送
リンクに対する物理的拘束はＭＴＮ階層内の互いに異な
る素子間で全く異なる。これ等のアーキテクチャの考え
方では、制御階層の一般構造に従って階層市タイミング
分布を示す複素数データ及びタイミングインタフェース
法が最少になるようにする。フェーズロックループ及び
同期バッファのような複雑なタイミング分布法は費用が
かがυＭＴＮに対し一般に使われる直接タイミング法よ
り信頼性が低くなりやすい。
持つ階層型である。パケット伝送装置と協働するブラン
チは、タイミングに対する接続制御と協働するブランチ
に対し極めてわずかな相互作用を持つだけである。伝送
リンクに対する物理的拘束はＭＴＮ階層内の互いに異な
る素子間で全く異なる。これ等のアーキテクチャの考え
方では、制御階層の一般構造に従って階層市タイミング
分布を示す複素数データ及びタイミングインタフェース
法が最少になるようにする。フェーズロックループ及び
同期バッファのような複雑なタイミング分布法は費用が
かがυＭＴＮに対し一般に使われる直接タイミング法よ
り信頼性が低くなりやすい。
タイミング分布階層内で、タイミングスキューに苅して
無関係な「タイミングアイランド」を定める。さらに同
等レベル′の「タイミングアイランド」の間の相互作用
がｇ＋なときは、「タイミングアイランド」境界の間の
相互作用は、この点におけるタイミングスキューに一致
するデータ速度で行われる。ＧＷＹのパケットインタフ
ェースは２つの「タイミングアイランド」間の相互作用
の１例である。Ａ及ＢのＴＩＮプレーンは、ＧｗＹで相
互作用する２つのタイミングアイランドを構成する。
無関係な「タイミングアイランド」を定める。さらに同
等レベル′の「タイミングアイランド」の間の相互作用
がｇ＋なときは、「タイミングアイランド」境界の間の
相互作用は、この点におけるタイミングスキューに一致
するデータ速度で行われる。ＧＷＹのパケットインタフ
ェースは２つの「タイミングアイランド」間の相互作用
の１例である。Ａ及ＢのＴＩＮプレーンは、ＧｗＹで相
互作用する２つのタイミングアイランドを構成する。
各「タイミングアイランド」内でデータ伝送及びタイミ
ング分布法は物理匿拘束に基づく。構造に影響する要因
には、省サブシステムに送ろうとする信号の数とこれ等
の信号の帯域幅要求と、伝送線の長さとであった。たと
えばＴＧＣ、ＳＲＤ及びＴＩＳ間で送ろうとする信号の
数は比較的低く、伝送恐は短く、帯域幅要求は高い。こ
れ等のリンクに対する信号データ速度は４０メガピツ）
／ ｓｅｃである。しかし過度のタイミングスキュー
はこの伝送速度に対して存在することが分った。それぞ
れ２０メガビツト／ｓｅｃで動作する２つの伝送回線を
信号ごとに設けるとサブシステムごとに承認できる個数
のＩ ／ Ｏビンを持つ解決法が代られタイミングスキ
ューの要求に適応する。
ング分布法は物理匿拘束に基づく。構造に影響する要因
には、省サブシステムに送ろうとする信号の数とこれ等
の信号の帯域幅要求と、伝送線の長さとであった。たと
えばＴＧＣ、ＳＲＤ及びＴＩＳ間で送ろうとする信号の
数は比較的低く、伝送恐は短く、帯域幅要求は高い。こ
れ等のリンクに対する信号データ速度は４０メガピツ）
／ ｓｅｃである。しかし過度のタイミングスキュー
はこの伝送速度に対して存在することが分った。それぞ
れ２０メガビツト／ｓｅｃで動作する２つの伝送回線を
信号ごとに設けるとサブシステムごとに承認できる個数
のＩ ／ Ｏビンを持つ解決法が代られタイミングスキ
ューの要求に適応する。
以上本発明をその実施例について詳細に説明したが本発
明はなおその精神を逸脱しないで種種の変化変型を行う
ことができるのね、もちろんである。
明はなおその精神を逸脱しないで種種の変化変型を行う
ことができるのね、もちろんである。
第１図は信号転送ポイント用に使った本発明のメツセー
ジ伝送ネットワークのブロック図、第２図は電話交換制
御システムに使った本発明のメツセージ伝送ネットワー
クのブロック図、第３図は故障許容スーパマイクロコン
ピュータ用に使った本発明のメツセージ伝送ネットワー
クのブロック図である。第４ａ図は複数の高速低速の処
理素子を接続する本発明のメツセージ伝送ネットワーク
のブロック図、第４ｂ図は各処理素子間の典型的通信リ
ンクの生成を説明する流れ図である。第５図は本発明の
伝送ノードコントローラサブシステムのブロック図、第
６図は本発明のケ９−トウエイサブシステムのブロック
図、第７図はデートウェイサブシステムのＴＮＣインタ
フェースセクションのブロック図、第８図はゲートウェ
イサブシステムの要求インタフェースセクションのブロ
ック図、第９図はデートウェイサブシステムの応答イン
タフェースセクションのブロック図である。第１０ａ図
はデートウェイサブシステムのステートコントローラセ
クションのブロック図、第１０ｂ図Ｈゲートウェイサブ
システムのパケットインタフェースセクションのブロッ
ク図、第１０ｃ図はパケットデータワードの構造を示す
線図である。第１１図は伝送交換制御サブシステムのブ
ロック図、第１２図は伝送群コントローラサブシステム
のブロック図、第１２ａ図及び第１２ｂ図は要求パスに
より伝送群コントローラサブシステムによって受ける信
号のタイミング図及び関連機能図表、第１２ｃ図は応答
バスによシ伝送群コントローラサブシステムによって伝
送する信号のタイミング図である。第１６図はサービス
要求ディストリビュータサブシステムのブロック図、第
１４図は伝送交換スーパバイササブシステムのブロック
図、第１４ａ図は伝送交換スーパバイずサブシステムに
より出される径路要求、解放要求及び保守要求に対する
フェーズを示すフェーズ線図、第１４ｂ図は径銘要求リ
ンク及び径路肯定応答リンクに対するフォーマットの線
区である。第１５図は伝送保守コントローラサブシステ
ムのブロック図、第１６図は伝送交換サブシステムのブ
ロック図、第１７図は保守シェルのブロック図、第１８
図はメツセージ伝送ネットワークのタイミング配分のブ
ロック図である。 １０・・・メツセージ転送ネットワーク、７２゜８０・
・・処理素子、７６・・・保守プロセッサ、７８・・、
伝送ノードコントローラ、８２・・・デートウェイ、１
０６・・・伝送交換ノード 手Ｕご翁ｎ正書（加（） 平成 １年 ４月 ６日 特 許 庁 長 官 殿 １、事件の表示 唯１６３イ「４寺２１蔦ソトゴ５２８５９２７−号２、
発明の名称 処理素子間を接続する接続法及び 交換ネットワーク 補正をする者 事件との１朋系
ジ伝送ネットワークのブロック図、第２図は電話交換制
御システムに使った本発明のメツセージ伝送ネットワー
クのブロック図、第３図は故障許容スーパマイクロコン
ピュータ用に使った本発明のメツセージ伝送ネットワー
クのブロック図である。第４ａ図は複数の高速低速の処
理素子を接続する本発明のメツセージ伝送ネットワーク
のブロック図、第４ｂ図は各処理素子間の典型的通信リ
ンクの生成を説明する流れ図である。第５図は本発明の
伝送ノードコントローラサブシステムのブロック図、第
６図は本発明のケ９−トウエイサブシステムのブロック
図、第７図はデートウェイサブシステムのＴＮＣインタ
フェースセクションのブロック図、第８図はゲートウェ
イサブシステムの要求インタフェースセクションのブロ
ック図、第９図はデートウェイサブシステムの応答イン
タフェースセクションのブロック図である。第１０ａ図
はデートウェイサブシステムのステートコントローラセ
クションのブロック図、第１０ｂ図Ｈゲートウェイサブ
システムのパケットインタフェースセクションのブロッ
ク図、第１０ｃ図はパケットデータワードの構造を示す
線図である。第１１図は伝送交換制御サブシステムのブ
ロック図、第１２図は伝送群コントローラサブシステム
のブロック図、第１２ａ図及び第１２ｂ図は要求パスに
より伝送群コントローラサブシステムによって受ける信
号のタイミング図及び関連機能図表、第１２ｃ図は応答
バスによシ伝送群コントローラサブシステムによって伝
送する信号のタイミング図である。第１６図はサービス
要求ディストリビュータサブシステムのブロック図、第
１４図は伝送交換スーパバイササブシステムのブロック
図、第１４ａ図は伝送交換スーパバイずサブシステムに
より出される径路要求、解放要求及び保守要求に対する
フェーズを示すフェーズ線図、第１４ｂ図は径銘要求リ
ンク及び径路肯定応答リンクに対するフォーマットの線
区である。第１５図は伝送保守コントローラサブシステ
ムのブロック図、第１６図は伝送交換サブシステムのブ
ロック図、第１７図は保守シェルのブロック図、第１８
図はメツセージ伝送ネットワークのタイミング配分のブ
ロック図である。 １０・・・メツセージ転送ネットワーク、７２゜８０・
・・処理素子、７６・・・保守プロセッサ、７８・・、
伝送ノードコントローラ、８２・・・デートウェイ、１
０６・・・伝送交換ノード 手Ｕご翁ｎ正書（加（） 平成 １年 ４月 ６日 特 許 庁 長 官 殿 １、事件の表示 唯１６３イ「４寺２１蔦ソトゴ５２８５９２７−号２、
発明の名称 処理素子間を接続する接続法及び 交換ネットワーク 補正をする者 事件との１朋系
Claims (1)
- 【特許請求の範囲】 （１）各処理素子間の接続を行う交換ネットワークにお
いて、 処理素子の１個又は複数個を作動的にアタッチした各処
理ノードに又これ等の処理ノードから情報を転送するイ
ンタフェース手段と、 これ等のインタフェース手段に作動的に接続され開始処
理素子から選定した処理素子に通信要求を転送する要求
ディストリビュータ手段と、前記インタフェース手段の
うち前記開始処理素子又は前記選定した処理素子のいず
れかに協働するインタフェース手段がこの場合前記の開
始プロセッサ及び選定したプロセッサの間で情報を転送
するように動作できるかどうかを定めるスーパバイザ手
段と、 このスーパバイザ手段からの適当な信号に応答して前記
の開始プロセッサ及び選定したプロセッサの間を接続す
るマトリクス手段と を包含する交換ネットワーク。 （２）複数の処理素子を単一の処理ノードに接続し前記
の複数の処理素子及び単一のインタフェース手段の間に
通信作用を生ずるようにする情報制御手段を備えた請求
項１記載の交換ネットワーク。 （３）情報制御手段に、複数の処理素子をポールし、接
続要求が存在して前記接続要求をインタフェース手段に
転送するかどうかを定めるようにするポール手段を設け
た請求項２記載の交換ネットワーク。 （４）複数のインタフェース手段と要求ディストリビュ
ータ手段との間に情報を転送する群制御手段を備えた請
求項１記載の交換ネットワーク。 （５）群制御手段がさらに、複数のインタフェース手段
とスーパバイザ手段との間に情報を転送する動作ができ
るようにした請求項４記載の交換ネットワーク。 （６）交換ネットワーク経由で転送される情報の保全性
を監視する保守手段を備えた請求項１記載の交換ネット
ワーク。 （７）保守手段に、交換ネットワーク経由で転送される
情報に協働するパリティフラグを検査する手段を設けた
請求項６記載の交換ネットワーク。 （８）交換ネットワーク経由で転送される選定した情報
を追跡する手段を備えた請求項１記載の交換ネットワー
ク。 （９）インタフェース手段、要求ディストリビュータ手
段、マトリクス手段及びスーパバイザ手段にタイミング
信号を送るクロック手段を備えた請求項１記載の交換ネ
ットワーク。 （１０）タイミング手段に、マトリクス手段にタイミン
グ手段を送る第１のタイミング手段とマトリクス手段に
協働する第２のタイミング手段とを設け、インタフェー
ス手段にタイミング手段を送り前記マトリクス手段に使
うタイミング信号と前記インタフェース手段に使うタイ
ミング信号との間のスキューが最小になるようにした請
求項９記載の交換ネットワーク。 （１１）プロセッサの対の間の同時接続を行う交換ネッ
トワークにおいて、 それぞれ１個又は複数個のプロセッサに協働する複数の
インタフェース手段と、 これ等のインタフェース手段に協働し第１インタフェー
ス手段に接続した第１のプロセッサが第２のプロセッサ
に対する通信径路の形成を要求したかどうかを定める径
路要求手段と、 前記第２プロセッサに協働するインタフェース手段のア
ドレスを定める手段と、 前記第１インタフェース手段と前記第２プロセッサに協
働する前記インタフェース手段とのステータスを定めて
、前記の第１及び第２のプロセッサの間の接続をこの場
合形成することができるかどうかを定めるようにする手
段と、 前記のいずれかのインタフェース手段の状態が通信径路
をこの場合形成することができないようなものであれば
、後で実行するように前記通信径路要求を記憶する記憶
手段と、 前記第１インタフェース手段と前記第２プロセッサに協
働する前記インタフェース手段との間に径路を形成する
マトリクス手段と、 前記の第１及び第２のプロセッサ間の通信の終了後に前
記第１インタフェース手段と前記第２プロセッサに協働
する前記インタフェース手段とにアイドルステータスを
割当てる割当て手段とを包含する交換ネットワーク。 （１２）第２プロセッサに協働するインタフェース手段
に信号を送りこれに第１プロセッサが径路を要求したこ
とを指示するようにする手段を備えた請求項１１記載の
交換ネットワーク。 （１３）第１インタフェース手段と第２プロセッサに協
働するインタフェース手段とに、接続の形成されたとき
に信号を送る手段を備えた請求項１１記載の交換ネット
ワーク。 （１４）径路要求手段に、複数個のプロセッサによる同
時の要求の間の優先順位を定める手段を設けた請求項１
１記載の交換ネットワーク。 （１５）優先順位を定める手段に、優先順位を循環させ
る手段を設けて、第１のサイクルで最高の優先順位を受
けるプロセッサが次のサイクルで最低の優先順位を受け
るようにした請求項１４記載の交換ネットワーク。 （１６）径路形成要求をステータスを定める手段に転送
する転送手段を備えた請求項１１記載の交換ネットワー
ク。 （１７）転送手段を複数の径路要求手段に接続し、これ
等の径路要求手段からの同時の要求に対し優先順位を割
当てる割当て手段を備えた請求項１６記載の交換ネット
ワーク。 （１８）交換ネットワーク経由のデータ径路の妥当性を
監視する監視手段を備えた請求項１１記載の交換ネット
ワーク。 （１９）マトリクス手段及びインタフェース手段の間に
データを転送するデータバスと、これ等のデータバスに
無関係で保守手段に保守情報を転送する保守バスと をさらに備えた請求項１８記載の交換ネットワーク。 （２０）複数個のプロセッサを単一のインタフェース手
段に接続するマルチプレクサ手段を備えた請求項１１記
載の交換ネットワーク。 （２１）第１のインタフェースに接続した第１のプロセ
ッサが第２のプロセッサに対し通信径路の形成されるこ
とを要求したかどうかを定め、前記第１プロセッサが通
信を望む前記第２プロセッサのアドレスを定め、 前記の第１及び第２のプロセッサの間に径路をこの場合
形成することができなければ、前記通信要求を後で実行
するためにメモリ内に記憶し、前記の第１及び第２のプ
ロセッサに協働する前記各インタフェースの間にこれ等
のインタフェースのいずれもこの場合ビュジイ状態にな
ければ径路を形成し、 前記の第１及び第２のプロセッサにビュジイステータス
を割当て、 前記の第１及び第２のプロセッサの間にデータを伝送し
、 前記の第１及び第２のプロセッサの間の通信を完了した
後に前記の第１及び第２のインタフェースにアイドルス
テータスを割当てる ことから成る、各処理素子間を接続する接続法。 （２２）第２プロセッサに協働するインタフェース手段
に信号を送り第１プロセッサが径路要求を持つことを指
示するようにする請求項２１記載の接続法。 （２３）第１インタフェース手段と第２プロセッサに協
働するインタフェース手段とに接続の形成されたときに
信号を送る請求項２１記載の接続法。 （２４）複数個のプロセッサによる同時の接続要求間の
優先順位を定める請求項２１記載の接続法。 （２５）優先順位を循環させて、第１サイクルで最高の
優先順位を受けるプロセッサが次のサイクルで最低の優
先順位を受けるようにする請求項２４記載の接続法。 （２６）複数のインタフェースから協働する群制御手段
に信号を転送し、前記各インタフェースからの同時の要
求に優先順位を与える請求項２１記載の接続法。 （２７）各プロセッサ間に転送されるデータの妥当性を
監視する請求項２１記載の接続法（２８）データ情報に
無関係に保守情報を転送する請求項２７記載の接続法。 （２９）ＲＡＭ内に各インタフェースのステータスのテ
ーブルを保守する請求項２１記載の接続法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/120,411 US4885739A (en) | 1987-11-13 | 1987-11-13 | Interprocessor switching network |
| US120411 | 1987-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022272A true JPH022272A (ja) | 1990-01-08 |
| JP2824772B2 JP2824772B2 (ja) | 1998-11-18 |
Family
ID=22390101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28592788A Expired - Lifetime JP2824772B2 (ja) | 1987-11-13 | 1988-11-14 | 処理素子間を接続する接続法及び交換ネツトワーク |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4885739A (ja) |
| EP (1) | EP0317170B1 (ja) |
| JP (1) | JP2824772B2 (ja) |
| KR (1) | KR0131339B1 (ja) |
| CN (1) | CN1015860B (ja) |
| AR (1) | AR246828A1 (ja) |
| AT (1) | ATE107820T1 (ja) |
| AU (1) | AU609208B2 (ja) |
| BR (1) | BR8805955A (ja) |
| CA (1) | CA1310134C (ja) |
| DE (1) | DE3850351T2 (ja) |
| DK (1) | DK620288A (ja) |
| ES (1) | ES2056939T3 (ja) |
| MX (1) | MX164303B (ja) |
| MY (1) | MY103467A (ja) |
| NZ (1) | NZ226844A (ja) |
| ZA (1) | ZA888376B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513122A (ja) * | 1991-07-03 | 1993-01-22 | Japan Aviation Electron Ind Ltd | コンタクト |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291489A (en) * | 1987-11-13 | 1994-03-01 | Dsc Communications Corporation | Interprocessor switching network |
| US5060227A (en) * | 1988-02-29 | 1991-10-22 | Motorola, Inc. | Digital telephone switch with simultaneous dual PCM format compatibility |
| US5179669A (en) * | 1988-08-22 | 1993-01-12 | At&T Bell Laboratories | Multiprocessor interconnection and access arbitration arrangement |
| US5125089A (en) * | 1988-12-19 | 1992-06-23 | Chrysler Corporation | Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data |
| JPH03158040A (ja) * | 1989-11-16 | 1991-07-08 | Fujitsu Ltd | データトランスフォーマ |
| US5121390A (en) * | 1990-03-15 | 1992-06-09 | International Business Machines Corporation | Integrated data link controller with synchronous link interface and asynchronous host processor interface |
| US5276896A (en) * | 1990-06-11 | 1994-01-04 | Unisys Corporation | Apparatus for implementing data communications between terminal devices and user programs |
| ES2028554A6 (es) * | 1990-11-05 | 1992-07-01 | Telefonica Nacional Espana Co | Sistema teleinformatico de conmutacion de paquetes. |
| US5321844A (en) * | 1990-12-20 | 1994-06-14 | Siemens Aktiengesellschaft | Method for error correction of software errors in a communication system |
| US5218602A (en) * | 1991-04-04 | 1993-06-08 | Dsc Communications Corporation | Interprocessor switching network |
| US5291480A (en) * | 1991-06-18 | 1994-03-01 | Dsc Communications Corporation | Synchronous node controllers for switching network |
| JPH0752437B2 (ja) * | 1991-08-07 | 1995-06-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メッセージの進行を追跡する複数ノード・ネットワーク |
| US5421002A (en) * | 1991-08-09 | 1995-05-30 | Westinghouse Electric Corporation | Method for switching between redundant buses in a distributed processing system |
| US5425028A (en) * | 1992-07-16 | 1995-06-13 | International Business Machines Corporation | Protocol selection and address resolution for programs running in heterogeneous networks |
| US5475732A (en) * | 1993-02-16 | 1995-12-12 | C & P Of Virginia | Common channeling signaling network maintenance and testing |
| US5715294A (en) * | 1993-02-16 | 1998-02-03 | C & P Of Virginia | Common channeling signaling network maintenance and testing |
| US6768787B1 (en) | 1993-02-16 | 2004-07-27 | C & P Of Virginia | Common channeling signaling network maintenance and testing |
| WO1995013579A1 (en) * | 1993-11-09 | 1995-05-18 | Advanced Techcom, Inc. | Reducing errors in digital communication |
| US5450425A (en) * | 1993-11-19 | 1995-09-12 | Multi-Tech Systems, Inc. | Protocol for communication of a data packet |
| US5574861A (en) * | 1993-12-21 | 1996-11-12 | Lorvig; Don | Dynamic allocation of B-channels in ISDN |
| US6192482B1 (en) * | 1994-06-17 | 2001-02-20 | International Business Machines Corporation | Self-timed parallel data bus interface to direct storage devices |
| US6282203B1 (en) | 1995-06-28 | 2001-08-28 | Hyundai Electronics Ind. Co., Ltd. | Packet data transmitting apparatus, and method therefor |
| GB9603582D0 (en) | 1996-02-20 | 1996-04-17 | Hewlett Packard Co | Method of accessing service resource items that are for use in a telecommunications system |
| US5793983A (en) * | 1996-01-22 | 1998-08-11 | International Business Machines Corp. | Input/output channel interface which automatically deallocates failed subchannel and re-segments data block for transmitting over a reassigned subchannel |
| US6683876B1 (en) * | 1996-09-23 | 2004-01-27 | Silicon Graphics, Inc. | Packet switched router architecture for providing multiple simultaneous communications |
| US5951644A (en) * | 1996-12-24 | 1999-09-14 | Apple Computer, Inc. | System for predicting and managing network performance by managing and monitoring resourse utilization and connection of network |
| US6081591A (en) * | 1997-04-16 | 2000-06-27 | Skoog; Frederick H. | Signaling network gateway device and method for use in a signaling network |
| US6006098A (en) * | 1997-11-06 | 1999-12-21 | Alcatel Usa Sourcing, L.P. | System and method for application location register routing in a telecommunications network |
| US6381238B1 (en) * | 1998-07-31 | 2002-04-30 | Sonus Networks | Apparatus and method for a telephony gateway |
| US7116656B1 (en) * | 1998-10-23 | 2006-10-03 | Verizon Laboratories Inc. | Multi-line appearance telephony via a computer network |
| US6298062B1 (en) * | 1998-10-23 | 2001-10-02 | Verizon Laboratories Inc. | System providing integrated services over a computer network |
| US6442169B1 (en) | 1998-11-20 | 2002-08-27 | Level 3 Communications, Inc. | System and method for bypassing data from egress facilities |
| US6614781B1 (en) | 1998-11-20 | 2003-09-02 | Level 3 Communications, Inc. | Voice over data telecommunications network architecture |
| FR2794316B1 (fr) * | 1999-05-26 | 2001-08-17 | France Telecom | Serveur de telecommunications a continuite de service |
| FR2794317B1 (fr) * | 1999-05-26 | 2001-08-17 | France Telecom | Serveur de telecommunications ayant des controleurs a haute capacite de traitement |
| US6603771B1 (en) * | 1999-07-02 | 2003-08-05 | Cypress Semiconductor Corp. | Highly scalable architecture for implementing switch fabrics with quality of services |
| US6763375B1 (en) * | 2000-04-11 | 2004-07-13 | International Business Machines Corporation | Method for defining and controlling the overall behavior of a network processor device |
| US7324635B2 (en) | 2000-05-04 | 2008-01-29 | Telemaze Llc | Branch calling and caller ID based call routing telephone features |
| US7447872B2 (en) * | 2002-05-30 | 2008-11-04 | Cisco Technology, Inc. | Inter-chip processor control plane communication |
| JP4365672B2 (ja) * | 2003-12-04 | 2009-11-18 | 株式会社日立製作所 | パケット通信ノード装置 |
| US7724758B2 (en) * | 2004-01-12 | 2010-05-25 | Hewlett-Packard Development Company, L.P. | Data forwarding |
| KR20070010127A (ko) * | 2004-03-26 | 2007-01-22 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 트랜잭션 중단을 위한 집적회로 및 방법 |
| US8238538B2 (en) | 2009-05-28 | 2012-08-07 | Comcast Cable Communications, Llc | Stateful home phone service |
| CN103209987B (zh) | 2010-09-22 | 2017-06-06 | 艾丽奥斯生物制药有限公司 | 取代的核苷酸类似物 |
| JP5630293B2 (ja) * | 2011-01-27 | 2014-11-26 | 富士通株式会社 | 通信システム、受信装置、中継装置、受信方法、及び中継方法 |
| AU2012358804B2 (en) | 2011-12-22 | 2018-04-19 | Alios Biopharma, Inc. | Substituted phosphorothioate nucleotide analogs |
| WO2013142124A1 (en) | 2012-03-21 | 2013-09-26 | Vertex Pharmaceuticals Incorporated | Solid forms of a thiophosphoramidate nucleotide prodrug |
| US9012427B2 (en) | 2012-03-22 | 2015-04-21 | Alios Biopharma, Inc. | Pharmaceutical combinations comprising a thionucleotide analog |
| KR20190083052A (ko) * | 2018-01-03 | 2019-07-11 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그것의 동작방법 |
| EP3683679A1 (en) * | 2019-01-15 | 2020-07-22 | ARM Limited | Checksum generation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372293A (ja) * | 1986-09-16 | 1988-04-01 | Hitachi Ltd | 分散形交換システム |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3226689A (en) * | 1961-07-03 | 1965-12-28 | Bunker Ramo | Modular computer system master disconnect capability |
| US3226688A (en) * | 1961-07-03 | 1965-12-28 | Bunker Ramo | Modular computer system |
| US3226687A (en) * | 1961-07-03 | 1965-12-28 | Bunker Ramo | Modular computer system connection rejection capability |
| US3226692A (en) * | 1962-03-01 | 1965-12-28 | Bunker Ramo | Modular computer system |
| US3274561A (en) * | 1962-11-30 | 1966-09-20 | Burroughs Corp | Data processor input/output control system |
| US3419849A (en) * | 1962-11-30 | 1968-12-31 | Burroughs Corp | Modular computer system |
| US3411139A (en) * | 1965-11-26 | 1968-11-12 | Burroughs Corp | Modular multi-computing data processing system |
| US3651473A (en) * | 1970-03-27 | 1972-03-21 | Burroughs Corp | Expandable interlock exchange for multiprocessing systems |
| US3749845A (en) * | 1971-08-27 | 1973-07-31 | Bell Telephone Labor Inc | Digital data communication system |
| US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
| GB1434186A (en) * | 1972-04-26 | 1976-05-05 | Gen Electric Co Ltd | Multiprocessor computer systems |
| US3812469A (en) * | 1972-05-12 | 1974-05-21 | Burroughs Corp | Multiprocessing system having means for partitioning into independent processing subsystems |
| US4044333A (en) * | 1972-07-26 | 1977-08-23 | Siemens Aktiengesellschaft | Data processing switching system |
| US3905023A (en) * | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
| US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
| US4130865A (en) * | 1974-06-05 | 1978-12-19 | Bolt Beranek And Newman Inc. | Multiprocessor computer apparatus employing distributed communications paths and a passive task register |
| US3916380A (en) * | 1974-11-06 | 1975-10-28 | Nasa | Multi-computer multiple data path hardware exchange system |
| IT1055645B (it) * | 1975-10-24 | 1982-01-11 | Elsag | Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale |
| US4014005A (en) * | 1976-01-05 | 1977-03-22 | International Business Machines Corporation | Configuration and control unit for a heterogeneous multi-system |
| JPS53124943A (en) * | 1977-04-08 | 1978-10-31 | Agency Of Ind Science & Technol | Composite information processor |
| US4155117A (en) * | 1977-07-28 | 1979-05-15 | International Business Machines Corporation | Synchronizing channel-to-channel adapter |
| US4204251A (en) * | 1977-12-28 | 1980-05-20 | Finn Brudevold | Interconnection unit for multiple data processing systems |
| US4166929A (en) * | 1978-02-17 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Interoffice callback arrangement |
| US4191941A (en) * | 1978-04-03 | 1980-03-04 | Rca Corporation | Switch matrix for data transfers |
| US4433376A (en) * | 1978-10-31 | 1984-02-21 | Honeywell Information Systems Inc. | Intersystem translation logic system |
| US4387441A (en) * | 1981-04-16 | 1983-06-07 | Ncr Corporation | Data processing system wherein at least one subsystem has a local memory and a mailbox memory within the local memory for storing header information |
| US4438494A (en) * | 1981-08-25 | 1984-03-20 | Intel Corporation | Apparatus of fault-handling in a multiprocessing system |
| US4482996A (en) * | 1982-09-02 | 1984-11-13 | Burroughs Corporation | Five port module as a node in an asynchronous speed independent network of concurrent processors |
| US4512011A (en) * | 1982-11-01 | 1985-04-16 | At&T Bell Laboratories | Duplicated network arrays and control facilities for packet switching |
| US4516238A (en) * | 1983-03-28 | 1985-05-07 | At&T Bell Laboratories | Self-routing switching network |
| US4598400A (en) * | 1983-05-31 | 1986-07-01 | Thinking Machines Corporation | Method and apparatus for routing message packets |
| US4550402A (en) * | 1983-12-22 | 1985-10-29 | Ford Motor Company | Data communication system |
| US4611322A (en) * | 1984-08-03 | 1986-09-09 | At&T Bell Laboratories | Traffic load control arrangement and method for a packet switching system |
| US4630258A (en) * | 1984-10-18 | 1986-12-16 | Hughes Aircraft Company | Packet switched multiport memory NXM switch node and processing method |
| US4698841A (en) * | 1985-08-02 | 1987-10-06 | Gte Laboratories, Incorporated | Methods of establishing and terminating connections in a distributed-control burst switching communications system |
-
1987
- 1987-11-13 US US07/120,411 patent/US4885739A/en not_active Expired - Lifetime
-
1988
- 1988-11-07 DK DK620288A patent/DK620288A/da not_active Application Discontinuation
- 1988-11-08 NZ NZ226844A patent/NZ226844A/xx unknown
- 1988-11-08 ZA ZA888376A patent/ZA888376B/xx unknown
- 1988-11-10 CA CA000582827A patent/CA1310134C/en not_active Expired - Lifetime
- 1988-11-10 MY MYPI88001283A patent/MY103467A/en unknown
- 1988-11-10 EP EP88310570A patent/EP0317170B1/en not_active Expired - Lifetime
- 1988-11-10 AU AU25015/88A patent/AU609208B2/en not_active Ceased
- 1988-11-10 ES ES88310570T patent/ES2056939T3/es not_active Expired - Lifetime
- 1988-11-10 AT AT88310570T patent/ATE107820T1/de not_active IP Right Cessation
- 1988-11-10 DE DE3850351T patent/DE3850351T2/de not_active Expired - Fee Related
- 1988-11-11 MX MX13760A patent/MX164303B/es unknown
- 1988-11-12 KR KR1019880014873A patent/KR0131339B1/ko not_active IP Right Cessation
- 1988-11-12 CN CN88109189A patent/CN1015860B/zh not_active Expired
- 1988-11-14 JP JP28592788A patent/JP2824772B2/ja not_active Expired - Lifetime
- 1988-11-14 BR BR888805955A patent/BR8805955A/pt unknown
- 1988-11-14 AR AR88312452A patent/AR246828A1/es active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372293A (ja) * | 1986-09-16 | 1988-04-01 | Hitachi Ltd | 分散形交換システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513122A (ja) * | 1991-07-03 | 1993-01-22 | Japan Aviation Electron Ind Ltd | コンタクト |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3850351T2 (de) | 1995-01-19 |
| EP0317170A3 (en) | 1990-11-28 |
| EP0317170A2 (en) | 1989-05-24 |
| US4885739A (en) | 1989-12-05 |
| AU609208B2 (en) | 1991-04-26 |
| KR890009210A (ko) | 1989-07-15 |
| DE3850351D1 (de) | 1994-07-28 |
| AR246828A1 (es) | 1994-09-30 |
| ATE107820T1 (de) | 1994-07-15 |
| NZ226844A (en) | 1990-04-26 |
| DK620288A (da) | 1989-05-14 |
| KR0131339B1 (ko) | 1998-04-21 |
| DK620288D0 (da) | 1988-11-07 |
| ES2056939T3 (es) | 1994-10-16 |
| MX164303B (es) | 1992-07-31 |
| CN1015860B (zh) | 1992-03-11 |
| CN1035221A (zh) | 1989-08-30 |
| EP0317170B1 (en) | 1994-06-22 |
| MY103467A (en) | 1993-06-30 |
| ZA888376B (en) | 1989-08-30 |
| AU2501588A (en) | 1989-05-18 |
| CA1310134C (en) | 1992-11-10 |
| JP2824772B2 (ja) | 1998-11-18 |
| BR8805955A (pt) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH022272A (ja) | 処理素子間を接続する接続法及び交換ネツトワーク | |
| US5291489A (en) | Interprocessor switching network | |
| JP3158223B2 (ja) | スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法 | |
| CA2266673C (en) | Architecture for a modular communications switching system | |
| US4977582A (en) | Synchronization of non-continuous digital bit streams | |
| JP3712562B2 (ja) | 拡張可能な電気通信システムのブリッジ | |
| US4922486A (en) | User to network interface protocol for packet communications networks | |
| US4340776A (en) | Modular telecommunication system | |
| CA1181512A (en) | Digital information switching system | |
| JPH01502707A (ja) | 電気通信交換システムにおける可変信頼性を提供するための方法および装置 | |
| JPH0552118B2 (ja) | ||
| PL135974B1 (en) | Multi-connection change-over device | |
| WO1985001410A1 (en) | Duplicated time division switching system | |
| GB2063016A (en) | Alarm monitoring arrangements for digital telecomms switching networks | |
| US4534023A (en) | Plural communication channel protocol support systems | |
| JPH09130408A (ja) | ネットワークインタフェース装置 | |
| US4331834A (en) | Modular telecommunication system | |
| KR100266257B1 (ko) | 전전자 교환기에서의 통합 공통선 신호 장치 | |
| KR100310546B1 (ko) | 회선단으로부터멀리위치한회선그룹장치를지원하는장치및방법 | |
| JP2595350B2 (ja) | 分散制御高速接続回路スイッチ | |
| KR0138872B1 (ko) | 고성능 프로세서간 통신망의 노드 모듈 | |
| JP3691679B2 (ja) | 二重伝送路を有するネットワーク | |
| CA2109214A1 (en) | Method and apparatus for translating signaling information | |
| KR100258707B1 (ko) | Atm 교환기의 스위치 네트워크 장치 | |
| JP2000501900A (ja) | 交換機本体コントローラ比較器装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |