CN1015860B - 处理机间的交换网络 - Google Patents

处理机间的交换网络

Info

Publication number
CN1015860B
CN1015860B CN88109189A CN88109189A CN1015860B CN 1015860 B CN1015860 B CN 1015860B CN 88109189 A CN88109189 A CN 88109189A CN 88109189 A CN88109189 A CN 88109189A CN 1015860 B CN1015860 B CN 1015860B
Authority
CN
China
Prior art keywords
request
interface
bus
gwy
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN88109189A
Other languages
English (en)
Other versions
CN1035221A (zh
Inventor
埃尔温·埃弗雷特·格兰特
加里·艾伦·凯托
林洁瑕
詹姆斯·杜格拉斯·摩根
罗伯特·厄尔·尼蒙
奥利弗·金·奥尔德姆
小阿雷·雷·阿当斯
何塞·奥雷略·萨尔蒙斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Holdings Inc
Original Assignee
DSC Communications Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DSC Communications Corp filed Critical DSC Communications Corp
Publication of CN1035221A publication Critical patent/CN1035221A/zh
Publication of CN1015860B publication Critical patent/CN1015860B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • G06F11/1625Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/552Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1604Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

在处理元件间进行高速交换的报文传送网络,通过传送节点控制器可将一组低速处理元件与其连接。传送节点控制器和高速处理器连接到网间连接器,通过传送互换节点,一对网间连接器可被连接起来,从而允许在与网间连接器有关的处理器间通讯。传送互换管理器维护每个网间连接器的状态记录并发出指令以便在传送互换节点内的网间连接器间形成连接。维护控制器和系统维护控制器监视在与数据传输通路无关的通路上正通过的系统传送数据的有效性。

Description

本发明总的来说是有关交换网络的发明,特别是有关在多个处理单元之间进行高速数据包交换的方法及其设备的发明。
综合服务数字网络(ISDN)及其相关的面向信息的通信协议对主要的交换技术提出了一些新的迫切需求。为了合乎ISDN的规范,需要一种在分布式处理系统中能将许多高性能处理机相互连接起来的有效方法。
已开发的各种系统有许多不完善之处。首先,各处理单元之间的同步连接的数目是有限的,并且能达到的连接率不适合应用,特别是不适合将来的应用。最好能在最大连接率达到每秒250万时能保证有三十二个以上的同步连接数目。
另外,现有的许多系统在其成本和为克服部分系统故障而设立一些故障自动防止机构的优化选择上并没有给出任何灵活性。因为系统的冗余量将会随着采用交换网络的具体应用而变化,所以为了提高一些重要的子系统的可靠性,交换网络最好允许有一定的选择冗余度。
此外,现有的交换网络不考虑以低廉的成本来增长其网络能力,而是迫使用户购买新的交换网络来扩展系统。因此,现有的交换网络对不断发展的公司不能提供无论是短期的还是长期的成本节省。
交换网络另一个重要的方面是它们检测和排除故障的能力。在远程通信领域里,检测并查出差错是很重要的;这样一来,故障数据就不至于传送到其它的处理系统中去了。
因此,这就需要具有更大的同步连接数目和更高连接率的交换网络,从而提高系统的可靠性及系统的扩充能力。此外,交换网络系统 还应该具有有效的检测和排除系统故障、并且能采取正确的解决措施的技术手段。
为了更深入地理解本发明,现给出一种实质上消除或者避免上述的那些交换网络的不足及缺陷的交换网络的方法及装置。
本发明的交换网络在连续一个或多个处理机的处理节点之间有选择地设置多个通道。该交换网络有一个连接到每个处理节点的网间连接子系统。该网间连接子系统或者可能处于“发起者”方式或者可能处于“服务者”方式。当与之连接的处理机正处于请求服务的时候,则该网间连接器处于“发起者”方式。当与之连接的处理机已被一个发起者网间连接器请求连接的时候,则该网间连接器处于“服务者”方式。发起者网间连接器从与之连接的一个处理机向与一预定网间连接子系统组相连接的一个传送组控制器子系统发出连接请求(服务请求)。该服务者网间连接器接收来自其传送组控制器的服务请求,并且一旦接收到服务请求就启动通路请求。一旦建立起一个连接和所需的数据输送已经终止,该服务者网间连接器根据来自相连着的处理节点的一个释放命令也发出释放请求。每一个网间连接器负责缓冲来自与之相连的处理节点和来自其它发起者网间连接器的服务请求。
该传送组控制器在与之相连的一组网间连接器和该交换网络中的其它子系统之间起着接口的作用。对于由网间连接器发出的请求而言,该传送组控制器起着漏斗的作用,于是在一个请求周期内,在与该传送组控制器相连的网间连接器组之中,仅只将一个请求送进三个专用总线里的一个总线。因为服务、释放和通道请求都有一个专用总线,所以在一个给定的周期内,从与之相连的网间连接器中,传送组控制器(TGC)可以发送每一种请求类型。
服务请求分配器接收来自任何传送组控制器的服务请求,而后再重新建立请求,并为了向服务者网间连接器传送,则将它发送给该服务者的TGC。传送交换管理子系统通过与它相连的传送组控制器子系统接收来自其服务者门电路的通道请求。该传送交换管理器负责保持所有网间连接器的状态(忙或闲)记录。如果“发起网间连接器”或“服务网间连接器”处于忙状态,那么该传送交换管理子系统则向服务网间连接器和发起网间连接器发出一个否定性的响应,并且该服务网间连接器把通道请求设置在通路请求先进先出(fifo)缓冲器的底部,以便以后执行。另一方面,如果该发起及服务网间连接器均处于空闲状态的话,则该传送交换管理子系统将发起网间连接器及服务网间连接器均更新为忙状态,并且在一个传送交换子系统中的两个网间连接器之间建立起一个双向的连接。该传送交换管理子系统随后即向其发起者和服务者网间连接器发出响应信号。
该传送交换子系统在网间连接器之间一旦建立起一个连接之后,那么通过这个连接,这些处理机就可以进行通信了。一旦通信完毕,该进行服务的处理机则通过该服务者网间连接器及服务者传送组控制器向该传送交换管理器发出一个释放请求。随之,该传送交换管理器将其发起者及服务者网间连接器的状态均更新为空闲状态。
在本发明的另一个实施方案中,把许多低速处理机连接到一个传送节点控制器上。该传送节点控制器与多个处理机相通信,以便使得单个处理节点能支持多于一个的处理机。该传送节点控制器在与它相连的这些处理机之间可以给出一个通路。
在另外的一个实施方案中,该交换网络包括有传送保持控制器,该控制器监视通过该交换网络进行通信的数据的完整性。该传送保持 制控器是与为建立连接而使用的通路无关地进行操作的;因而,操作这个交换网络并不影响建立连接的速度。每个子系统均含有保持缓冲器。通过这些缓冲器,将必要的信息进行通信。
在本发明的再一个实施方案中,给出了一个“定时岛”系统。这样一来就可以可靠地实现高速数据的传送了。该定时岛给出许多级别来,在这些级上,将时钟与其数据相同步,以便防止由于使用各种子系统在定时之间出现的时差。
为了更彻底理解本发明及其优点,现结合附图作出如下说明,其中:
图1是本发明在信令传送点的应用中采用的信息传送网络方框图;
图2是本发明在电话交换控制系统中使用的信息传送网络方框图;
图3是本发明在超级小型故障容限计算机应用中采用的信息送送网络方框图;
图4a是本发明连接多个高速和低速处理单元的信息传送网络方框图;
图4b是说明在各处理单元之间建立典型的通信链路的流程图;
图5是本发明关于传送节点控制器子系统的方框图;
图6是本发明关于网间连接子系统的方框图;
图7是该网间连接子系统TNC接口部分的方框图;
图8是该网间连接子系统请求接口部分的方框图;
图9是该网间连接子系统响应接口部分的方框图;
图10a是该网间连接子系统状态控制器部分的方框图;
图10b是该网间连接子系统数据包接口部分的方框图;
图10c是一个数据包的数据字的结构;
图11是传送交换控制子系统的方框图;
图12是传送组控制器子系统的方框图;
图12a-b是在请求总线上由传送组控制器子系统接收到的各信号工作时间关系图及关系图表;
图12c是在响应总线上由传送组控制器子系统发送的各信号的工作时间关系图;
图13是服务请求分配器子系统的方框图;
图14是传送交换管理器子系统的方框图;
图14a是传送交换管理器子系统发出的通路请求、释放请求及保持请求的各相位的相位关系图;
图14b是关于通路请求链路及通路响应链路的格式;
图15是传送保持控制器子系统的方框图;
图16是传送交换子系统的方框图;
图17是维护外壳的一个概况图;
图18是该信息传送网络关于时间分配关系的方框图。
对照所给出的附图1-18及其各部分所采用的标号,能够对本发明的最佳实施得到彻底的理解。
图1-3描述可以使用本发明的一些典型的应用。图1说明的是在信令传送点(STP)应用中使用的本发明的交换网络或“信息传送网络”(以下记作“MTN”)。在这个实施方案中,把MTN10连接到许多数据源上去,以便实现STP11。这些数据包括有通信接口12、程序处理机14、连接到外界接线17的CCITT7接口16、终端接口18以及行政管理块20。
在实际应用中,通信接口12包括有用于数据传输的数据包网络设备,如象X.25这样的通信设备。该程序处理机14检查通过 CCITT接口16所传送的CCITT7信息数据块内所包括的头标。该CCITT接口16接收来自外界接线17上的信息,并且向外界接线17发送由程序处理机处理过的信息。该终端接口18包括有控制终端、打印机,以及一些非同步的终端。该行政管理块20中有进行系统配置、程序装入、性能测试及对该系统的子程序保持的一些系统管理者程序。
在交换网络中,共用通道信令(CCS)变得更为普遍;因此,对信令点(STP)系统11的信息吞吐量的要求将侧重于要求传统系统体系统结构具有的容量。以下将要描述的关于MTN10的容量、可靠性及扩展特性将更便于了解STP系统的实现及扩展。采用MTN10,一个STP系统11可以容纳超过每秒七百五十六位的链路。
图2说明的是MTN10作为电话交换控制系统21的部件时的使用情况。在这个实施方案中,把MTN10连接到特征处理机22、SS7接口24、行政管理支持设备26、通信接口28、保持处理机30、通话处理设备32、翻译设备34,以及数据包处理器36上。再把该MTN10连接到将其与矩阵42相接口的矩阵控制电路40上。把支线/干线系统44连接到矩阵42上,并且把支线/干线通信接口46及初级存取控制电路48连接在该MTN10与矩阵42之间。
在实际应用中,该电话交换控制系统21给出一个语音及数据通信中心机构。该特征处理机22给出象话务员服务这样的一些电话交换特征。该SS7接口24为了与其它网络单元进行通信提供一个与信令传送点有关的接口。该行政管理支持设备26如以图1所提及的那样包括系统行政管理服务。该通信接口给出一个象X.25这样的 与数据包协议有关的接口。该保持处理机30提供系统的保持服务。该调用处理的处理机32请求的主要是与语音或数据通信方面有关的执行调用程序的一些过程。该转换处理机34给出从支线/干线系统44那里接收进来的号码表的转换。该数据包处理器36接入到象X.25数据包这样的数据包网络中作数据传送。
该初级存取控制为ISDN接口提供初级速率即T1信令。该矩阵42在矩阵控制电路40的控制下把入境的线路连接到出境的线路上。该支线/干线通信接口46提供对在支线/干线系统中的支线/干线处理机的存取。这些支线/干线处理机对该支线/干线系统提供一级监控。例如,该支线/干线系统44中的这些支线/干线处理机监视线路断开和线路接通状态并且向支线/干线通信接口46报告这些状态的变化。
通过MTN10把处理方块22-46连接起来构成一个快速通信网络,从而能够在这些处理机之间进行快速连接。
以上指出的许多功能,对于高速通信交换来说,均需要有高的信息吞吐量。如下所述,该MTN10给出了一个为大容量、多特征交换所要求的有效的信息传送机构。采用本发明,可以在成本上以可行的方式适应那种对一个已经安装好的电话交换系统来说,随着特征的增加以及容量的增大而导至对处理能力增长上的需求。
图3说明的是MTN10作为一个超级小型故障容限计算机49的应用。在这种应用中,把该MTN10连接到直接连接的处理机50、存贮服务52、信令点接口54、终端接口56、磁带服务58,以及磁盘服务60。
在实际应用中,该数据处理系统49通过MTN10把许多处理 服务连接起来。该直接连接的处理机50包括一些独立的计算机终端或者一些多用户计算机。存贮服务52有一个快速电子存贮器,而磁盘服务60及磁带服务58提供非易失的批量存贮。终端接口56给出用于与直接连接的处理机50相连接的一些终端。信令点接口54允许与图1所述的那些CCITT7接口相连接。
由于总线的拥挤以及存贮容量有限,一般来说,多处理机系统的性能要有所下降。在该MTN周围建立起分布式的多处理机体系结构,就可以避免这些缺陷。
直接连接的处理单元50可以以一种松散耦合的星形结构方式连接到该MTN10上。还可以很容易地以模块形式建造处理容量、I/O及存贮模块,并且根据具体的应用进行专门的剪裁。
参见图4a,说明MTN应用的概况。处理系统62(它可以是图1-3描述的一种应用,或者可以是采用高速信息交换的另一种应用)包括信息传送网络开关(一般用标号10表示)、MTN10的网络接口部分66及处理机部分68。
该处理机部分68包括有处理机群集器70,该群集器把许多相对低速处理单元72连接到与网络接口66相连的群集总线74上。在该处理机部分中还包括有一个在该处理系统62中被用于故障检测的系统维护处理机76。将该系统维护处理机76接到这些群集总线74中的一条总线上,最好是接到第一条群集总线上。
在所述的实施方案中,每一条群集总线74操纵三十二个处理单元72(以下称之谓“群集处理机”72),包括系统维护处理机76在内。但是本发明能够根据处理机和网络接口部分66的相对速度来决定装备多于或少于32个的处理机。
该处理机部分68还包括有直接连接到MTN10上的直接连接的处理机(DCP)80;与此相反,那些低速处理单元72是通过网络接口部分66连接到该MTN10上的。通常,这些DCP80都是高速处理单元;因此,在单个总线上不可能在不产生性能下降的情况下进行有效的多路复用。
网络接口66包括有连接到群集总线74上的一些传送节点控制器(TNC)78。在最佳的实施方案中,两个TNC78被连接到每条群集总线76上,从而在一个TNC发生故障的情况下能提供出足够的冗余度来。
该MTN10还包括有跨过处理节点链路84而连接到TNC78及DCP80上的一些网间连接器(GWYs)82。GWY82与DCPs80或者TNC78连接的结点称之谓“处理节点”。将每个GWY、TNC以及DCP连接到传送交换子系统(TIC)上,通常把它标记作86。该TIC86包括有许多传送组控制器(TGC)88。这些传送组控制器88跨过处理节点维护链路90连接到TNC78及DCP80上,跨过请求及响应链路92连接到GWY82上。TGC88跨过服务请求链路96连接到服务请求分配器(SRD)94上。跨过由通路请求链路100a及释放请求链路100b组成的通路/释放请求链路100把该TGC88也连接到传送交换管理程序(TIS)98上。
跨过行政管理维护链路104把传送维护控制器(TMC)102连接到系统维护处理机76上。跨过TMC维护链路108把TGC88、SRD94、TIS98以及传送互换装置(TIN)106连接到TMC102上。跨过数据包传送链路110把GWY82连接 到TIN106上。通过连接控制总线111把TIS98连接到TIN106上。
实际上,该MTN10通过GWY82在与MTN10连接的处理单元72和80之间给出一些高速通信链路。处理机72和80完成如以上图1-3中说明的一些任务。因此,作为一个例子,可以用一个或几个低速处理单元72来实现图1中所说明的STP11的CCITT7接口16。CCITT7接口16通过MTN10允许在STP11的任何两个7链路17之间实现通信,而且能作高速数据传输。
MTN10的操作通过参考描述在处理单元之间形成及释放一个典型的通信链路的流程图的图4b可以得到最好的说明。在图4b的流程图中,在一条群集总线74上的一个发起处理机72希望与另一条群集总线74上的一个处理机72进行通信。在这种应用中,“发起者”代表与启动请求处理机相连的系统62中的子系统(TNC、GWY、TGC),而“服务者”代表与需连接处理机相连的那些子系统。由于每个子系统都可能与许多处理机相连,因此一个子系统在一定的连接状态中既可能是“发起者”,又可能是“服务者”。
在方框112中,进行发起动作的TNC78、(OTNC)在它的群集总线74上询问这些处理机72,从而判定是否有哪一个处理机72用该OTNC进行请求行动。如判断方框114指示的那样,该OTNC连续询问处理机72,直到找出具有它的信息标志组的一个处理机72为止。在方框116中,当该OTNC检测到某一处理机的一组信息标志之后,该OTNC则把信息从发起处理机的出境缓 冲器传送到该OTNC的内部存贮器。每个处理机72都有用于存贮标志位、信息以及数据的专用入境和出境缓冲器;同样,每个TNC78都有在其群集总线74上单个地专用于每个处理机的缓冲器。因此,在方框116中将来自发起处理机的信息存贮在该处理机的专用OTNC的存贮器之中。
在方框118中,该OTNC从报文标头中决定所需的目标处理机(“服务者”处理机)。在方框120中,该OTNC指出与它相连的GWY(OGWY)的服务请求。这个GWY(OGWY)指出在其发起者处理机和服务者处理机之间的请求链路。在方框122中,该OGWY通过与OGWY相连的OTGC88把该请求从其OTNC送到SRD94。在方框124中,该SRD94把该请求送到与请求者78(STNC)相连接的服务者GWY82(SGWY)中,而所需的服务者处理机与请求者78(STNC)相连。将该请求存贮在SGWY中的一个fifo(先进先出)缓冲器之中。为清楚起见,把从发起者TNC向SRD94传送的请求叫作“入境”请求,而把SRD94向服务者TNC传送的请求叫作“出境”请求。
在方框126中,该SGWY当它达到fifo(先进先出)缓冲器的顶端时,则从它的缓冲器中存取请求,并且通过其相应的TGC88(STGC)向TIS98作出一个通路请求。
在方框128中,TIS98存取任何内部的RAM存贮器(GWY状态RAM),从而搜索SGWY及OGWY的忙/闲状态。在判断方框130中,TIS决定是否该OGWY及SGWY均处于空闲状态。如果该OGWY及SGWY并不都处于空闲状态,则该TIS98向方框132中的SGWY送出一个否定性的响应。紧接着,在方框 134中,该SGWY82把该请求放在它的fifo(先进先出)缓冲器的底部,以便以后执行。
然而,如果该OGWY及SGWY均处于空闲状态。那么在方框136中,该TIS则标记它的GWY状态RAM,指出该OGWY及SGWY均处于忙状态。在方框138中,该TIS经过连接控制总线111在该OGWY及SGWY之间建立起一个连接。当完成这个连接之后,在方框140中,TIS向OGWY及SGWY都发出响应信号。
在方框142中,SGWY向SGNC送出响应,而OGWY向OTNC送出响应。在方框144中,OTNC向其STNC送出一个“发送请求”,而在方框146中,STNC向其OTNC送出一个“发送响应”。
在方框148中,该OTNC通过在TIN106中建立起的连接,经过STNC,从进行发起的处理机向服务者处理机发送信息。当完成了这个信息传送之后,在方框150中,该STNC向其SGWY送出一个释放请求。在方框152中,该SGWY经过STGC向TIS98送出释放请求。在方框154中,一旦接收到释放请求,该TIS98就标记它的内部寄存器,指出该OGWY及SGWY现在都处于空闲状态,并且准备好作新的连接。
为在设备出现故障的情况下能有足够的冗余度,MTN10的许多单元均作成双份。尤其是该系统的维护处理机76、TNC78、TMC102、TGC88、SRD94、TIS98、TIN106及GWY82都以双份的形式作成。为清楚起见,我们将重复的一对电路板称之谓一个单元,也就是TNC78或者TNC对78,而把单个 的电路板称之谓“拷贝A或B”,如象“TNC拷贝A”。
冗余备份结构的替换
如上所述,该MTN10完全是在所有的平面单元之间具有交叉连接的2N冗余备份。在TGC88和网间连接器82之间的连接使得一个TGC对88的双工故障不致造成任何通信上的损失。一个单工故障不致造成任何其它冗余级上的损失,也就是说,一个TGC拷贝88的单工故障并不影响一个TNC对78的冗余度。这种保护是通过群集总线74向TNC78的连接以及GWY88与TGC88之间的连接给出的。由于把群集总线74中的每一条都连接到两个TNCS78上,并且由于每个TNC78要存取不同的TGC对88,为了清除整个群集网,与一个群集网相连的所有四个TGC88都必须失效。在这个最佳实施方案中,把两个TNC78接到每条群集总线74上。因此,TNC的一个双工故障可以清除整个群集网。通过在不同的群集网中给出冗余备份处理机可以提高冗余度。然而,这种冗余备份的设计将需要增加硬件,而且成本也会提高。
该TMC102的冗余度是2N,并且为MTN10提供了除保持通信控制功能之外的时钟分配功能。通过稍稍提高成本及复杂程度,把两个振荡器放在每个TMC拷贝102上,就能显著提高定时分配功能的冗余度。
在该MTN10中,处理单元之间的通信是按照多个级别进行的。为了易于理解,在表1中概括了四级通信。
表1
通信级别
一级-关于在处理机之间请求构成链路、并紧接着从该链路中 释放出来的连接协议
二级-TNC对TNC的协议
三级-处理机对处理机的协议
四级-关于故障探测、奇偶校验、冗余度平面的定时及选择的维护功能协议
传送节点控制器
图5是TNC78的方框图。该TNC78包括有经过维护接口158连接到处理机节点维护链路90上的带有内部RAM存贮器156a及代码存贮器156b的一个数据包控制处理机(PCP)156。该PCP156通过也是处理节点链路84的一部份的一个保持信号线160连接到与它所相连的GWY82上。该处理节点链路84的GWY发送总线162及GWY接收总线164连接到GWY接口166上。该GWY接口166连接到与PCP156相连的PCP二级接口168上。该PCP二级接口168也连接到二级传送网170和GWY接口166的数据输出端172上。该PCP二级接口168也接到二级控制器176的状态输出端174上。
第一控制输出端178连接到该二级传送装置170上,并且数据端口180也连接到该二级传送装置170上。第一多路复用器182接收来自二级控制器176数据输出端180以及来自二级传送装置170的输入数据。第一多路复用器182的输出端接到GWY接口166上。第二多路复用器184接收来自二级控制器176的控制输出端186以及来自二级传送装置170的控制输出端188上的输入数据。该第二多路复用器184有一个与GWY接口166相连的输出端。该GWY接口166的数据端口172也接到二级 传送装置170上。
PCP156也连接到一个PCP三级接口190上。三级控制器数据总线192将该PCP三级接口190与三级控制器196的数据端口194、三级传送装置198相连起来,并且接到第三多路复用器200上。TX数据总线202把PCP三级接口连接到三级控制器、奇偶校验204和第四多路复用器206上。三级控制器的控制/状态线也把该PCP三级接口190连接到三级控制器196上。
三级控制器196的控制端口210连接到第五多路复用器212上。控制线214把三级控制器196连接到三级传送装置198上。该三级传送装置198连接到第二奇偶校验216上,而这个第二奇偶校验216是与第三多路转换器200的第二输入端相连的。三级传送装置198的控制端口217连接到第五多路复用器212的第二输入端上。该第三多路复用器200的输出端连接到第一奇偶发生器218上,而这个奇偶发生器218是与群集接口222的数据端口220相连的。该第五多路复用器212的输出端连接到群集接口222的控制端口224上。该第一奇偶校验204也连接到该群集接口222的数据端口223上。两个群集总线74连接到群集接口222上。
第四多路复用器206的第二端输入被与PCP三级接口190连接的发送fifo(先进先出)缓冲器226所接收。纵向空余代码(LRC)发生器228的输出端连接到第四多路复用器的第三输入端上。该LRC的输入端连接到第六多路复用器230和RX数据总线202。该第六多路复用器230也连接到三级控制器的数据总线192和第 二奇偶校验216。第六多路复用器230的输出端连接到一个接收fifo(先进先出)缓冲器233上。而这个fifo缓冲器233是与PCP三级接口190相连接的。
二级传送网170通过数据端口234被连接到三级传送网198和TMS存贮器232上。地址/控制端口236连接到第七多路复用器238上,而第七多路复用器238的输入端分别连接到二级传送装置170上及三级传送装置198上。
实际上,该TNC78允许把所连接起来的多个处理机72看作是单个的GWY82,因而,有许多GWY82可供使用。TMC78通过GWY82与MTN10通信。TNC78负责处理与之相连的处理机72之间的所有信息通讯,并且负责处理通过GWY82流向或流出处理机72的所有的信息通讯。
由三级控制器196、三级传送装置198以及群集总线接口222所组成的三级子系统负责TMS存贮器232与处理机72之间数据包数据的传输。在可编程来完成它的任务的方式上,该三级控制器196有些象微处理机。该三级传送装置198是在三级控制器196控制之下的一个DMA通道。该三级控制器196的主要功能是轮询群集处理机72和根据处理机的状态显示使三级传送装置198作好向处理机72传送数据或者接收来自处理机72的数据的准备。通过fifo缓冲器233该三级控制器196能把与这些传送有关的数据包一级的状态信息的传送与PCP156通信,并且能中断该PCP156,发出任务完成的信号。以下还要进一步详细讨论三级控制器196及三级传送装置198。该L3C允许经过L3T、RX和TXfifo缓冲器在TMS存贮器与该PCP之间进行数据包的传送。
该二级子系统负责在TMS存贮器232与与之相连的GWY82之间的数据包传送。该二级子系统由二级控制器176及二级传送装置170所组成。在可通过编程来完成其任务方面,该二级控制器也类似于一个微处理机;但是,与三级控制器196不同的是该二级控制器176是由事件驱动的,并且最好将其看作仅只执行中断处理程序的一个处理机。二级控制器176所接收到的来自GWY82或者PCP156的一个激励致使该二级控制器为那个激励执行一个特定的处理程序。该二级控制器176不支持在程序代码中进行任何的程序分支或测试;根据一个特定的硬件事件执行一个特定的处理程序,并且所有的分支和测试由该硬件来完成。该二级控制器176的主要功能是根据出现在TNC78和GWY82上的事件顺序而规定用于数据包传送的二级装置170。而后,该二级传送装置170控制在该GWY82与TMS存贮器232之间的数据传输。该二级控制器176通过若干状态寄存器将数据包一级状态信息送到PCP156。该二级控制器176借助于利用中断可以中断该PCP156从而发信号表示通信的事件或任务的完成。
根据由二级控制器176及三级控制器196送到PCP156上去的状态信息,该PCP156控制该二级控制器176及三级控制器196。该PCP156根据状态信息决定应该采取什么行动,例如,由一群集处理机72接收到的信息是否应向属于同一群集一个部分的一个处理机寻址;是否应该由三级传送装置198返送回该群集之中;或者向在没有连接到特定的TNC78上的一个群集之中的处理机72进行寻址;因而,必须经由该MTN10用二级传送装置170来发送。该PCP156也负责管理TMS存贮器中的缓冲器 的地址分配,并且对它的群集处理机72的进入服务/脱离服务保持跟踪。
该TMS存贮器对于数据包数据来说,是一个中央存贮单元。用三级传送装置198和二级传送装置170把由TNC78所接收到的数据包存贮在该TMS存贮器232之中。
该维持通信接口支持在MTN10之内用于完成维持功能的四级协议。它是由两个全双工、高速、带有fifo(先进先出)缓冲器的若干并行通信通道组成的。这些通道将该PCP156向一个起维持功能作用的冗余的TGC88备份对进行接口。
该PCP156是一个高速微处理机,最好是用Motorola(莫托洛拉)68020处理机来实现PCP156的若干处理功能。该PCP156包含有内部存贮器156a及代码存贮器156b。该PCP156负责起动TNC78的所有设备及子系统,负责控制二级控制器176及三级控制器196,并且负责数据包一级信息的程序安排及缓冲器的管理。
该三级控制器196和二级控制器176都是RAM基本状态控制器。控制器176和196采用双端口的RAM,这样,PCP156就可以通过PCP接口168及190对它们进行存取了。在该最佳实施方案中,该二级控制器176及三级控制器196中的每一个都包括有可由状态控制器和PCP156进行存取的一个状态控制器和一个双端口存贮器。这些状态控制器由时序计数逻辑及译码逻辑组成,用以根据外界的要求及存贮在控制RAM之间的程序完成若干控制功能及程序的转移。
该二级传送装置170和三级传送装置198基本上都是DMA 控制器。该三级传送装置198借助于接收fifo233,发送fifo226,以及群集总线接口222对TMS存贮器232进行存取。该二级传送装置170在TMS存贮器232和GWY接口166之间进行数据传送。
如上结合流程图4b所作的讨论,该TNC78轮询处理机72的信息,并且传送处理机72与GWY82之间的数据。该三级控制器196启动在处理机72与TMS存贮器232之间的信息传输。将该三级控制器196的双端口RAM存贮器在由TNC78使用的群集总线74上划分成专用于每个处理机72的若干部分。该PCP156根据每个处理机72的状态,在操作期间内修改该三级控制器196中代码。例如,在同一个执行周期之内,该三级控制器196可以对某些处理机上的信息进行扫描,可以向某些处理机72传送数据,并且也可以从其它处理机72中传送出数据。因此,该三级控制器196以一个串行的方式执行每个处理机72的代码,而PCP156根据以上执行中产生出的动作改变其代码。
启动TNC的操作
例如,如果一个处理机72在它的状态缓冲器中有一个标志位组,表示它希望发送一个入境信息,那么,该三级控制器196则在对这些处理机进行扫描期间内检测该信息标志并经过奇偶校验204及第六多路复用器230将头标从该处理机72传送到接收fifo(先进先出)233。根据该头标,该PCP156改变该三级控制器RAM196中的控制缓冲器,使在该三级控制器的下一个通道上将数据经过三级传送装置198从处理机72传送到TMS存贮器232。为了实现这个传送,该三级控制器196为该三级传送装置198提供 TMS存贮器232中的地址和所要传送的字节数的计数值。一些必须的启动信号通过三级控制器数据总线192及控制线214传送到第四多路复用器206以及三级控制器196,从而建立起数据传送通路。该二级传送装置198发出向TMS存贮器232传送数据所需的一些控制信号。
当把该数据从一个处理机72存入TMS存贮器232之后,该PCP156向该二级控制器176发出代码,以便从TMS存贮器232向GWY接口166传送数据。该二级控制器176的工作方式与该三级控制器196的工作方式相同。为了从TMS存贮器232向GWY接口166传送数据,该二级控制器176在二级传送装置170中启动一个传送。该二级控制176向二级传送装置170发送一个地址指针以及所需传送的字节数的计数值,但是在通过该MTN10建立连接之前是不执行这个传送的。为了在该MTN10中启动一个连接,该二级控制器176通过处理节点链路84的GWY传送总线162向GWY82发送出一个请求。当用它的GWY82发出一个服务请求之后,该TNC78等待来自该GWY的发起者通路响应。根据该发起者通路响应,该L2C向其服务者TNC发送出一个“请求发送”信息,并且等待一个“清除发送”的信息。该二级控制器176一旦从其进行服务的TNC中接收到该“清除发送”请求,则二级传送装置170将执行已建立起来的数据传送。
服务TNC的操作
服务TNC的工作方式各不相同。对每个与TNC相连的处理机72由PCP156把“发送请求”的响应块保持在该L2C之中。如果一个处理机72处于服务状态并且可以使用一个接收缓冲器的话, 则相关的“请求发送”响应块包含有为接收来自发起者TNC的信息而建立L2T170的必需代码以及为向发起者TNC78发出一个“清除发送”信息的代码。当在两个TNC之间作成一个连接时,该服务者TNC从它的网间连接器中接收一个服务者通路请求。该服务者通路请求致使L2C进入服务者的方式,在其中等待发送请求,但该L2C并不启动任何动作。该发送请求的信息包含有处理机72的地址,这个处理机72将接收相关的数据包。并且对于该寻址到的处理机来说,接收向其“请求发送”响应块发出信息矢量L2C的请求。根据该发送请求,L2C启动L2T接收该数据包,并且向发起者TNC发送出一个清除发送的信息。一旦接收到该数据包,则该服务者TNC的PCP156将该二级控制器176进行编码,通过进行服务的GWY及它的TGC88向该TIS98发送出一个释放命令。
将该TNC78设计成能够通过多个源与PCP156相通信。该第六多路复用器230在可以存贮有关该PCP156的信息的三个输入端之间进行选择。将该多路复用器230的第一输入端连接到在数据输出端口223上的群集接口222上。将该多路复用器的第二输入端连接到三级传送装置198上。将该多路复用器230的第三输入端连接到三级控制器196上。这种连接设计使得在与PCP156相通信的过程中允许有一定的灵活性。
该发送fifo(先进先出)存贮器226存贮PCP156中的、通过三级传送装置198向TMS存贮器232传送的数据。该发送fifo226和接收fifo233从三级传送装置198及三级控制器196的定时关系之中确定出PCP156的定时关系。
图6-10说明的是GWY82。图6说明的是该GWY82的 方框图。该GWY82通过请求与响应链路92连接到TGC88上,并且通过处理节点链路84连接到TNC78上。该处理节点链路84包括有响应状态线240、地址线242、控制线244、发送数据线246、4MHZ发送时钟线248、接收数据线250、以及4MHZ接收时钟线252。将该响应状态线240、地址线242及控制线244连接到一个TNC控制/状态接口(以下称之谓“TNC接口”)254。将该发送数据线246连接到该TNC接口254上,并且连接到数据包接口256上。该4MHZ发送时钟线248、接收数据线250、以及4MHZ接收时钟线252也都连接到该数据包接口256上。
该数据包接口256也接收在数据包传送链路110上来自TIN106的时钟信号。连接到网间连接器82上的数据包传送链路110的各条线包括有接收数据线258、40MHz接收时钟线260、以及发送数据线262。该数据包传送链路110的这些线258-262中的每条线都连接到TIN106的拷贝A和B上。
跨过请求及响应链路92把网间连接器82连接到TGC。该请求及响应链路92包括有连接到TGC请求接口268上的请求总线266、响应总线270和连接到响应接口274的定时总线272。来自该请求及响应链路92中的这些总线都连接到与网间连接器相连的TGC88的A拷贝及B拷贝上去。
该TNC接口254通过控制/状态线276连接到数据包接口256上。该TNC接口254通过控制/状态线280连接到状态控制器278上。该TNC接口254通过控制/状态线282及服务请求地址284也连接到请求接口268上。该TNC接口254 通过控制/状态线286并通过发起者/服务者通路响应线288还连接到TGC响应接口274上。
服务请求fifo290通过发起者地址线292被连接到TGC请求接口268及状态控制器278上。其服务请求fifo290通过一条服务请求地址线294也连接到该响应接口274上,并且通过一条控制线296还连接到状态控制器278上。
该状态控制器278通过通路请求线298连接到TGC请求接口268上,并通过定时线300及控制线302连接到响应接口274上。请求接口268通过该定时线300连接到响应接口274上。该TNC状态接口254通过相关的TNC78对该网间连接器82进行存取,以便控制并监视插件上的功能。该TNC接口254结合图7将给出更为详细的说明。该TGC请求接口268对一个TGC88冗余对其进行存取,以便启动服务请求、通路请求及释放请求。该TGC请求接口结合图8将作出更为详细的描述。
该TGC响应接口接收并解释通过TGC88由TIS98及SRD94发送出的请求响应及出境服务请求。结合图9将更为详细地描述该TGC响应接口274。
该网间连接器状态控制器管理存贮在服务请求fifo290中的数据的写入及读出,并且,根据从TGC响应接口270及TNC接口254中接收到的信号启动通路请求。结合图10a会更加详细地描述该状态控制器278。
该数据包接口256给出TNC78和TIN106之间所发送的数据包数据的格式转换。在TNC78与网间连接器82之间所传送的数据包数据由工作频率为4MHz的10位并行总线传送。网间连 接器82与TIN106之间所传送的数据包数据由工作频率为40MHz的串行总线传送。结合图10b再更加详细地描述该数据包接口256。
实际上,该GWY82通过处理节点链路84使TNC78及DCP80对该MTN10进行存取。该GWY82通过请求及响应链路92存取TGC88。该GWY82通过数据包传送总线110存取TIN106以传送在TNC78之间、或者TNC78与DCP80之间,或者各DCP80之间的数据包。
通过所相应的TNC78,TNC接口254能够:(1)在TNC78与其所相应的GWY82(一级协议时序)之间传送服务请求,以便为各TNC之间的连接做好准备;(2)控制冗余备份的TGC88及TIN106的平面选择;以及(3)监视GWY的故障检测及查出逻辑。
该TNC接口254由一组在图7中将会加以详述的控制寄存器和一组状态寄存器组成。通过数据发送线246向这些寄存器传送数据和接收来自这些寄存器的数据。
TGC请求接口提供传输GWY请求到TGC88所需要的逻辑线路。TGC88请求接口268传输三种一级功能,即(1)发起者服务请求,(2)通路请求,(3)释放请求。从每个GWY82向相关的TGC对88的两者的拷贝提供点到点请求总线。三种一级请求功能根据优先级而共用请求总线。
当起始服务请求需要与服务者TNC78连接时,由TNC78启动起始服务请求。服务者GWY地址(0-15)和服务者组地址(0-3)与服务请求一道传送到TGC对88。
当服务请求出现在服务请求fifo290中以后,并且当服务者GWY处于空闲状态时(没有传送包数据),通路请求由服务者GWY82启动。服务请求fifo290包含一个与起始服务请求关联的地址排队(起始GWY和组地址)。当通路请求发送到TGC对88时,处于排队顶端上的起始地址与请求一道被传输。
当包数据传输结束后,释放请求由服务者TNC78启动。起始GWY地址和起始组地址与请求一道发送到TGC对88。
当启动三种请求型式中任一请求后,直到TGC对88接受请求时为止,请求总线266一直处于忙碌状态。每个TGC对连接到16个GWY。一旦TGC对88接受当前的请求,在响应总线270上便以请求应答指示表示响应。
当TNC78启动服务请求或释放请求时,可以设置一个位指示对所有由请求引起的事务所要执行的跟踪。通过维护软件将跟踪功能部件用于故障隔离,也就是要定出中断电路板之间通信的点。跟踪位与请求一道传输,并使处理请求的每个电路板存储所有关联跟踪缓冲器的信息,该信息的借助于维护外壳是可以得到的。跟踪位装入服务者GWY的服务请求fifo290,并且使关联的通路请求也对跟踪指示器置位。
在请求接口268的输入端提供跟踪监视器,并使其可以经TNC接口254通过TNC78读出。请求接口跟踪监视器中的一个寄存器包括监视由TNC78启动的用作服务或释放请求的各位。为了跟踪由状态控制器启动的通路请求而设有第二个寄存器。由服务者网间连接器接收的出境服务请求与由起始TNC产生的跟踪指示位一道被装入服务请求fifo中。当跟踪位对服务请求fifo的入口有效时,跟踪位也启动相应的通路请求,并且将通路请求事务装入通路请求跟踪寄存器 中。
为了建立通信通路,TGC响应接口274从TGC88接收响应。GWY82将请求传输到TGC对88的两个拷贝,并且期待从二者发出的响应。响应接口274输入端的内部多路复用器选取如TNC78所指示的那样选择有效的TGC88。响应接口比较各响应总线270,对于不符合的情况则设置差错标记。差错标记被TNC所检测,TNC根据该差错标记而选择有效的TGC88。
为了检测响应总线270的差错,利用响应接口监视在TGC数据区域产生的奇偶位。为了检测差错,仅监视已选择的TGC88的数据。如果检测到差错,则差错标记置位,并且禁止由GWY进行的下一步事务处理。在响应接口中与比较和奇偶监视相关联的差错标记均可经过TNC接口254用于TNC78。
TGC响应接口274从TGC88接收一级响应,TGC响应接口274执行六种功能:(1)请求应答,(2)服务者服务请求,(3)服务者通路应答,(4)发起者通路应答,(5)服务者释放应答,(6)发起者释放应答。
为了指示目前提出的请求已被接受,利用TGC88将请求应答响应回送到起始GWY。对于这种应答,不会由于请求型式的原因产生区别。应答使请求总线266空闲下来,以便其他事务可以利用。
SRD94,响应从请求接口268来的起始服务请求从而产生服务者服务请求响应。经过TGC88和TGC响应总线270将服务者服务请求传输到服务者GWY。服务请求包含起始GWY地址。响应接口274从TGC88接收请求,并将该请求装入服务请求fifo290中。如前所述,如果请求总线空闲,并且如果GWY正好没有 进行包数据传送,则服务请求fifo中正在进行的服务请求使通路请求通过请求接口268在请求总线270上产生。
与GWY关联的TNC78能以两种途径干涉服务请求的处理。从TNC78到TNC接口254提供包括控制线244部分的维持信号线160,它禁止执行任何新的通路请求。同样在TNC接口245中可用一个中止寄存器使服务者TNC78中止服务请求fifo290中的服务请求。通过TNC接口254将中止的请求的起始地址存入该寄存器。当请求到达排队顶端时,如果没有执行,它便被消除,并且清除中止忙碌标记(该标记当该寄存器写入时置位)。中止寄存器也能编程以消去除了已选择的服务者请求以外的所有其他服务者请求。
在利用请求接口响应通路请求时,由TIS98产生服务者通路应答和发起者通路应答响应。利用TIS98通过关联的TGC88和TGC响应总线270将应答分别地传输到服务者和发起者GWY。与应答一道传输的头标指示请求是被接受(ACK),还是被拒绝(NACK)。如果接收了肯定应答,信号经过TNC接口254传输到TNC78,以便启动包数据传送。相应地,指示包数据传输的二级忙碌标记在GWY上置位,从而禁止在请求总线266上执行通路请求。为了服务者和发起者通路应答的需要,将各个信号提供到TNC。
如果TIS98响应通路请求时产生一否定应答,发出通路请求的GWY82使服务者请求fifo290顶端的现行请求转换到排队的底端。发起者GWY的NACK除了置位指示接收事务的标记之外不导致采取行动。标记可用于起始TNC接口254。
由TIS98在响应来自服务者GWY82请求接口268的释放请求时产生服务者和发起者释放应答事务,并且通过关联的TGC88将它们传输到服务者和发起者GWY82。两种类型的释放应答均用于终止包数据传送事务。任何一种型式均导致清除GWY上的二级“忙碌”标记,并许可GWY82继续执行通路请求。如果GWY不能接收释放应答,直到开始维护为止,它不执行另一通路请求。
为了跟踪从TGC88接收的一级连接请求事务,在响应接口274上提供跟踪缓冲器。对每个事务都提供了单独的跟踪缓冲器。
包接口链路256包括包发射机和包接收机。包发射机使从TNC78到TIN106进行的数据包传送很方便。在传输数据总线246上从起始TNC78接收数据,并将它传输到传输数据线262上的TIN106。该包发射机包括三个功能部件:(1)发射机同步器,(2)包发射机A,(3)包发射机B。GWY82和TNC78之间处理节点链路84设计为工作于电缆长度达100英尺的情况。为了能应用这些长的电缆,定时信息必须与数据一道传输到GWY82,以使数据被可靠地恢复。在传输数据线246上的数据使用来自TNC84的传输4兆赫线248在GWY上恢复。恢复数据与GWY4兆赫时钟线252上的定时同步,该定时由通过接收40兆赫时钟线260从TIN106接收的定时信号导出。
将数据传输到两个包发射机A和B,包发射机与每个冗余的TIN平面关联。数据以10位并行格式到达发射机。数据在它们各自的包发射机A和B中与从TIN平面接收的定时信号同步。随后为了适于在包传送链路110上进行传输,数据转换成串行格式。为使高速数据到达TIN106时减少斜移需要建立“定时岛”,下面将结合图18 更详细地讨论。
通过GWY82和TIN106以数据形式传输TNC78产生的奇偶位。在包发射机A和B中正好领先于包发射机重复部分的点连续监视奇偶位。当检测到奇偶差错时,置位差错标记,并将其用于TNC78。用于包接口256的主故障隔离技术是采用一个跟踪设备。跟踪设备会同附加到每个包上的检查和字符操作。当从处理机72接收到包时,利用LRC发生器228的TNC卡片进行计算,并且将检查和附加到包的末端,使其通过GWY82和包传送链路110与包一道被发送。
在涉及传输的每个插件上提供跟踪监视器。通过在包的第一字节中置位跟踪位请求跟踪操作。将包跟踪监视器配备在GWY82上,并在包发射机和包接收机之间共用。监视方向的选择通过TNC接口254由TNC78控制。当监视器检测到包中的跟踪位时,它计算检查和,将计算结果和已传输的检查和锁存,并置位一个指示已执行跟踪的标记。一旦跟踪完成位置位,直到由TNC将检查和跟踪缓冲器读出为止,不执行新的跟踪功能。
包接收机将数据从TIN106传送到TNC78。通过接收数据总线250在包传送链路110上将数据接收。给每个TIN平面提供一个单独的接收机。到达接收机的40兆赫串行数据从各自的TIN平面利用定时信号恢复,并且使其从串行转换为并行。将接收的包数据与在并行区域的GWY时基同步。将来自两个平面的数据通过接收机的逻辑线路进行比较,对不符合的则置位差错标记。该标记通过TNC接口254从而可用于TNC78。来自TIN106现的拷贝的数据由多路复用器选择,并将该数据通过接收数据总线250传输到TNC78。 多路复用器受TNC78控制。
如上所述除比较监视器以外,由包接收机提供奇偶和跟踪逻辑线路。对接收数据总线258的奇偶性连续监视,如果出现不符合情况则相应地使差错标记置位。如同在发射机的情况时那样,由于奇偶差错,GWY将不采取其他行动。包接收机采用的跟踪监视器是与包发射机共用的。
图7解释TNC接口254。在TNC接口254中,缓冲器304将发起者/服务者通路应答线288连接到应答状态线240。将地址线242连接到指令写入译码逻辑线路306和状态读出译码逻辑线308。将控制线244组成部分的写入线310和读出线312分别地连接到指令写入译码逻辑线路306和状态读出译码逻辑线路308的选通脉冲端。将图5中描述的控制线244中的维持线160通过缓冲器316连接到第二维持线314。将指令写入译码逻辑线路306连接到多个寄存器的选通脉冲输入端。寄存器包括服务者地址寄存器318,寄存器318接服务者地址线284,寄存器318的选通脉冲端接服务请求寄存器320的选通脉冲端,服务请求寄存器320接到控制/状态线282的服务请求线322,寄存器318的选通脉冲端还接到释放请求寄存器324的选通脉冲端,寄存器324接到控制/状态线282的服务请求线326,寄存器318的选通脉冲端还接到TIN选择寄存器328的选通脉冲端,寄存器328接到控制/状态线276上的TIN选择线330。指令写译码逻辑线路306也连接到TGC选择寄存器322的选通端,寄存器332接控制/状态线286上的TGC选择线334,逻辑线路306连到中止地址寄存器336,寄存器336连接到控 制/状态线280上的中止地址线338,逻辑线路306连到中止请求寄存器340,寄存器340连到控制/状态线280上的中止请求线342。控制/状态线286上的请求应答线344连到服务请求寄存器320和释放请求寄存器324的清除端。中止应答线346连到中止请求寄存器340的清除端。
状态读出译码逻辑线路308连到多个线驱动器348的允许端。与收发机350连接的线驱动器有选择地将传输数据线246与控制/状态线280的中止地址线338连接,与控制/状态线282上的请求接口状态线352相连,与控制/状态线286的响应接口状态线354相连,与控制/状态线276的TIN接口状态线356相连,并与控制/状态线280的状态控制器状态线358相连。
收发机350也将传输数据线246与服务地址寄存器318、服务请求寄存器320、释放请求寄存器324、TIN选择寄存器328、TGC选择寄存器332、中止地址寄存器336和中止请求寄存器340的数据端连接。收发机350也连到读出线312。
如果写入线310上出现适合的信号,为了把传输数据总线246上的数据写入被寻址的控制功能部件,指令写入译码逻辑线路306对来自TNC78的4位地址总线进行译码。当包连接为现用时,将传输数据总线246用于从TNC78到GWY82传输包数据。当总线不用于包传输时,由TNC78使用,以便对TNC接口254进行存取。在这种情况下,发射数据总线246是双向的,并支持读出和写入两种操作。
如果在读出线312上出现适合的信号,为了选通线驱动器348,线驱动器348将传输数据总线246连到与线驱动器348关联的 各线,状态读出译码逻辑线路308对4位地址总线242进行译码。
由TNC78将8位地址写入服务者地址寄存器318,接着触发服务请求信号,从而启动服务请求。经TGC响应接口274由TGC88利用请求应答线344上回送的请求应答信号清除服务请求。
当包被传输以后,利用服务者TNC78上的释放请求指令释放连接,该指令依次存入释放请求寄存器324中。由服务请求fifo290读出起始网间连接器82的地址,并与请求一道传输到TGC88。由出现在释放请求应答线344上的释放应答信号清除释放请求。
将GWY82连到冗余的TGC88和TIN106。由GWY82将数据传输到冗余部件的两个拷贝,而被接收的数据必须从一个拷贝选择。为了选择现用的TIN和TGC拷贝,由TNC78控制TIN选择和TGC选择信号。
某些差错状态要求中止记入服务请求fifo290中的服务请求。当请求到达fifo排队顶端时,将起始GWY82的地址写入中止地址寄存器336,并调用一个中止请求信号,就能够中止请求。当执行请求时,利用状态控制器278产生的中止应答信号清除中止请求信号。
请求接口268、响应接口274、包接口256和状态控制器278的状态均能被TNC78监视。状态条件包括由奇偶和比较逻辑线路记录的差错条件和跟踪缓冲器的内容。另外为了一致,某些寄存器例如面选择寄存器328和332可利用TNC78写入并读出。
将由响应接口274产生的服务者通路应答(SPAK)和发起者通路应答(OPAK)信号缓冲存储,并传输到TNC78。为了 延迟新的通路请求,把由TNC78产生的维持信号缓冲存储,并传输到状态控制器278中。
TGC请求接口
图8是TGC请求接口268的框图。请求接口268通过各种线从TNC接口254接收信号,这些线包括:释放请求线326、服务请求线322、请求接口状态线352和服务请求地址线284。请求接口268通过通路请求线298从状态控制器和从发起者地址线292上的服务请求fifo290接收信号。通过请求总线266,请求接口268将信号输出到TGC88的拷贝A和B。
释放请求线326、服务请求线322和通路请求线298均连到优先编码器366。发起者地址线292和服务请求线322均连到多路转复用368。多路转接器368的选择端连到优先编码器366的输出。多路复用器368的输出连到请求链路格式器370,格式器也连到优先编码器366的输出。请求链路格式器370的输出连到跟踪监视器,监视器连到请求接口状态线352。请求链路格式器370的输出也经缓冲器374连到TGC请求链路266。
服务请求、通路请求和释放请求均通过TGC请求接口268传输。服务请求和释放请求均由TNC78启动,而通路请求由状态控制器在响应出境服务请求而启动。当出现同时请求时,优先编码器366分辨请求总线266的争用。
由起始GWY82作出服务请求,并且它们包含服务者GWY82的地址。服务者地址在TNC接口254中从服务者地址寄存器318得到。通路请求和释放请求由服务者GWY82启动,并且包含关联起始GWY82的地址。起始GWY82的地址从服务请求fifo290 得到。
请求链路格式器370安排服务者或发起者GWY地址格式和功能代码,该功能代码定义在TGC请求总线266上传输的请求型式。
跟踪监视器372包含用于三种请求型式中的每一种的跟踪缓冲器。当启动服务请求或释放请求时,利用TNC78可调用跟踪。
图9解释TGC响应接口274。TGC响应接口274从TGC的拷贝A和B两者经TGC响应总线270连到TGC88。响应接口274在响应总线270的时钟线374上从TGC88接收定时信号。响应接口274的拷贝A和B在第一总线376上接收出境服务请求,并在第二总线378上接收请求应答。第一总线376连到多路复用器380和比较逻辑线路382。第二总线374连到多路复用器384和比较逻辑线路382。时钟线374连到多路复用器386和定时测试逻辑线路388。控制/状态线286连到定时测试逻辑线路388和多路复用器380、384和386的选择端。
多路复用器380的输出连到第一总线接口390和跟踪/奇偶监视器392。多路复用器384的输出连到第二总线接口394和跟踪/奇偶监视器392。跟踪/奇偶监视器392和比较逻辑线路382也连到控制/状态线286。
多路复用器386的输出连到定时发生器396,定时发生器又连到第一和第二总线接口390和394。定时发生器396向请求接口268和状态控制器278发出定时信号。第一总线接口390经寄存器398连到服务请求地址线294。服务请求输出线400连在第一总线接口390和寄存器398的选通脉冲端之间,并连到状态控制器278。第一总线接口还连到请求应答线402,应答线 402连到状态控制器278和TNC接口254。
第二总线接口394连到发起者释放应答线404、服务者释放应答线406、服务者通路否定应答线408、服务者通路应答线410和发起者通路应答线411。服务者通路应答线410和发起者通路应答线411还经过TNC接口254连到TNC78。来自TNC接口254的选择信号选择现用的拷贝。比较逻辑线路382比较到达两总线A和B拷贝上的数据,当对应总线中的数据不一致时,置位差错标记。
当为接收事务而置位跟踪指示位时,在跟踪/奇偶监视器392中为捕捉到达接口的数据而提供跟踪缓冲器。定时测试逻辑线路388通过时钟线374可测试从两个TGC拷贝接收的定时信号。来自选择的TGC的定时信号用于在响应接口274、请求接口268和状态控制器278中的定时功能线路。
当出境服务请求在第一总线376上被接收后,将起始网间连接器的地址与跟踪指示器位一道存入寄存器398,服务请求输出信号通过服务请求输出线400传输到状态控制器278。在第一总线376上还提供请求应答信号,为了应答出现在TGC请求链路266上的现行请求,利用TGC88发出请求应答信号。该信号通过请求应答线402发送到状态控制器。
当由TIS98接受通路请求和释放请求时,将应答传输到服务者和发起者网间连接器82。当由TIS98拒绝通路请求时,将否定应答传输到服务者和发起者网间连接器82,但发起者通路否定应答对于TGC响应接口274不产生影响。对应于这些应答的信号通过第二总线接口394被传输到状态控制器。服务者通路应答和发起 者通路应答信号也通过TNC接口254被传输到TNC。
通过TNC接口254TNC对比较差错逻辑线路382、跟踪/奇偶监视器392和定时测试逻辑线路388进行存取。
图10a说明状态控制器278。状态控制器278包括fifo控制器412,控制器412接收来自下列各线上的信号,即服务请求输出线400、请求应答线402、发起者释放应答线404、服务者释放应答线406、服务者通路否定应答线408、服务者通路应答线410和由响应接口274来的发起者通路应答线411。fifo控制器还连到来自TNC接口254和来自中止比较器414的输出的维持线314,中止比较器414接收通过下列各线来的信号,即中止请求线342、TNC接口254的中止地址线338和来自请求接口268的通路请求线298。fifo控制器连到TNC接口254的中止应答线346。fifo控制器输出信号到通路请求线298,并且还输出“POP”和“PUSH”信号到通过POP线418和PUSH线420的fifo290。fifo290输出一个空信号到fifo控制器412。从响应接口274来的服务请求地址输出线294与通路请求线298一道连到多路复用器422。来自fifo控制器412的重算信号连到多路复用器的选择端。多路复用器422的输出连到fifo290的输入。fifo290的输出连到通路请求线298。
状态控制器控制服务请求fifo290并产生通路请求。当从响应接口274接收服务请求输出信号时,状态控制器278将在服务请求地址总线输出294接收的信号送入服务请求fifo290。送入服务请求fifo290的数据清除fifo控制器412中的空信号, 而如果通路请求不是未决的或连接不是现用的,控制器412启动对通过服务请求寻址的起始网间连接器82的通路请求。
请求应答清除由fifo控制器412产生的通路请求信号,并使fifo控制器进入服务者通路未决状态。通过接收发起者通路应答信号而将控制器置于发起者状态,并禁止任何新的通路请求。通过接收服务者通路应答信号而将控制器从服务者通路未决状态转到服务者状态,并继续禁止新的通路请求。
当接收服务者通路否定应答信号时,启动重试序列,而如果控制器处于服务者通路未决状态,控制器返回到空闲状态。如果控制器处于发起者状态,当接收服务者通路否定应答信号时,启动重试序列,但不改变控制器状态。对于重试序列,重试信号把服务请求fifo290的输出选通到其输入,产生一个PUSH信号,其后是一个POP信号。该序列将现行的服务请求转变到排队的底端。
通过接收发起者释放应答或服务者释放应答而将控制器返回到空闲状态。服务者释放应答也导致产生POP信号,从而移动排队中的服务请求fifo290顶端的地址。
当调用维持信号时,不论控制器278状态如何,均不启动通路请求。中止请求信号用于中止服务请求fifo290中的服务请求。通过中止请求信号置位,则将服务请求fifo290顶端的地址与由中止地址线338提供的中止地址相比较,而如果两个地址符合,就产生消除信号。消除信号使fifo顶端的地址由POP信号报废。中止应答信号清除中止请求信号。
图10b说明包接口256。TIN的拷贝A和B的接收数据总线连到串/并行转换器424和426。接收40兆赫时钟总线260 连到下列各元件,即串/并行转换器424和426、多路复用器428和并/串行转换器430和432。TIN106的拷贝A和B的传输数据总线262连到并/串行转换器430和432。
多路复用器428的输出连到定时发生器434,它输出定时信号到串/并行转换器424和426和并/串行转换器430和432。定时发生器434也连到同步器436,同步器436还接收从TNC78来的传输4兆赫时钟线248。同步器436通过传输数据总线246从TNC78接收数据,并且将数据输出到并/串行转换器430和432以及跟踪/奇偶寄存器438。
串/并行转换器424和426的输出连到比较逻辑线路440和多路复用器442。跟踪/奇偶寄存器438和比较逻辑线路440的输出均连到TIN控制/状态线444,线444还连到多路复用器442的选择端。多路复用器442的输出连到接收数据线250,定时发生器434的输出连到接收4兆赫时钟252。接收数据线250还连到跟踪/奇偶寄存器438。
来自TNC78在传输数据总线246上的入境包数据在传输4兆赫时钟线248上利用4兆赫时钟在网间连接器82上恢复。接收数据通过同步器436与网间连接器82的包接口时基同步。同步数据提供给与传输数据总线262中的每个总线关联的并/串行转换器430和432。
利用包接口定时信号将10位并行数据从同步器436通过时钟控制送到并/串行转换器430和432中。在每个转换器中完成并/串行转换,并且将串行数据利用由关联的TIN106接收的40兆赫时钟导出的时基在TX数据线上传输。
从TIN106到达的出境包数据利用自关联的TIN106接收的时钟在串/并行转换器424和426上恢复,并且利用包接口定时信号把并行数据从转换器中通过时钟控制出来。
从两个TIN平面接收出境包数据,并且在TNC控制下从现用的平面选择。通过从现用TIN106接收的时钟信号也进行选择,以便产生包接口定时信号。
比较逻辑线路440比较从TIN106的拷贝A和B接收的数据,并且当数据不符合时,置位差错标记。设有跟踪/奇偶寄存器用于测试来自现用TIN106的入境包数据和出境包数据。
图10c说明包数据字。包数据字包括8个数据位DA0-DA7,形成一个数据字节。奇数奇偶位与数据字一道传输。“data    here”(DAH)位信号数据被传输。
TIC子系统配置
图11是TIC86的方框图。TIC86包括TGC88、SRD94和TIS98。以双工方式实现TGC88、SRD94和TIS98,例如对每一部分均有拷贝“A”和“B”。如前所述,用全部的冗余实现拷贝,以使“A”或“B”插件能用于其他故障事件。
在最佳实施例中,采用4个TGC对88(TGC    0A/B、TGC1A/B、TGC2A/B和TGC3A/B)。每个TGC对88能支持16个GWY,总共能应用64个GWY82。
GWY82通过GWY请求和响应链路92连到TGC88。处理节点维持链路90连到TNC78和TGC88之间。TMC维持链路108连到TGC88和TMC102之间,而且也连到SRD 94和TIS98。
每个TGC88通过服务请求链路96连到SRD对94。TGC88通过通路/释放请求链路100连到TIS98,参见示于图11中的通路请求链路100a和释放请求链路100b。TIS98经过连接控制总线111连到TIN106。
TIC86对建立的处理节点之间包传输连接提供装置。TIC86支持三种一级请求:(1)服务请求,(2)通路请求,(3)释放请求。
如前所述,起始节点借助于通过起始GWY和关联的TNC写入服务请求寄存器从而启动服务请求。服务请求包含需将数据包传递到的那个服务节点的地址,TIC86传输服务请求到服务者GWY82,在服务者GWY82中将服务请求放置在服务请求排队中。排队包含服务请求未决的那个节点的所有起始GWY地址。当服务者GWY82准备接受服务请求时,服务者GWY82启动到TIC86去的通路请求。TIC86通过TIN106建立到服务者GWY82通路。当请求包已被传输后,服务者GWY82利用启动到TIN86去的释放请求释放该连接。TIC的子系统将在图12-14中详细说明。
TGC子系统
图12中极详细地对TGC88进行了说明。将连到特定的TGC88的16个GWY82的请求总线连到优先编码器和多路复用器568。优先编码器经过请求GWY地址总线572连到服务请求接口570,并且连到功能译码器574。请求GWY地址总线572连到多路复用器568的选择端,并连到TGC响应接口578的请求应答缓冲器576。多路复用器568连到功能译码器574,并 连到串/并行转换器580。功能译码器574还连到请求应答缓冲器576。
除服务请求接口570外,TGC88有释放请求接口584和通路请求接口586。请求GWY地址总线572将优先编码器566与服务请求接口570、释放请求接口584和通路请求接口586一起连接。目标地址总线588将串/并行转换器580连到服务请求接口570、释放请求接口584和通路请求接口586。服务请求“选入”总线590将功能译码器574与服务请求接口570连接。“服务请求缓冲器忙碌”总线592在服务请求接口570和功能译码器574之间提供回送信号。服务请求接口570经过服务请求“选出”总线596和服务请求地址总线598也连到响应接口578的服务请求缓冲器594。
释放请求接口584通过释放请求选通总线600和释放“缓冲器忙碌”总线602连到功能译码器574。释放请求接口584也经过起始“释放应答选通”总线606、起始GWY地址总线608、服务“释放应答选通”总线610和服务者GWY地址总线612连到响应接口578的释放应答缓冲器604。
通路请求接口经过通路请求选通总线614和通路请求“缓冲器忙碌”总线616连到功能译码器。通路请求接口586经过起始通路“应答选通”总线620、起始GWY地址/应答总线622、服务通路“应答选通”总线624和服务GWY地址/应答总线626连到响应接口578的通路应答缓冲器618。跟踪缓冲器628连到服务请求接口570、释放请求接口584和通路请求接口586。跟踪缓冲器628的输出连到维护微处理机630。维护微处理机 630从TMC维护总线108和处理节点维护链路90接收输入。维护微处理机630连到第二跟踪缓冲器632,缓冲器632连到GWY请求和响应链路92的响应总线270。
TGC88还包括定时发生器634,定时发生器从SRD94接收时钟和成帧信号,并将时钟和成帧信号传输到被连接的GWY82。
服务请求接口570通过包括入境和出境服务请求链路636和638的SRD请求链路96连到SRD94的拷贝A和B。释放请求接口584经过包括释放请求链路640和释放应答链路642的请求链路100b连到TIS98的拷贝A和B。通路请求接口586经过包括通路请求链路644和通路应答链路646的通路请求链路100a连到TIS98。
TGC88参与一级(连接)和四级(维护)两种协议,并为16个GWY82提供到另外的一级子系统的存取。GWY82将请求传输到请求总线266上的TGC88,并在响应总线270上接收响应。请求总线266在每个GWY82具有又链路的情况下点到地到达TGC对88的拷贝A和B。在每个总线支持8个GWY82的情况下,每个TGC88提供两个多投入端响应总线270(X和Y)。
四个TGC88中的每个均是双重的拷贝A和B,用8个拷贝支持所有下级的GWY82。每个GWY82为每个TGC复制提供单独的请求总线266,并且从两个TGC拷贝接收响应总线270。为了使一级功能部件能提供高度利用率,服务请求链路96、通路请求链路110a和释放请求链路100b跨接于所有相关部件、冗余的TGC88、SRD94和TIS98之间。
在维护通信外壳中TGC88在TMC102和TNC78之间 驻留。
TGC88主要的功能部件是(1)TGC请求接收机565,包括优先编码器566、多路复用器568、串/并行转换器580和功能译码器574,(2)TGC响应总线接口578,(3)服务请求接口570,(4)通路请求接口586,(5)释放请求接口584,(6)定时分配器634,(7)维护微处理机630。
TGC请求接收机565从连到TGC88的GWY82接受服务请求、通路请求和释放请求,并且发送请求给SRD94和TIS98。TGC请求接收机565解决对GWY请求的争用、应答对已选请求的接受,并且将请求传送到适合的输出接口。
与TGC88关联的16个GWY82共用一个公共请求接收机565。GWY82有机会在每400毫微秒请求周期内发出一次请求。请求接收机锁存所有在一周期内同时提出的请求,并在由优先编码器566决定的循环优先的基础上选择一个要接收的请求。TGC88确定是否被选请求在该周期内能够起作用,这要取决于必需的输出接口(服务570、释放584或通路586)是否忙碌。如果能起作用,发出请求应答信号给提出请求的起始GWY。所有其他的GWY82在每个后面接着的请求周期内继续提出它们的请求,直到它们接收到应答为止。一旦某个GWY82被选定,下个周期它变成为最低级的优先。
一旦请求链路由优先编码器选定,通过16∶1多路复用器568将请求选通到功能译码器574和串/并行转换器580。串/并行转换器汇编服务者GWY地址,功能译码器574决定正在请求的是哪种功能(服务、通路或释放)。
TGC请求总线接口
图12a和12b说明在请求总线266上接收的信号。如图12a所示,每个GWY请求总线266包括三种线:GWY请求线648、GWY地址线650和组地址线652。GWY请求线648串行地传送两位请求代码、跟踪标记位和奇偶位。图12b说明与两位请求代码相关的功能。如果两位代码等于“00”,请求属于服务请求。如果请求代码等于“01”,请求属于通路请求。如果请求代码等于“10”,请求属于释放请求。当请求代码为“11”时,发送的GWY是空闲的。
功能译码器574决定请求的性质,并产生信号到适合的请求接口570、584或586。因此如果请求属于服务请求,通过功能译码器574向服务请求接口570发送信号。类似地,如果请求属于释放请求,则功能译码器574产生信号给释放请求接口584。在通路请求情况下,功能译码器574给通路请求接口586发送信号。
GWY地址线650和组地址线652传输对应于要求的服务者GWY或“目标”GWY地址的位。GWY地址线650传输对应于一组16个GWY中的一个GWY输出的4位代码。组地址线传输规定多达16组GWY中的一个组的4位代码,以便利用说明的信号格式允许扩充到256个网间连接器。因此总数为256个的GWY可以在GWY地址线650用4位代码和在组地址线652用4位代码规定。
如果由功能译码器574选择的请求接口570、584或586在功能译码器574发送信号时是不忙碌的,在选择的输出接口置位 “先行”标记,指示请求正在由请求接收机565汇编。将应答经过响应接口578发送到请求GWY。在串/并行转换器中将目标GWY地址汇编后,起始GWY的地址附加给目标GWY地址。两种地址均在相关的输出接口570、584或586中装入寄存器。
从起始GWY与每个请求一起接收在GWY请求线上规定的优先位。请求接收机565中的检测逻辑线路(未示出)测试通过接收机多路复用器568选通的数据的奇偶性。当检测到差错时,置位差错标记,并置位中止位,以向其他子系统指示该数据是错的,并应略去。因为在数据汇编以前TGC88产生先行选通,所以中止位是需要的,而其后的子系统在接收数据之前接收该选通。
TGC响应接口578将接口提供给响应总线270。在每个总线容纳8个GWY82的情况下提供两个相同的响应总线。仅仅是因为考虑了电装入和传输线的缘故需要两个响应总线266。在给定的总线周期内使用一个信号总线。由响应接口578提供的功能列于表2。
表2
响应接口功能
请求应答
出境服务请求
服务者通路应答
发起者通路应答
服务者释放应答
发起者释放应答
TGC响应总线
图12C说明在响应总线270上传输的信号。GWY响应总线270在每个总线连接8个GWY82的情况下具有多投入端。每个TGC88提供两个总线,用总线X连接偶数GWY0、2、4、……14,而用总线Y连接奇数GWY1、3、5、……15。图12C说明在信号响应总线X或Y上的信号。每个总线分为两个子总线(总线1和总线2),而且编排为400毫微秒帧,每帧有4个阶段。
总线1用于服务、通路和释放请求应答和回送出境服务请求。在阶段1中正在产生请求应答的GWY地址的三个最高位安排在总线1,线0-2。GWY地址的最低位用于选择与被寻址的GWY关联的X或Y响应总线。如果请求应答对于选择总线是现用的,请求应答选通在选通1线上产生。
在阶段2中产生的服务请求的GWY地址三个最高位在总线1,线0-2上传输。GWY地址的最低位用于选择与被寻址的GWY关联的GWY响应总线X或Y。如果服务请求对于选择总线是现用的,服务请求选通在“选通1”线上产生。当服务请求选通信号为真时,包含在阶段3和4中的8位数据均装入被寻址的GWY82的服务请求fifo中。
对于服务请求为现用的帧,在阶段3和4中对应于起始节点的8位地址出现在总线1,线0-3上。最低位在第三阶段传输,接着地址的最高4位在第四阶段传输。在阶段3中选通线含有用于服务请求事务的跟踪标记,以指示是否需要跟踪。
总线2用于发起者通路应答、服务者通路应答、发起者释放应答和服务者释放应答。将正在产生应答的GWY82地址三个最高位在 总线2上在与特定应答相关联的段内传输。利用总线1,最低位用于选择X或Y总线。
在阶段1,将正在产生发起者通路应答的GWY地址的三个最高位在总线2,线0-2上发送。如果发起者通路应答对选择的总线是现用的,发起者通路应答选通在总线2,线3上发送。跟踪指示器信号在数据线上发送,并应用到阶段1的发起者通路应答事务和阶段2的服务者通路应答事务,如下述。
在阶段2,将正在产生服务通路应答的GWY地址三个最高位在总线2上发送。如果服务者通路应答对于已选择的总线是现用的,服务者通路应答选通在总线2的线3上产生。在阶段2,将通路应答信号选通到数据线,将其应用于阶段1的发起者通路应答事务和阶段2的服务者通路应答事务。通路应答信号指示通路应答是肯定的还是否定的。
在阶段3,将正在产生发起者释放应答的GWY地址的三个最高位选通到总线2上。如果发起者释放应答对于选择总线是现用的,发起者释放应答选通在总线2的线3上产生。当置位跟踪指示器时,对发起者释放请求事务启动跟踪功能。
在阶段4,将正在产生服务者释放应答的GWY地址的三个最高位在总线2上发送。如果服务者释放应答对于选择总线是现用的,服务者释放应答选通在选通线上产生。在阶段4中,将与服务者释放应答关联的跟踪指示器信号选通到数据线。当置位跟踪指示器时,对事务启动跟踪功能。
总线2上的奇偶线包含在总线1和总线2上的用于关联阶段全部数据的奇偶位。
在响应通过服务请求接口570由TGC88从SRD94接收的出境服务请求时,产生从TGC88到GWY82的出境服务请求。出境服务请求包含服务者GWY和GWY的地址以及发起者GWY的组地址。TGC响应接口使用服务者GWY地址对接收的GWY寻址,在与事务关联的数据区域中它发送发起者地址。
在响应从TIC子系统接收的通路应答事务时产生从TGC88到GWY82的服务者和发起者通路应答。当服务者和发起者GWY驻留于相同的TGC组时,服务者和发起者通路应答二者均在同一事务中接收。从TIC子系统接收的事务包含服务者和/或发起者GWY82的地址和一个位,用于指示正在传输肯定还是否定应答。由响应接口565利用两个地址独立地对两个接收的GWY进行寻址。
在响应从TIC86来的释放应答事务时,产生服务者和发起者释放应答。在这种情况下TGC响应接口578的格式和操作类似于对通路应答描述过的内容。
在响应接口578TGC88上提供跟踪监视器,由维护软件用于故障隔离。当由响应接口578处理的列在表2中的六种一级功能中的一种功能具有在关联事务中置位的跟踪指示器位时,在跟踪缓冲器632中置位标记,以指示跟踪已执行。将包含在事务中的任何数据信息都装入跟踪缓冲器632中。除了请求应答外对六个响应接口功能部件中的每一个提供单独的标记和跟踪缓冲寄存器。使这些寄存器适用于TGC维护处理机。当处理机读关联的寄存器时,清除标记。
在响应接口也提供奇偶产生逻辑部件。为了用于测试目的由GWY在响应总线传输的地址和数据信息上产生奇偶位。
TGC输出接口
服务请求接口570包括服务请求发射机570a和服务请求接收机570b。由发起者GWY82启动的入境服务请求由服务请求发射机570a传输到SRD94。由服务者GWY82指定的出境服务请求由服务请求接收机570b从SRD94接收。
入境服务请求包含服务者GWY地址、服务者组地址和起始GWY地址。从TGC请求接口565接收请求,地址信息存储在服务请求发射机570a的内部缓冲器中,以便当现行的请求正等待由SRD94接受时,新的请求能由GWY82排队。当服务请求发射机570a在其缓冲器中有数据时(或先行标记置位时),服务请求经过入境服务请求链路636发送到SRD94。从SRD接收的应答释放现行缓冲器,并使新的请求从GWY82接收。将入境链路提供给SRD94的两个拷贝(A和B),而将每个请求传输给上述两个拷贝。
由跟踪缓冲器628提供与入境服务请求链路636关联的跟踪缓冲器。当跟踪指示器位出现在入境请求中时,为了指示跟踪事务置位标记,所有请求的关联数据被装入缓冲器628。对包含在入境服务请求中的数据产生奇偶位,该奇偶位与用于测试的数据一同传输到SRD94中。跟踪缓冲器632与出境链路相关联。
出境服务请求包含服务者GWY地址、发起者GWY地址和发起者组地址。设有从SRD94的两个拷贝(A和B)到每个TGC88的出境服务请求链路638。现用的出境服务请求链路638由TGC维护微处理机630选择。TGC88从已选择的出境链路接收出境服务请求,并且将请求传递到TGC响应接口578。
为出境服务请求链路在服务请求接口570提供奇偶和比较监视 器。仅仅在现用链路上测试奇偶性,但将两个链路连续地进行比较,把相关的差错报告给维护微处理机。奇偶差错的检测禁止把出境服务请求传递到服务者GWY。
通路请求接口586包括通路请求发射机586a和通路应答接收机586b。由服务者GWY82启动的通路请求由通路请求发射机经过通路请求链路644传输到TIS98。相关的应答由通路应答接收机通路应答链路646接收。
通路请求包含发起者GWY地址、发起者组地址和服务者GWY地址。象上述的服务请求发射机570a那样,已接收的地址信息在通路请求发射机中双重缓冲。当通路请求发射机586a在其缓冲器中有未完成的请求时(或先行标记置位时),通路请求经过通路请求链路发送到TIS98。当TIS98接受请求时,TIS98在通路应答链路646上利用请求应答响应。应答使现行缓冲器被释放,新的请求能从GWY82接受。设有从每个TGC88到TIS98的两个拷贝的链路。为通路请求链路上的事务,在通路请求接口586提供跟踪缓冲器和产生奇偶位,它采用与在服务请求链路提供的跟踪设备相同的方式操作。
当TIS从TGC88接收通路请求和回送请求应答信号后,TIS必须确定请求的处置。当完成上述操作时,通路应答与指示请求有效性的信号(ACK/NACA)一道回送到服务者和发起者GWY82。通路应答链路646包含服务者通路应答区和发起者通路应答区。设有从SRD拷贝A和B二者到每个TGC的通路应答链路646。
现用通路应答链路646由维护微处理机630进行选择。TGC 88从所选择的链路接收通路应答信号并将该信号传送给响应接口578。现用信号也送至GWY82,从而使得GWY82接收来自两个TGC拷贝的信号。
在通路应答接收机586b内提供了用于故障检测的奇偶和比较监视器,对来自TIS98A和B拷贝的链路进行比较并在与服务请求链路的功能同步的现用链路中测试其奇偶性。
释放请求链路接口584包括一个释放请求发送器584a和一个释放应答接收器584b。服务者GWY起动的释放请求由释放请求发送器584a通过释放请求链路640送至TIS98,从而使应答信号通过释放应答链路642被释放应答接收器584b接收。除了在释放的情况下用来指明是否给予了请求的信号之外,用于释放请求应答链路的格式与用于通路请求应答链路的格式是相同的。
释放请求接口584与通路请求接口586在功能上是相同的。在TIS98中,通路请求选择器电路和释放请求选择器电路使用了相同的请求选择器电路。因此,除了没有ACK/NACK信号处理之外,释放请求发送器584a和释放应答接收器584b以与它们的通路请求对应部分586a和b相同的方式进行工作。
到冗余TIS98上的释放请求和应答链路640和642以与通路请求和应答链路相同的方式进行交叉连接,并使用相同的故障检测器和分析装置。
由于在TGC88上提供了时钟和同步测试逻辑,具有的状态信息可以用TGC维护微处理机630。
在MTN10维护外壳的体系结构中,TGC88服从于TMC102并优先于TNC78。在TGC88上提供通讯接口以接纳来 自两个TMC复制的两条总线。同样,两个TGC88提供一个节点维护链路90到TNC72。
维护处理机固件执行所需的报文交换和查询功能,并在TMC102和TNC78之间提供一条通讯通路。
SRD子系统
在图13的方框图中示出了SRD94。SRD94从来自4个TGC88的入境服务请求链路636处接收信号。入境服务请求链路636包括两条线,分别用于TGC88的A和B拷贝的每一个。4个2∶1多路复用器654连接到入境服务请求链路636上,以便选择来自每个TGC88的A和B拷贝。2∶1多路复用器654的输出接到用以选择4个TGC之一的两个4∶1多路复用器656。每个4∶1多路复用器656的输出连接到相应的串-并转换器658和660。串-并转换器的输出连接到入境数据锁存器662。
入境服务请求链路636的16条线也连接到冗余链路比较器664。冗余链路比较器664的输出连接到比较差错标记寄存器666。控制寄存器668连接到2∶1多路复用器654的选择端口。
输出被连接到优先级编码器672的请求锁存器670也接收来自2∶1多路转换器654的输出。优先级编码器672的一个输出分别接到起始组地址译码器700和锁存器674,而锁存器674又分别连接到入境数据锁存器662和4∶1多路复用器656的选择端口。优先级编码器672的第2个输出也连接到起始组地址译码器700以及控制和内部定时发生器676。控制和内部定时发生器676的输出分别连接到锁存器674、入境数据锁存器662、优 先级编码器672、服务者组地址译码器702、请求锁存器670以及串-并转换器658和660。控制和内部定时发生器676的输出还与输出多路复用器690-698相连接。控制和内部定时发生器676接收来自2∶1多路复用器678的定时输入,该输入包括40MHz信号、帧信号以及同步信号,而2∶1多路复用器678对来自TMC102的定时信号总线679的A和B拷贝进行选择。如图12所示,2∶1多路复用器678的输出被送至TGC88的定时发生器634。2∶1多路复用器678的输出也连接到优先级编码器672和时钟/帧测试电路712。2∶1多路复用器678的选择端口接到控制寄存器668。
入境数据锁存器662连接到出境数据总线680上,该总线680具有用于伺服GWY地址、伺服GWY组地址以及起始GWY地址的专用线。出境数据总线680连接到奇偶电路684和跟踪缓冲器686,奇偶错误缓冲器682也连接到奇偶电路684和控制寄存器668。奇偶电路684被连接到控制和定时发生器676。出境数据总线680也被连接到多路复用器690、692、694、696和698。多路复用器692、694、696和698还接收来自起始组地址译码器700和服务者组地址译码器702的输出。
出境数据总线680连接到服务者组地址译码器702和奇偶发生器706。包括总线选择线708在内的保持链路108连接到保持控制译码器和奇偶发生器/校验器710。保持控制译码器710分别连接到控制寄存器668、时钟/帧测试电路712、回送寄存器714、状态寄存器716、奇偶错误缓冲器682、比较差错标记666和跟踪缓冲器686。
通过出境服务请求链路638,SRD94还连接到TGC88上。出境服务请求链路包括多路复用器690-698的输出。
在工作过程中,SRG94经过入境服务请求链路636接收来自4个TGC88的入境服务请求。该SRD并经过出境服务请求链路638向与服务者GWY有关的TGC88传送出境服务请求。即使是在服务者和发起者GWY处于同一TGC组时,服务请求也要通过SRD94的路经。在A和B拷贝中,SRD94是完全相同的,并且在SRD对和TGC对之间的相互连接也是交叉连接的。
SRD94在入境服务请求链路636上接收入境服务请求,并将该请求传送给用于将有关请求发送给与服务者GWY有关的TGC88的出境服务请求链路638。2∶1多路复用器654从4个TGC的A和B拷贝的入境服务链路636来选择,多路复用器654的选择端口由TMC102可操作地进行控制,TMC102通过保持控制译码器710对SRD94进行存取。通过保持控制译码器710,TMC102监视差错标记寄存器666,它接收来自冗余链路比较器664的输入。冗余链路比较器664对从来自每个TGC88的入境服务请求链路的A和B拷贝所接收的数据进行比较。
根据存在于差错标记寄存器666和奇偶差错标记寄存器682中的差错标记,TMC102确定入境服务链路的A和B拷贝是否将被用于每个TGC88。
通过TGC88,优先级译码器672还同时解决了对SRD94的争用问题。结合图12的叙述,类似于TGC88的优先级的确定,由于同时请求而引起的对接收机的争用问题将在改变优先级的基础上得以解决。入境链路上的请求选通被锁存并被传送至优先级编码器 672,在一个周期内由优先级编码器672所允许的TGC88在下一个400毫微秒请求周期内变成了最低优先级。除了选择将被处理的请求之外,优先级编码器还确定发起者组地址,并把该地址传送给起始组地址译码器700。作为响应,起始组地址译码器700产生请求应答信号,并将该信号传送给与起始GWY相关的TGC88。
由优先级编码器672选择的服务链路636上的数据通过多路复用器656传送给串-并转换器658和660。所接收的数据包括服务者GWY地址、服务者组地址、起始GWY地址、跟踪指示符和奇偶标记。该数据传送给入境数据锁存器662,并且服务者组地址发生器702产生服务请求选通脉冲给与服务者GWY82相关的TGC88。如果服务请求中含有跟踪指示符,那么,在请求中所接收的数据被装入跟踪缓冲器686并且将跟踪标记置位。跟踪指示符还被送到出境服务请求链路638。通过保持控制译码器710可采用跟踪指示符和奇偶标记。
服务者地址译码器720使用存贮在入境锁存器662内的服务者组地址去确定将被给予请求的出境链路638。经过由服务者组地址译码器702选择的出境链路,将起始GWY地址、起始组地址、服务者GWY地址、跟踪指示符和奇偶位(经地址域产生的)传送给适当的TGC88。出境服务请求被传送给各个出境服务请求链路638上服务者TGC对的两个拷贝上。
SRD94通过TMC维护链路108接收来自TMC102的两个拷贝的40MHZ时钟信号和帧信号。总线选择线708用来选择TMC102的适当的拷贝。现用定时信号被用来调节除了维护控制译码器710之外的SRD上的所有功能。该现用信号被缓冲并被 传送给4个TGC的两个拷贝,以为GWY子系统82提供时基。
维护控制译码器710通过TMC维持链路108提供TMC102对SRD94的存取。TMC12通过控制寄存器668和维护控制译码器710控制SRD的平面选择、跟踪和定时选择,并监视来自奇偶差错标记缓冲器682、跟踪缓冲器686、比较差错标记寄存器666的奇偶标记和配置状态。维护控制译码器710连接到来自每个TMC拷贝102的总线上,但仅是现用的TMC能对SRD94进行存取。用来控制存取的现用TMC102与用来定时分配的现用TMC102无关。回送寄存器714允许现用总线被测试。
TIS子系统
现在参见图14,图14示出了TIS98。TIS98包括4个功能部分,即通路请求选择器部分(PRS)718;释放请求选择器部分(PRS)720;维护接口部分722和传送交换接口部分(TII)724。
PRS经过通路传送请求链路100a接收来自TGC88的信号。两个TGC拷贝A和B连接到冗余链路比较逻辑726和锁存2∶1多路复用器728上。多路复用器728的输出连接到4∶1多路复用器730和请求锁存器732。请求锁存器的输出连接到优先级编码器734,优先级编码器734的输出连接到4∶1多路复用器730的选择端口。4∶1多路复用器730的输出接到串-并转换器735,而该串-并转换器735又连接到数据锁存器736,而且优先级编码器734的输出也接到数据锁存器736。
数据锁存器736连接到PRS总线768。PRS总线768 连接到奇偶校验逻辑770、跟踪缓冲逻辑772和选通译码和奇偶发生器逻辑774。选通译码和奇偶发生器逻辑774和PRS总线768也连接到8∶1多路复用器776,776的输出被连接到4个TGC88的通路应答链路646。
释放请求选择器部分720从4个TGC88的两个拷贝中接收释放请求链路100b。释放请求选择器部分720的设计借鉴了通路请求选择器部分718的结构,它具有冗余链路比较逻辑738、锁存2∶1多路复用器740、4∶1多路复用器742、请求锁存器744、优先级编码器745、串-并转换器746和数据锁存器748。
数据锁存器748被连接到PRS总线778,该总线778分别连接到奇偶校验逻辑780、跟踪缓冲逻辑782、选通译码和奇偶发生器逻辑784和8∶1多路用器786。8∶1多路复用器786连接到4个TGC88的释放应答链路642。
维护接口部分722接收从TMC102来的维护总线108。维护总线108连接到维护控制和译码逻辑750,750被连接到内部维护总线752。内部维护总线752被连接到回送寄存器754、时钟帧测试寄存器756、配置寄存器758、状态寄存器760和保持控制寄存器762。维护接口部分722也与来自TMC102的定时总线679相连接。定时总线679的拷贝通过2∶1多路复用器764传送给TIS控制和定时发生器766和时钟帧测试寄存器756。控制和定时发生器766的输出连接到PRS718、RRS720和TII724的各个元件。
PRS总线768和RRS总线778被连接到用于提供到TII 内部地址总线790去进行存取的多路复用器缓冲器788。TII内部地址总线被连接到维护GWY    RAM存取逻辑792、GWY状态RAM794和锁存多路复用器796。GWY状态RAM794被连接到TIN选通控制器798和应答控制器800。应答控制器800被分别连接到PRS718和RRS720的选通译码和奇偶发生器逻辑774和784。TIN选通控制器798的输出被连接到TIN连接控制总线111和锁存多路复用器796。维护GWYRAM存取逻辑792被连接到维护控制器802。多路复用器控制器804被连接到多路复用器缓冲器788和锁存多路复用器796。
TIS98驻留在4个TGC88和TIN106之间。TIS98控制分别由PRS718、RRS720和TII724提供的三种不同的硬件功能。TIS98也包括维护接口722。
TMC通过TIS维护接口722来控制和监视TIS。维护总线108连接到来自两个TMC拷贝的TIS98上。维护接口722类似于与图13有关的SRD94所示的维护接口。TMC102具有对跟踪缓冲器772、比较逻辑726、GWY    RAM存取逻辑792、GWY状态RAM794和奇偶逻辑770的存取功能。
TMC102可用两种方式对GWY状态RAM794进行存取。在第一种方式中,为了同步的请求处理,TMC102允许每400毫微秒周期一次对RAM进行同步存取。在异步的第二种方式中,为了予置和恢复,请求维护被传送给所有的4个TGC,以便暂停用于服务的所有请求:服务请求、通路请求和释放请求。在第二种方式中,TMC102可对状态RAM794进行直接存取。
TMC102通过维护接口722来控制请求链路640和644 的选择并监视状态寄存器760中的状态标记,包括奇偶差错、比较差错、跟踪选择和定时选择。
用于TIS98的定时控制来自40MHZ时钟和通过TMC定时总线679从TMC102所接收的帧信号。除了对GWY状态RAM794的存取之外,定时信号从两个TMC拷贝来接收,由现用TMC102置位的定时选择毕特用来选择现用定时信号,通过维护接口722所执行的控制和状态功能并不依赖于系统的时基。
PRS718和RRS720的作用类似于SRD94的优先级编码器部分。根据冗余链路比较器逻辑726和728以及奇偶监视的结果,TMC102选择TMC通路请求链路644的拷贝A和B可用于每个TGC88。TMC102选择使用锁存2∶1多路转接器728的所希望的复用。来自4个TGC88的请求被存贮在请求锁存器732和744中。如果在一个给定的周期内出现了多个请求,那么相应的优先级编码器734和745就要选择到底是哪一个请求将要在这个周期内来进行处理。优先级编码器734或745选择使用4∶1多路复用器730或742的TGC88。从请求链路644和640所接收的串行数据在串-并转换器735和746中由串行变为并行传送出去,该并行数据被存贮在数据存贮器736和748中。
TII724通过TIN106决定连接和释放电路。如果TII接收通路的请求被承认,则TII连接被请求的通路并对通路请求作出应答。TII724也接收释放请求并对该释放请求作出应答。TII724保持GWY状态RAM中每个GWY82的状态。每个GWY82在GWY状态RAM794中都有存贮单元。通过向相应 于忙碌GWY82的存贮单元装入逻辑“1”和清除空闲GWY82的存贮单元可以迅速地确定和改变任何特定的GWY82的状态。
通路请求和释放请求分别由PRS718和RRS720传送给TII724。每个通路请求和释放请求被传递给与连接有关的服务者和发起者GWY地址。
对通路请求而言,TII724必须确定当时没有用于任一所含的GWY82的连接。如果两个GWY都不可使用,那么TII就要向TIN106传送两个GWY82的地址,并发出应答信号给其GWY忙碌信号未被置位的PRS718。然后在GWY状态RAM794中,GWY82被标记为忙碌。
GWY状态RAM具有用于该系统中每个GWY82的地址存贮单元。存贮在每个存贮单元中的数据指示相应的GWY82是否处于忙碌状态。如果发起者或服务者GWY中的任何一个处于忙碌状态,那么,将不向TIN106发送地址,并向其GWY忙碌信号已经置位的PRS718传送一个应答信号。在这种情况下,GWY状态RAM79的状态将原封不动地保留下来。
对释放请求而言,TII724改变GWY状态RAM794以指出相应GWY处于空闲状态。由于一级规程总是允许释放,所以就没有这些事务处理所须的证实。TII724向PRS720发送一个应答信号。
TII724能够分辨每种形式的一个请求,例如通路请求、释放请求、每400毫微秒请求或每秒2.5兆请求。每400毫微秒请求周期分为三个阶段,即通路请求阶段、释放请求阶段和维护存取阶段。
在通路请求阶段的开始部分对通路请求信号取样,如果它不是真实的,则不起任何作用。如果通路请求信号是真实的但通路请求异常结束信号不是真实的,则起动通路请求周期。异常结束信号由来自PRS接收机718的检查链路奇偶和异常结束位组成。
同样,在释放请求阶段的开始部分对释放请求信号取样,如果该信号是真实的但释放请求异常结束信号不是真实的,则起动释放请求周期。反之,在释放阶段不发生任何动作。
维护存取阶段对TMC102进行取样,以用来自GWY状态RAM794读出和/或写入,从而对正在请求的存取作出响应。
图14是一个阶段图,它表示了假设在所有3个请求,即通路请求、释放请求和维护请求都正在进行的情况下,用于每一个请求的最佳阶段。
在通路请求阶段,发起者GWY地址被选通送入GWY状态RAM794,用于通路请求的发起者GWY的状态从GWY状态RAM794读出以确定发起者GWY是否处于忙碌状态。接着,服务者GWY地址被选通送入GWY状态RAM794,读出用于通路请求的服务者GWY的状态,以确定它是否处于忙碌状态。如果GWY状态RAM794指出其中有一个GWY82处于忙碌状态,那么通路应答信号就要被送往其GWY忙碌信号已被置位的PRS718并结束通路请求周期。另一方面,如果两个GWY都处于空闲状态,那么,通路应答信号将被送往其GWY忙碌未被置位的PRS718并继续通路请求周期。
当PRS718从位于通路请求链路102a上的一个TGC88接收一个通路请求时,它把一个请求应答信号回答给正在请求的 TGC,并把通路请求传送给TII724。作为应响TII给出具有用于指明请求是否已经给予的GWY忙碌信号的通路应答信号。然后,通过通路请求链路100a的通路应答链路646,PRS718将向发起者和服务者GWY传送通路应答信号。该应答信号包括一个指明通路是否已被连接的信号(ACK/NACK)。正在请求的TGC的组地址由优先级编码器734规定。
由串-并转换器735所转换的数据被送给TII724,该数据包含有服务者GWY地址、发起者GWY地址、发起者组地址和跟踪指示符。当跟踪指示符在接收通路请求中被置位时,接收机地址数据锁存器736中的数据被装入跟踪缓冲器逻辑772并且置位“跟踪完成”标记。跟踪指示符也送往TII724和PRS718,这样由PRS718发送给GWY82的后续通路应答都具有已被置位的跟踪指示符,其结果是在整个附加规程阶段都传送了跟踪。
PRS718提供了奇偶和比较测试。从冗余链路所接收的数据和由于差错而置位的标记进行比较。利用由于差错而置位的适与标记来测试链路上所接收的奇偶位。
当TII724对来自PRS718的通路请求起作用时,它将向PRS718回答一个指示请求状态的GWY忙碌信号作为通路应答,来自TII724的通路应答将经过通路应答链路646起动一个从PRS718到发起者和服务者GWY的通路应答周期。GWY忙碌信号传送给具有用来指明请求是否被给予应答的GWY。
来自TII的通路应答使得服务者的GWY和组地址被装入选通译码和奇偶发生器逻辑774。服务者和发起者组地址由选通译码器774译码以选择通路应答链路646,在该链路646上将发送通 路应答。在应答链路上将发送用于所有4个TGC的服务者和发起者GWY地址。
图14b示出了在通路请求链路644和通路应答链路646上发送的信号。通路请求链路644经第一链路发送用于发起者网间连接器地址(OGWAO-3)和发起者组地址(OGPAO-3)的4个位代码。服务者网间连接器地址(SGWAO-3)与异常结束标记(ABORT)、请求选通(RSTB)、跟踪指示符(TRC)和奇偶位(PAR)一起经由第2链路传送。请求选通对于在TGC88中进行请求是一个先行请求。
和跟踪指示符和奇偶位一起,通路应答链路646还在第一链路发送发起者和服务者网间连接器地址,并在第二链路发送请求应答(RACK)、发起者选通(OSTB)、服务者选通(SSTB)和肯定应答(PAK)。
在相关请求链路上产生请求应答以响应RSTB信号,该请求应答表明可以发送新的请求。发起者选通表明它所在的那个区域含有发起者应答。而服务者选通表明它所在的那个域包含有服务者应答。如果发起者和服务者网间连接器处于同一组内,那么一个域可含有发起者和服务者两个应答。该肯定应答被加到通路应答上。如果PAK是真实的,那么相应的事务处理就含有肯定应答。
PRS720的作用基本上与PRS718相同。但是GWY忙碌信号不在RRS720和TII724之间的接口内限定。而且,对RRS720来讲,到GWY的相应GWY忙碌信号也不作限定。
如果继续通路请求周期,那么发起者GWY地址被选通传送给GWY状态RAM794,且将发起者GWY标记为忙碌。访问者 GWY地址被选通送往GWY状态RAM,并且访问者GWY也被标记为忙碌。随后,访问者和发起者GWY地址被发送给TIN106以在期间建立通路。
如果利用通路请求数据来接收所指示的跟踪,并给予请求,则跟踪踪指示符将与GWY地址一起传送给TIN106。通过传送给TIN的GWY地址产生奇偶位。
在释放请求阶段中,与释放请求有关的发起者GWY地址被选通传送给GWY状态RAM794,并将发起者GWY标为空闲。另外,与释放请求有关的访问者GWY地址被选通传送给GWY状态RAM,并将访问者GWY标为空闲。一个用来表明释放已被执行的释放应答信号被送至RRS720。
在维护存取阶段,TMC希望所有取的GWY地址被选通送入GWY状态RAM794并执行读或写操作。对于一个读操作,除了GWY地址以外,随后的TMC读周期也表明GWY状态RAM794的状态。到GWY状态RAM的维护存取接口有能力以同步方式监视一个特殊的GWY地址,或在异步方式中以顺序读的连续方式监视整个GWY状态RAM794。
对于写操作,当工作于异步方式时,立即执行对GWY状态RAM的修改。上述有关读操作时用于单个或连续存取的能力也同样适用于写操作。
TMC子系统
现在参见图15,图15示出了TMC102。TMC102被连接到具有A和B拷贝的管理维护链路104,管理维护链路104连接到双向缓冲存贮器806,该缓冲存贮器806利用Lito (后入先出)808可操作地连接到管理维护链路104。Lito808连接到地址/数据总线810,它也连接到回送寄存器812、控制总线选择缓冲器830、EPROM814和RAM816,同时还连接到I/O端口818的地址/数据端口、维护总线缓冲器820、822、824和826的地址/数据端口以及收发机828。来自重复TMC拷贝的控制总线被接到I/O缓冲器830。控制地址译码器844的输出分别接到缓冲器820-826的控制端口、EPROM814的端口832、834和836、RAM816和I/O端口818,还接到回送寄存器812的控制端口、I/O缓冲器846和缓冲器848。地址总线840被连接到锁存器842、控制地址译码器844、RAM816和EPROM814。
维护链路的接收部分845包括总线A、总线C,总线KA和总线KB被连接到I/O缓冲器846。缓冲器846的输出也连接到回送寄存器812的数据端口和缓冲器848的输入端口。微处理器850具有连接到定时发生器/测试器电路854的时钟寄存器。定时发生器/测试器电路854的输出连接到缓冲器856和858,856和858又分别连接到定时链路679的定时总线A和C。
微处理机850的地址/数据端口连接到缓冲器848、收发机828和锁存器842。微处理机850的控制端口连接到控制地址译码器844。微处理机850的复位端口接到予置寄存器860。予置寄存器860连接到双向缓冲器806。
缓冲器820和822连接到维护总线108的发送部分861、总线A和C,缓冲器824和826被连接到维护总线108的发送部分、总线KA和KB。
TMC使用以EPROM为基础的微处理机,最好是使用具有128K字节存贮空间的Zilog    Z8000微处理机。TMC102经过管理维护链路104与系统管理处理机76互通信息。
发送维护总线A连接到维护链路108的TIC底面上,TMC拷贝102位于该链路108内。发送维护总线C连接到重复TMC拷贝102所在的底面上。发送维护总线KA连接到TGC88的A拷贝,发送维护总线KB连接到TGC88的B拷贝。
同样,接收维护总线A和C与维护链路108的重复TIC底面交叉连接。接收维护总线KA和KB与TGC拷贝交叉连接。
定时总线A和C也与TIC底面交叉连接。
在操作中,TMC102在MTN10内提供定时、定时测试和维护外壳通讯。为了配置和测试,TMC102经过管理维护链路104接收报文,并经过维护外壳将该报文分配给TNC78和TGC88。TMC也接收来自TNC78和TGC88的故障报告用来和系统维护处理器76交换信息。
TMC102不使用用于包传送的总线即可对MTN10内的所有子系统进行存取。这就建立了一个通讯外壳,它的工作与涉及到连接控制与包传送机构的所有控制和数据通讯以及定时无关,这就提供了一种用于在不中断交换操作情况下配置和故障分析的方法。
TMC102提供了用于MTN10的时基。TMC102为TIC86内的每个冗余插件提供作为帧信号的400兆赫时钟和每2微秒25毫微秒脉冲。
TMC102作为一个交换装置越过一个通道,与MTN10连接控制和包传送逻辑无关。在操作TMC102产生故障的情况下, 冗余TMC承担控制。在底面上的两个TMC用于故障分析。
在TMC102和维护链路108上的任何子系统之间的通讯产生故障的情况下,TMC102可以设法以一系列方法中的一种去隔离故障子系统。如果被寻址的子系统受到怀疑,则TMC102将直接对着自己的回送寄存器812进行通讯。这就允许测试模式通过传送链路861、维护总线108和接收链路845而写入,为此,运用了通讯方TMC102和维护总线108的所有特征。这样,TMC102可以切断它本身和出现故障的维护总线108。
随着由TMC102起动的所有地址和数据一起传送奇偶。附加子系统在从TMC102接收的所有数据上执行奇偶检验。位于每个子系统上的寄存器被周期地询问以确定该寄存器是否发生了奇偶差错,TMC102能够随着地址和数据的传输来转移奇偶差错。TMC102也可以把奇偶差错引入到自己的接收机中。
微处理机850(最好是Zilon    Z8002)提供TMC处理控制。Zilog    Z8002是16位微处理机,它能够对64K字节的I/O空间和高达128K字节的存贮器空间进行寻址。每个TMC含有64K字节的ROM814和64K字节的RAM816。子系统通过I/O端口818来寻址。I/O端口818用于控制在管理维护链路104上的数据发送和状态信息,并用于选择现用通道总线。
TIN子系统
现在参见图16,图16给出了表示TIN106的方框图。TIN106从TMC102接收定时总线679的A和B拷贝。通过控制寄存器862和多路复用器864来选择现用定时信号。现用定时信号通过GWY定时发生器868发送给GWY82。GWY 插件定时发生器把40MHZ时钟分配给GWY,用以恢复和传输数据。
第一32GWY(0-32)通过入境包传送链路102a连接到第一TIN插件的微分接收机(differential    receiver)870上。微分接收机870的输出接到6(hex)锁存器872。6(hex)锁存器872与来自第2个TIN的6(hex)锁存器的输出一起接至矩阵874,来自第2个TIN的6(hex)锁存器处理第2个32GWY链路(32-63)。矩阵874还经连接控制总线111并通过矩阵连接逻辑876和连接控制总线监视器877接收来自TIS98的数据。矩阵874通过锁存器878和微分翻译器880连接到包传送110的出境GWY链路110a。矩阵874还连接到包链路监视器882,882又连接到TIN内部寄存器884、TIN内部寄存器884通过多路复用器868接收来自矩阵连接逻辑876和TMC102A和B复制的输入。
TIN106含有两个TIN插件,其中的一个示于图16中。子系统是64×64纵横式矩阵,每个插件提供64×32纵横矩阵。每半个TIN承受32个GWY插件用以转换包数据。TIS98通过连接控制总线111向矩阵的连接提供控制。每半个TIN通过TMC维护总线108连接到TMC102的两个拷贝上,以允许对TIN内部寄存器884的TMC102进行存取。每半个TIN还连接到入境包链路和出境包链路,以用于32GWY插件。
来自入境链路110a的数据被传送给正在接收数据的卡片文件上的矩阵874,并被发送给另外半个TIN。从两半个TIN接收 的数据传送给每个插件上的矩阵。该矩阵能够在矩阵连接逻辑876的控制下把与两半个TIN有关的64个入境链路110a中的任何一个转换成它自己的32个出境链路110b的问候中的一个。
当在访问者GWY和发起者GWY之间需进行连接时,访问者GWY被连接到由矩阵连接逻辑876提供的双向通路上的起始GWY上。发起者GWY和访问者GWY的地址由TIS98在连接控制总线111上进行传送。两个地址被装入矩阵连接逻辑876中的寄存器,从而起动连接周期。
两个事务处理(访问者到发起者和发起者到访问者)所需的连接是在两个阶段内完成的。其出境链路与起始GWY有关的那半个TIN利用访问者GWY地址和起始GWY的低位5位装入矩阵中的控制锁存器以构成所要求的连接。在第二阶段,执行同样的过程,只是两个GWY地址的作用相反。
每半个TIN承担用于包链路的奇偶和跟踪监视。从入境包链路110a接收的数据可以被连接到包链路监视器。由TMC102来选择被监视的链路。当检测到一个奇偶差错时,在包链路监视器882中将奇偶差错标记置位。每个通过TIN传送的包的标题的第一个字节中含有跟踪指示位。当已选择的被监视链路上的包跟踪指示符被置位时,则该包跟踪周期被起动。监视器产生用于包的纵向冗余代码、装载跟踪缓冲器上的结果并表示缓冲器已被加载的跟踪完成标记所置位。
TIS98利用每个GWY地址在连接控制总线111上传送奇偶位。TIN106上的奇偶检测逻辑检测奇偶性,当检测到一个奇偶差错时,则位于连接控制总线监视器877内的控制总线奇偶差 错标记被置位。跟踪指示信号可以在连接控制总线111上得到。当用于总线周期的跟踪信号被建立时,两个GWY地址、奇偶位和在那个周期内传送的跟踪信号被装入两半个TIN上的跟踪缓冲器。建立的“跟踪完成”标记表示缓冲器已被加载。
在连接控制总线监视器877的状态寄存器中也可以得到连接差错位,该毕特表明接收TIS总线选通中的一个,而不是两个TIS总线选通。
维护外壳概述
图17示出了维护外壳886的概观。TMC102经管理维护链路104连接到一对系统管理处理器76上。TMC102经TMC维护链路108进一步连接到SRD94、TIS98和TIN106。TMC维护链路108还把TMC102连接到TGC88。TGC88通过处理节点维护链路90连接到TNC78。第一群集总线74还把系统维护处理器76和另一处理器72连接到TNC78。处理节点链路84还把GWY82连接到TNC。
维护外壳提供MTC10的予定故障检测、故障分析和配置。维护外壳886的工作与一级和二级硬件无关,它被设计成向连接控制和包传送硬件的操作提供“窗口”。
对在MIN10内的故障检测提供了一系列机构,为处于各卡片文件级子系统间的每个传送链路提供奇偶差错检测和比较误差逻辑。在处理节点接口内提供了超时事务处理。在重复链路的接收机上提供了比较逻辑。例如,在SRD94上提供了比较逻辑,用于比较从一对TGC拷贝88所接收的数据。通过维护外壳886监视奇偶和比较检测逻辑。当检测机构中的一个一旦检测出错误时,则事务处理跟 踪装置就要求到一个可更换单元去分析引起差错的故障。通过建立在一级和二级规程中所规定的跟踪指示符来处理节点起动事务处理跟踪。在MTN中的每个子系统中,提供了跟踪缓冲器,并向这些缓冲器中装入有关的正在被跟踪的事务处理的适当信息。在跟踪事务处理完成以后,通过维护外壳886,向跟踪缓冲器提出询问以确定在什么地方出现了事务处理故障。
维护外壳886是由通过专用维护链路与处理器连接在一起的分层处理器组成的。系统维护处理器76处于分层的顶部并与从MTN到MTN内TMC102中的子系统互通信息。TMC直接监视和控制SRD94、TIS98和TIN106子系统上与维护相关的逻辑。在分层结构中低于TMC102的下一层是TGC88的维护部分。在TGC中以维护逻辑为基础的处理器控制和监视TGC上其它的维护功能,并用来在TMC102和TGC88有关的16处理节点之间传送维护报文的串行分配指示。
在维护外壳886内的所有元件都是完全相同的,并且在各元件之间提供了交叉耦合通讯链路。
在维护控制中,TMC102从属于系统维护处理机76。TMC102优先于壳内的TGC88。在TGC88或低于TGC的TNC78中起始或结束的系统维护处理器的报文通过TMC102传送。
定时岛
图18示出了在MIN10中“定时岛”的应用。由于TMC102的每个拷贝提供各自的时钟信号,TMC102向SRD94、TIS98和TIN106提供40MHZ的时钟和帧信号。GWY82从与GWY有关的TGC88的每个拷贝和TIN106的每个 拷贝接收定时信号。TNC78从GWY82接收定时信号。
MTN10的时基用于成帧的一个40MHZ时钟和一个500KHZ同步信号。时基由TMC102产生并且分配给除了GWY82和TNC78之间的计时信号以外的整个系统。为了允许用于处理节点链路的长达100英尺的长度,传送速率被限制在4MHZ。
定时岛的原理使得在MTN10中定时偏斜的影响为之减小,通常的方法是在岛范围内以低速使得高速信号重新同步。
从TMC102的两个拷贝到TIC底面都分配了定时信号,即对SRD94的两个拷贝、TIS98和TIN106都分配了定时信号。对选择定时信号的控制如下所述,即在这一级的所有插件都从同一个TMC拷贝来选择定时信号。对于在这级插件之间所有相互连接的定时都来自所选择的定时信号。插件之间的大部分相互连接以每秒20MHZ的速率工作,这不包括在TIN子系统内两个TIN插件的相互连接。
TGC88从SRD94接收40MHZ时钟和帧信号。TGC88使用这些信号去恢复出境数据并把该数据传送给TIC底面内的插件。定时信号从SRD94的两个拷贝分配给TGC88。在TMC102的控制下,在TGC88上独立地选择现用定时信号。
TGC88把40MHZ时钟和帧信号分配给GWY82的下一级。GWY82和它们相关的TGC88间的相互连接以每秒10兆位速率工作。由于存在整个TGC88的附加定时偏斜的累积,因而其速率较慢。在TNC78的控制下,TGC88的两个拷贝把定时信号分配给GWY82,并在GWY82中进行现用信号的选择。
在TIN106和GWY82之间以每秒40兆位的数据速率进 行数据分配。包括40MHZ时钟和帧信号在内的出境数据和定时信号从TIN的两个复制分配给网间连接器。TIN复制的一个被选择为现用拷贝,并且来自那个拷贝的定时信号用来产生用于GWY包接口的内部时基。由TIN的冗余拷贝发送给GWY的定时信号的可能偏斜是使用来自另外一面的定时信号不能可靠地接收来自这一面的数据。使用来自那个TIN拷贝的定时信号,在TIN和GWY之间必须进行数据传送。这是通过在GWY82上提供用于TIN106两个拷贝的各自的包接口来实现的。定时信号从它们各自的TIN插件106分配给两个GWY包接口。使用来自相应TIN106的时钟,使得40兆位的数据被恢复和发送。使用来自TIN的时钟和帧信号,使得出境数据从串联转换成并联位。这些并联数据在4MHZ速率上与GWY的内部时基重新同步。入境数据在并联范围内与TIN时基同步,然后使用TIN时基把这些数据从10位并联转换成40MHZ串联数据流以用来向TIN传送。
用于在GWY82和与它相应的TNC78之间进行传送的定时来自GWY插件的内部时基。4MHZ时钟来自从所选TIN106接收的时钟信号,该时钟被传送给TNC78,用以恢复从GWY82送来的4MHZ并联数据。TNC78从由GWY82所接收的时钟中得到4MHZ发送时钟。TNC78将发送时钟送到具有传输数据的GWY82。GWY利用在发送总线和阶段比较电路上的“数据在这里”信号使得发送数据与它的司令部时钟同步。
MTN的结构利用了两个主功能支路分层,就定时而言,与包传送相关的支路与连接控制相关的支路之间的相互作用极少。对于传输链路的物理限制条件在MTN中不同元件之间是极不相同的。和希 望减少复杂数据以及定时接口技术一起,这些结构的考虑是针对着在控制分层一般结构后面的分层定时来分配的。复杂定时分配技术,例如阶段自动跟踪回路和同步缓冲,比起通常用于MTN的直接定时逼近法来说不但成本高而且可靠性降低。在定时分配分层中,规定了“定时岛”,就定时偏斜而言,“定时岛”是独立的。另外,当需要在同级“定时岛”之间相互作用时,在“定时岛”边界间的相互作用是以与在那一点的定时偏斜相一致的数据速率完成的。GWY的包接口是在“定时岛”间相互作用的一个例子。A和BTIN面构成了在GWY上相互作用的两个“定时岛”。
在每个“定时岛”内,数据发送和计时分配技术是以物理结构为基础的。影响设计的因素包括:被连接给每个子系统的信号的数量、这些信号的带宽要求以及传输线的长度。例如,被在TGC和SRD和TIS之间连接的信号数量相对低时,传输线就短并且带宽的要求就高。用于这些链路的信号数据速率是每秒40兆位,但可发现,对于这个传输速率来说将存在过量的定时偏斜。由于每一线都工作在每秒20兆位的速率,因而为每个信号装备两传送线提供了一种解决的方法,它包含每个子系统I/O引线的可接受的数量也满足了所要求的定时偏斜的量。
虽然上面已详细叙述了本发明,但必须指出的是各种变化、替代和更替均认为是在附加权利要求所规定的本发明的精神和范围之内。

Claims (22)

1、一种用于在各处理单元之间提供连接的交换网络,其中使用了连接到各相关处理节点上的接口装置,所述处理单元中的一个或多个处理单元连接到这些相关处理节点上,其特征在于所述交换网络的改进包括:
管理装置,用来确定所述接口装置的状态;
请求分配器装置,它可操作地连接到所述接口装置,用来把有关的通讯请求从一个起动处理单元发送给一个所选择的处理单元;和
矩阵装置,响应来自上述管理装置的一个适当的信号,用来在所述起动和所选择的处理单元之间建立点对点的连接。
2、根据权利要求1所述的交换网络,其特征在于还包括信息控制装置,用于将多个处理单元连接到一个信号处理节点,从而在所述多个处理单元和信号接口装置之间提供连接。
3、根据权利要求2所述的交换网络,其特征在于其中所述的信息控制装置包括查询上述多个处理单元从而确定有关连接的请求是否存在,并把所述有关连接的请求发送给上述接口装置的装置。
4、根据权利要求1所述的交换网络,其特征在于还包括组控制装置,用来在多个接口装置和上述请求分配器装置之间传送信息。
5、根据权利要求4所述的交换网络,其特征在于其中所述组控制装置还可操作地在多个接口装置和上述管理装置之间传输信息。
6、根据权利要求1所述的交换网络,其特征在于还进一步包括维护装置,用来监视正在通过该交换网络进行传输的信息的完整性。
7、根据权利要求6所述的交换网络,其特征在于其中所述的维护装置包括用来检验与通过该交换网络所传输信息有关的奇偶标记的装置。
8、根据权利要求1所述的交换网络,其特征在于还包括用来跟踪该交换网络传输的所选择的信息的装置。
9、根据权利要求1所述的交换网络,其特征在于还包括时钟装置,它产生定时信号给上述接口装置、请求分配器装置、矩阵装置和管理装置。
10、根据权利要求9所述的交换网络,其特征在于其中所述定时装置包括用来产生定时信号给所述矩阵装置的第一定时装置和与上述矩阵装置有关的用来产生定时信号给所述接口装置的第二定时装置,这样就可减小在所述矩阵装置中所使用的定时信号和所述接口装置中所使用的定时信号之间的偏斜。
11、根据权利要求1所述的交换网络,其特征在于还包括用于当一个相关联的接口装置的状态表明不能在目前构成一个通讯通路时存储一个涉及执行的通路的请求的装置。
12、根据权利要求1所述的交换网络,其特征在于还包括用于确定多个处理单元同时请求一个连接时的优先级的装置。
13、根据权利要求12所述的交换网络,其特征在于所述用于确定优先级的装置包括用来转变优先级使得在第一个周期中具有最高优先级的处理单元在随后的周期中接收最低优先级的装置。
14、一种用来在处理单元之间提供连接的方法,包括
确定与第一接口装置相连接的第一处理器是否已经请求与第二处理器形成一个通讯通路;
确定所述第一接口装置要求与之通讯的所述第二处理器的地址;
如果在第一和第二处理器之间目前还不能形成通路,则把所述通讯请求存贮在存贮器中以待以后再执行;
所述第一和第二接口中的任一接口目前都不处于忙碌状态,则在与第一和第二处理器相关的接口之间形成通路;
给所述第一和第二接口指定一个忙碌状态;
在所述第一和第二处理器之间传送数据;
在完成所述第一和第二处理器之间的通讯之后,给所述第一和第二接口指定一个空闲状态。
15、根据权利要求14所述的方法,其特征在于还包括向与所述第二处理器相关的接口装置发出信号以指明所述第一处理器请求通路的步骤。
16、根据权利要求14所述的方法,其特征在于还包括当连接形成时,向第一接口装置和与所述第二处理器有关的接口装置发送信号的步骤。
17、根据权利要求14所述的方法,其特征在于还包括在由多个处理器提出的用于连接的同时请求之间确定优先级的步骤。
18、根据权利要求17所述的方法,其特征在于还包括改变优先级,从而使得第一周期接收最高优先级的处理器在随后的周期接收最低优先级的步骤。
19、根据权利要求14所述的方法,其特征在于还包括从多个接口向有关的组控制装置传送信号和为来自上述接口的多个同时请求确定优先级的步骤。
20、根据权利要求14所述的方法,其特征在于还包括监视在处理器之间传送数据的有效性的步骤。
21、根据权利要求20所述的方法,其特征在于还包括传送与数据信息无关的维护信息的步骤。
22、根据权利要求14所述的方法,其特征在于还包括维护在随机存取存贮器中每个接口状态表的步骤。
CN88109189A 1987-11-13 1988-11-12 处理机间的交换网络 Expired CN1015860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/120,411 US4885739A (en) 1987-11-13 1987-11-13 Interprocessor switching network
US120,411 1987-11-13

Publications (2)

Publication Number Publication Date
CN1035221A CN1035221A (zh) 1989-08-30
CN1015860B true CN1015860B (zh) 1992-03-11

Family

ID=22390101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88109189A Expired CN1015860B (zh) 1987-11-13 1988-11-12 处理机间的交换网络

Country Status (17)

Country Link
US (1) US4885739A (zh)
EP (1) EP0317170B1 (zh)
JP (1) JP2824772B2 (zh)
KR (1) KR0131339B1 (zh)
CN (1) CN1015860B (zh)
AR (1) AR246828A1 (zh)
AT (1) ATE107820T1 (zh)
AU (1) AU609208B2 (zh)
BR (1) BR8805955A (zh)
CA (1) CA1310134C (zh)
DE (1) DE3850351T2 (zh)
DK (1) DK620288A (zh)
ES (1) ES2056939T3 (zh)
MX (1) MX164303B (zh)
MY (1) MY103467A (zh)
NZ (1) NZ226844A (zh)
ZA (1) ZA888376B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291489A (en) * 1987-11-13 1994-03-01 Dsc Communications Corporation Interprocessor switching network
US5060227A (en) * 1988-02-29 1991-10-22 Motorola, Inc. Digital telephone switch with simultaneous dual PCM format compatibility
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US5125089A (en) * 1988-12-19 1992-06-23 Chrysler Corporation Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data
JPH03158040A (ja) * 1989-11-16 1991-07-08 Fujitsu Ltd データトランスフォーマ
US5121390A (en) * 1990-03-15 1992-06-09 International Business Machines Corporation Integrated data link controller with synchronous link interface and asynchronous host processor interface
US5276896A (en) * 1990-06-11 1994-01-04 Unisys Corporation Apparatus for implementing data communications between terminal devices and user programs
ES2028554A6 (es) * 1990-11-05 1992-07-01 Telefonica Nacional Espana Co Sistema teleinformatico de conmutacion de paquetes.
US5321844A (en) * 1990-12-20 1994-06-14 Siemens Aktiengesellschaft Method for error correction of software errors in a communication system
US5218602A (en) * 1991-04-04 1993-06-08 Dsc Communications Corporation Interprocessor switching network
US5291480A (en) * 1991-06-18 1994-03-01 Dsc Communications Corporation Synchronous node controllers for switching network
JPH088124B2 (ja) * 1991-07-03 1996-01-29 日本航空電子工業株式会社 コンタクト
JPH0752437B2 (ja) * 1991-08-07 1995-06-05 インターナショナル・ビジネス・マシーンズ・コーポレイション メッセージの進行を追跡する複数ノード・ネットワーク
US5421002A (en) * 1991-08-09 1995-05-30 Westinghouse Electric Corporation Method for switching between redundant buses in a distributed processing system
US5425028A (en) * 1992-07-16 1995-06-13 International Business Machines Corporation Protocol selection and address resolution for programs running in heterogeneous networks
US5475732A (en) * 1993-02-16 1995-12-12 C & P Of Virginia Common channeling signaling network maintenance and testing
US5715294A (en) * 1993-02-16 1998-02-03 C & P Of Virginia Common channeling signaling network maintenance and testing
US6768787B1 (en) 1993-02-16 2004-07-27 C & P Of Virginia Common channeling signaling network maintenance and testing
WO1995013579A1 (en) * 1993-11-09 1995-05-18 Advanced Techcom, Inc. Reducing errors in digital communication
US5450425A (en) * 1993-11-19 1995-09-12 Multi-Tech Systems, Inc. Protocol for communication of a data packet
US5574861A (en) * 1993-12-21 1996-11-12 Lorvig; Don Dynamic allocation of B-channels in ISDN
US6192482B1 (en) * 1994-06-17 2001-02-20 International Business Machines Corporation Self-timed parallel data bus interface to direct storage devices
US6282203B1 (en) 1995-06-28 2001-08-28 Hyundai Electronics Ind. Co., Ltd. Packet data transmitting apparatus, and method therefor
GB9603582D0 (en) 1996-02-20 1996-04-17 Hewlett Packard Co Method of accessing service resource items that are for use in a telecommunications system
US5793983A (en) * 1996-01-22 1998-08-11 International Business Machines Corp. Input/output channel interface which automatically deallocates failed subchannel and re-segments data block for transmitting over a reassigned subchannel
US6683876B1 (en) * 1996-09-23 2004-01-27 Silicon Graphics, Inc. Packet switched router architecture for providing multiple simultaneous communications
US5951644A (en) * 1996-12-24 1999-09-14 Apple Computer, Inc. System for predicting and managing network performance by managing and monitoring resourse utilization and connection of network
US6081591A (en) * 1997-04-16 2000-06-27 Skoog; Frederick H. Signaling network gateway device and method for use in a signaling network
US6006098A (en) * 1997-11-06 1999-12-21 Alcatel Usa Sourcing, L.P. System and method for application location register routing in a telecommunications network
US6381238B1 (en) * 1998-07-31 2002-04-30 Sonus Networks Apparatus and method for a telephony gateway
US7116656B1 (en) * 1998-10-23 2006-10-03 Verizon Laboratories Inc. Multi-line appearance telephony via a computer network
US6298062B1 (en) * 1998-10-23 2001-10-02 Verizon Laboratories Inc. System providing integrated services over a computer network
US6442169B1 (en) 1998-11-20 2002-08-27 Level 3 Communications, Inc. System and method for bypassing data from egress facilities
US6614781B1 (en) 1998-11-20 2003-09-02 Level 3 Communications, Inc. Voice over data telecommunications network architecture
FR2794316B1 (fr) * 1999-05-26 2001-08-17 France Telecom Serveur de telecommunications a continuite de service
FR2794317B1 (fr) * 1999-05-26 2001-08-17 France Telecom Serveur de telecommunications ayant des controleurs a haute capacite de traitement
US6603771B1 (en) * 1999-07-02 2003-08-05 Cypress Semiconductor Corp. Highly scalable architecture for implementing switch fabrics with quality of services
US6763375B1 (en) * 2000-04-11 2004-07-13 International Business Machines Corporation Method for defining and controlling the overall behavior of a network processor device
US7324635B2 (en) 2000-05-04 2008-01-29 Telemaze Llc Branch calling and caller ID based call routing telephone features
US7447872B2 (en) * 2002-05-30 2008-11-04 Cisco Technology, Inc. Inter-chip processor control plane communication
JP4365672B2 (ja) * 2003-12-04 2009-11-18 株式会社日立製作所 パケット通信ノード装置
US7724758B2 (en) * 2004-01-12 2010-05-25 Hewlett-Packard Development Company, L.P. Data forwarding
KR20070010127A (ko) * 2004-03-26 2007-01-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 트랜잭션 중단을 위한 집적회로 및 방법
US8238538B2 (en) 2009-05-28 2012-08-07 Comcast Cable Communications, Llc Stateful home phone service
CN103209987B (zh) 2010-09-22 2017-06-06 艾丽奥斯生物制药有限公司 取代的核苷酸类似物
JP5630293B2 (ja) * 2011-01-27 2014-11-26 富士通株式会社 通信システム、受信装置、中継装置、受信方法、及び中継方法
AU2012358804B2 (en) 2011-12-22 2018-04-19 Alios Biopharma, Inc. Substituted phosphorothioate nucleotide analogs
WO2013142124A1 (en) 2012-03-21 2013-09-26 Vertex Pharmaceuticals Incorporated Solid forms of a thiophosphoramidate nucleotide prodrug
US9012427B2 (en) 2012-03-22 2015-04-21 Alios Biopharma, Inc. Pharmaceutical combinations comprising a thionucleotide analog
KR20190083052A (ko) * 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
EP3683679A1 (en) * 2019-01-15 2020-07-22 ARM Limited Checksum generation

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226689A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system master disconnect capability
US3226688A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system
US3226687A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system connection rejection capability
US3226692A (en) * 1962-03-01 1965-12-28 Bunker Ramo Modular computer system
US3274561A (en) * 1962-11-30 1966-09-20 Burroughs Corp Data processor input/output control system
US3419849A (en) * 1962-11-30 1968-12-31 Burroughs Corp Modular computer system
US3411139A (en) * 1965-11-26 1968-11-12 Burroughs Corp Modular multi-computing data processing system
US3651473A (en) * 1970-03-27 1972-03-21 Burroughs Corp Expandable interlock exchange for multiprocessing systems
US3749845A (en) * 1971-08-27 1973-07-31 Bell Telephone Labor Inc Digital data communication system
US3753234A (en) * 1972-02-25 1973-08-14 Reliance Electric Co Multicomputer system with simultaneous data interchange between computers
GB1434186A (en) * 1972-04-26 1976-05-05 Gen Electric Co Ltd Multiprocessor computer systems
US3812469A (en) * 1972-05-12 1974-05-21 Burroughs Corp Multiprocessing system having means for partitioning into independent processing subsystems
US4044333A (en) * 1972-07-26 1977-08-23 Siemens Aktiengesellschaft Data processing switching system
US3905023A (en) * 1973-08-15 1975-09-09 Burroughs Corp Large scale multi-level information processing system employing improved failsaft techniques
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques
US4130865A (en) * 1974-06-05 1978-12-19 Bolt Beranek And Newman Inc. Multiprocessor computer apparatus employing distributed communications paths and a passive task register
US3916380A (en) * 1974-11-06 1975-10-28 Nasa Multi-computer multiple data path hardware exchange system
IT1055645B (it) * 1975-10-24 1982-01-11 Elsag Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale
US4014005A (en) * 1976-01-05 1977-03-22 International Business Machines Corporation Configuration and control unit for a heterogeneous multi-system
JPS53124943A (en) * 1977-04-08 1978-10-31 Agency Of Ind Science & Technol Composite information processor
US4155117A (en) * 1977-07-28 1979-05-15 International Business Machines Corporation Synchronizing channel-to-channel adapter
US4204251A (en) * 1977-12-28 1980-05-20 Finn Brudevold Interconnection unit for multiple data processing systems
US4166929A (en) * 1978-02-17 1979-09-04 Bell Telephone Laboratories, Incorporated Interoffice callback arrangement
US4191941A (en) * 1978-04-03 1980-03-04 Rca Corporation Switch matrix for data transfers
US4433376A (en) * 1978-10-31 1984-02-21 Honeywell Information Systems Inc. Intersystem translation logic system
US4387441A (en) * 1981-04-16 1983-06-07 Ncr Corporation Data processing system wherein at least one subsystem has a local memory and a mailbox memory within the local memory for storing header information
US4438494A (en) * 1981-08-25 1984-03-20 Intel Corporation Apparatus of fault-handling in a multiprocessing system
US4482996A (en) * 1982-09-02 1984-11-13 Burroughs Corporation Five port module as a node in an asynchronous speed independent network of concurrent processors
US4512011A (en) * 1982-11-01 1985-04-16 At&T Bell Laboratories Duplicated network arrays and control facilities for packet switching
US4516238A (en) * 1983-03-28 1985-05-07 At&T Bell Laboratories Self-routing switching network
US4598400A (en) * 1983-05-31 1986-07-01 Thinking Machines Corporation Method and apparatus for routing message packets
US4550402A (en) * 1983-12-22 1985-10-29 Ford Motor Company Data communication system
US4611322A (en) * 1984-08-03 1986-09-09 At&T Bell Laboratories Traffic load control arrangement and method for a packet switching system
US4630258A (en) * 1984-10-18 1986-12-16 Hughes Aircraft Company Packet switched multiport memory NXM switch node and processing method
US4698841A (en) * 1985-08-02 1987-10-06 Gte Laboratories, Incorporated Methods of establishing and terminating connections in a distributed-control burst switching communications system
JP2594918B2 (ja) * 1986-09-16 1997-03-26 株式会社日立製作所 分散形交換システム

Also Published As

Publication number Publication date
DE3850351T2 (de) 1995-01-19
EP0317170A3 (en) 1990-11-28
EP0317170A2 (en) 1989-05-24
US4885739A (en) 1989-12-05
AU609208B2 (en) 1991-04-26
KR890009210A (ko) 1989-07-15
DE3850351D1 (de) 1994-07-28
AR246828A1 (es) 1994-09-30
ATE107820T1 (de) 1994-07-15
NZ226844A (en) 1990-04-26
DK620288A (da) 1989-05-14
JPH022272A (ja) 1990-01-08
KR0131339B1 (ko) 1998-04-21
DK620288D0 (da) 1988-11-07
ES2056939T3 (es) 1994-10-16
MX164303B (es) 1992-07-31
CN1035221A (zh) 1989-08-30
EP0317170B1 (en) 1994-06-22
MY103467A (en) 1993-06-30
ZA888376B (en) 1989-08-30
AU2501588A (en) 1989-05-18
CA1310134C (en) 1992-11-10
JP2824772B2 (ja) 1998-11-18
BR8805955A (pt) 1989-08-08

Similar Documents

Publication Publication Date Title
CN1015860B (zh) 处理机间的交换网络
CN1204509C (zh) 通信网络装置
CN1272946C (zh) 可伸缩的网络处理器及操作该网络处理器的方法和装置
CN1239984C (zh) Vlsi网络处理器和方法
CN1204503C (zh) 用于通信网络的装置、系统及其操作方法
CN1009895B (zh) 数据传输设备
CN1104687C (zh) 传输网络中在包路由选择和包交换之间动态转换的改进方法及设备
CN1225709C (zh) 分散存储型多处理机系统及故障恢复方法
CN1100295C (zh) 计算机系统及其输入输出指令的发送方法
CN86101327A (zh) 在分布式控制交换系统中的路径搜索
CN1198423C (zh) 自修复网络及其传输线路交换方法和传输设备
CN86101288A (zh) 在一个分布式控制系统中的查询号码传送
CN1132881A (zh) 交换机适配器、计算机和数据交换方法
CN1174471A (zh) 打印机系统及其动作控制方法
CN86101287A (zh) 分布式控制交换系统中顺序呼叫的处理
CN1194073A (zh) 电信装置及方法
CN1122985A (zh) 具有分布式视频数据存储的视频优化的媒体流分送器
CN1080105A (zh) 一种分布控制方法及实现自动保护转换的机械装置
CN1402259A (zh) 校准方法和存储系统
CN1102819C (zh) 无调控要求的网络系统,节点装置及其传输控制方法
CN1684029A (zh) 存储系统
CN88102066A (zh) 主要用于脉冲编码调制(pcm)电话信号的时分多路复用(tdm)交换系统
CN1096775C (zh) 短信元多路复用设备
CN86101329A (zh) 用分布式数据库在分布式控制交换系统中终点口的确定
CN1352836A (zh) Sdh传输装置和sdh传输装置的帧定时再同步方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee