KR20190083052A - 컨트롤러 및 그것의 동작방법 - Google Patents

컨트롤러 및 그것의 동작방법 Download PDF

Info

Publication number
KR20190083052A
KR20190083052A KR1020180000530A KR20180000530A KR20190083052A KR 20190083052 A KR20190083052 A KR 20190083052A KR 1020180000530 A KR1020180000530 A KR 1020180000530A KR 20180000530 A KR20180000530 A KR 20180000530A KR 20190083052 A KR20190083052 A KR 20190083052A
Authority
KR
South Korea
Prior art keywords
command
operation command
memory
controller
target operation
Prior art date
Application number
KR1020180000530A
Other languages
English (en)
Inventor
조영익
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180000530A priority Critical patent/KR20190083052A/ko
Priority to US16/058,239 priority patent/US20190205064A1/en
Publication of KR20190083052A publication Critical patent/KR20190083052A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예들에 따른 컨트롤러에 있어서, 동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 큐관리부; 상기 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어하는 프로세서; 및 상기 메모리 장치와 인터페이싱하여 상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 메모리 인터페이스 유닛을 포함하고, 상기 메모리 인터페이스 유닛은 상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하고, 타겟 동작 커맨드에 대응하는 중단 커맨드가 호스트로부터 수신된 경우, 상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거하는 중단처리부를 포함할 수 있다.

Description

컨트롤러 및 그것의 동작방법 {CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 컨트롤러에 관한 것으로, 보다 구체적으로는 전체적인 시스템의 성능을 극대화하는 컨트롤러 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 본 발명의 실시 예에 따른 컨트롤러는 중단 커맨드(abort command)에 대한 처리를 간단하게 처리할 수 있다.
본 발명의 실시 예들에 따른 컨트롤러에 있어서, 동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 큐관리부; 상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하는 중단처리부; 및 상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 프로세서를 포함하고, 상기 프로세서는 타겟 동작 커맨드에 대응하는 중단 커맨드가 수신된 경우, 상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거할 수 있다.
본 발명의 일 실시 예에 따른 컨트롤러의 동작방법에 있어서, 동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 단계; 상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하는 단계; 상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 단계; 및 타겟 동작 커맨드에 대응하는 중단 커맨드가 수신된 경우, 상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거하는 단계를 포함할 수 있다.
본 발명의 실시 예들에 따른 데이터 처리 시스템에 있어서, 동작 커맨드 및 중단 커맨드를 이슈하는 호스트; 및 메모리 장치와 컨트롤러를 포함하는 메모리 시스템으로 구성되며, 상기 컨트롤러는 동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 큐관리부, 상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하는 중단처리부, 상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 프로세서를 포함하고, 상기 프로세서는 상기 호스트가 타겟 동작 커맨드에 대응하는 중단 커맨드를 이슈한 경우, 상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거할 수 있다.
본 발명의 실시 예에 따른 컨트롤러는 복잡한 중단 커맨드 처리과정을 단순화할 수 있고, 중단 커맨드 처리과정에서 발생될 수 있는 오류를 최소화할 수 있으며, 처리 시간을 단축시켜 중단 커맨드 처리과정에서 발생될 수 있는 레이턴시(latency)를 단축킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템의 구조를 개략적으로 나타내는 도면이다.
도 6a은 본 발명의 실시 예에 따른 컨트롤러의 동작을 개략적으로 나타내는 흐름도이다.
도 6b은 본 발명의 실시 예에 따른 컨트롤러의 동작을 개략적으로 나타내는 흐름도이다.
도 7 내지 도 15은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
호스트(102)는 중단 커맨드(abort command)를 이슈할 수 있다. 중단 커맨드는 메모리 장치(150)가 수행하거나 혹은 수행하려고 하는 동작(operation)을 중단시킬 수 있는 명령이다. 다만, 호스트의 동작 커맨드가 이슈된 경우, 컨트롤러(130)에서 메모리 장치(150)로 리드(read) 혹은 라이트(write) 동작이 전달되는 광정에는 복수의 계층(layer)들이 존재하며, 상기 복수의 계층들 각각은 복수의 하드웨어를 포함할 수 있다.
구체적으로, 호스트로부터 메모리 장치까지 동작 커맨드(operation command) 즉, 리드 혹은 라이트 커맨드를 전송하려면, 컨트롤러는 해당 커맨드를 큐잉해야 한다. 즉, 컨트롤러는 해당 커맨드들을 등록할 수 있다. 컨트롤러는 순서대로 동작커맨드들을 큐잉(queueing)하고, 큐잉된 동작 커맨드들을 FIFO(First-In First-Out)구조로 메모리 장치로 전송할 수 있다. 그리고 나서, 컨트롤러는 리드 동작 혹은 라이트 동작을 수행하도록 메모리 장치를 제어할 수 있다. 만약 호스트가 임의의 리드 동작을 중단시키기 위한 중단 커맨드를 이슈한다면, 컨트롤러는 해당 리드 동작을 중단하기 위해 해당 리드 커맨드의 큐잉동작을 중단해야 한다. 혹은 해당 리드 커맨드가 이미 큐잉된 경우라면, 컨트롤러는 직접 큐잉된 리드 커맨드를 디큐잉(de-queueing)해야 한다. 다만, 동작 커맨드들은 FIFO구조로 큐잉되기 때문에, 중단 커맨드에 대응하는 동작 커맨드가 큐잉된 이후에 복수의 동작 커맨드들이 큐잉된 경우, 컨트롤러는 복수의 동작 커맨드들을 모두 디큐잉한 후, 중단 커맨드에 대응하는 동작 커맨드를 제거할 수 있다.
따라서, 메모리 시스템에서 호스트로부터 전달받은 동작 커맨드(operation command)를 중단하는 처리과정은 복잡해질 수 있다. 나아가, 상기 처리과정이 복잡할수록, 호스트로 응답을 보내기 까지 레이턴시(latency)가 증가될 수 있으며, 이는 컨트롤러의 성능을 감소시킬 수 있다.
본 발명은 상기 설명된 문제를 해결하기 위하여 간단하고 빠르게 중단 커맨드를 처리할 수 있는 장치 및 방법을 제안한다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템(110)을 개략적으로 나타낸 도면이다. 도 1을 참조하면, 메모리 시스템(110)은 컨트롤러(130)와 메모리 장치(150)를 포함할 수 있다. 컨트롤러(130)는 도 1에서 설명된 호스트 인터페이스 유닛(132), 프로세서(134) 및 메모리 인터페이스 유닛(142)를 포함할 수 있으며, 큐관리부(QUEUE MANAGEMENT UNIT, 510) 및 중단처리부(ABORT HANDLER UNIT, 530)를 포함할 수 있다. 중단처리부(530)는 메모리 인터페이스 유닛(142)에 포함될 수 있다. 또한, 도시되진 아니하였으나, 큐관리부(510)는 호스트 인터페이스 유닛(132)에 포함될 수 있다.
큐관리부(510)는 호스트(102)로부터 이슈된 동작 커맨드(operation command)을 FIFO구조로 큐잉할 수 있다. 예를 들면, 큐관리부(510)는 리드, 라이트, 이레이즈 커맨드을 이슈된 순서대로 큐잉할 수 있다. 나아가, 큐관리부(510)는 하나의 큐에 사전 설정된 개수의 동작 커맨드를 큐잉할 수 있다. 이하에서는 큐관리부(501)는 하나의 큐에 6개의 동작 커맨드를 큐잉할 수 있다고 가정한다.
프로세서(134)는 호스트(102)로부터 이슈된 동작 커맨드에 대응하는 리드, 라이트 및 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
중단처리부(530)는 호스트(102)로부터 수신할 수 있는 중단 커맨드에 기초하여 메타테이블을 생성할 수 있다. 즉, 중단처리부(530)는 하나의 큐에 큐잉된 각각의 동작 커맨드의 중단 여부를 나타낼 수 있는 메타테이블을 생성할 수 있다. 나아가, 중단처리부(530)는 호스트(102)로부터 중단 커맨드를 받은 후, 대응하는 동작 커맨드에 대하여 중단 처리가 필요하다고 나타내도록 테이블을 업데이트할 수 있다.
예를 들면, 호스트(102)가 이슈한 동작 커맨드를 순서대로 수신하여, 큐관리부(510)는 제 1 리드 커맨드, 제 2 라이트 커맨드, 제 3 리드 커맨드, 제 4 리드 커맨드, 제 5 이레지즈 커맨드 및 제 6 리드 커맨드를 순서대로 큐잉할 수 있다. 큐잉된 동작 커맨드에 기초하여 중단처리부(530)는 중단 커맨드와 대응하도록 메타테이블을 생성할 수 있다. 호스트(102)로부터 중단 커맨드가 이슈되지 아니하는 경우, 중단처리부(530)는 제 1 메타테이블(533)을 생성할 수 있다. 제 1 메타테이블은 모든 동작 커맨드에 대하여 중단 커맨드가 이슈되지 아니한 것을 나타낼 수 있다. 그 후, 호스트(102)가 제 1 리드 커맨드 및 제 6 리드 커맨드 각각에 대하여 중단 커맨드들을 이슈한다고 가정한다. 중단처리부(530)는 호스트(102)로부터 중단 커맨드들에 기초하여 제 1 메타테이블(533)을 제 2 메타테이블(535)로 업데이트할 수 있다. 즉, 중단처리부(530)는 제 1 리드 커맨드에 대하여 중단 처리의 필요성 및 제 6 커맨드에 대하여도 중단 처리의 필요성을 제 2 메타테이블(535)에 등록할 수 있다.
프로세서(134)는 메모리 인터페이스 유닛(142)를 통하여 동작 커맨드에 대응하는 동작을 수행할 수 있다. 이 때, 중단처리부(530)는 생성된 메타테이블에 기초하여 해당 동작의 중단여부를 판단할 수 있다. 만약 큐잉된 동작 커맨드의 중단 처리가 필요한 경우, 중단처리부(530)는 해당 동작 커맨드를 제거할 수 있다. 반면에, 동작 커맨드의 중단 처리가 필요하지 아니한 경우, 중단처리부(530)는 해당 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
예를 들면, 중단처리부(530)는 제 2 메타테이블에 기초하여 제 1 리드 커맨드 및 제 6 리드 커맨드에 대응하는 동작의 중단 처리를 판단할 수 있다. 따라서, 중단처리부(530)는 먼저, 제 1 리드 커맨드를 제거할 수 있다. 그 후, 프로세서(134)는 제 2 라이트 커맨드에 대응하는 라이트 동작, 제 3 리드 커맨드에 대응하는 리드 동작, 제 4 리드 커맨드에 대응하는 리드 동작 및 제 5 이레이즈 커맨드에 대응하는 이레이즈 동작을 순서대로 수행하도록 메모리 인터페이스 유닛(142)를 통하여 메모리 장치(150)를 제어할 수 있다. 그 후, 중단처리부(530)는 제 6 리드 커맨드를 제거할 수 있다.
나아가, 중단처리부(530)는 각각의 동작 커맨드를 제거한 사실을 호스트(102)에게 알릴 수 있다.
본 발명의 일 실시 예에 따른 컨트롤러(130)는 종래와 달리, 이미 큐잉된 커맨드를 제거하기 위하여 디큐잉 동작을 수행하지 않고, 컨트롤러(130)가 스스로 판단하여 자동적으로 동작 커맨드를 중단할 수 있다. 따라서, 컨트롤러(130)는 이미 큐잉된 동작 커맨드라 하더라도 별도의 동작 즉, 디큐잉 동작없이 순서대로 동작 커맨드를 처리할 수 있다.
도 6a은 본 발명의 일 실시 예에 따른 컨트롤러(130)의 동작을 개략적으로 나타낸 흐름도이다. 특히, 도 6a는 중단처리부(530)에 저장된 메타테이블을 업데이트하는 과정을 개략적으로 나타낸다. 설명의 편의를 위하여 하나의 큐는 6개의 동작 커맨드들로 구성될 수 있다고 가정한다.
단계 S601에서, 큐관리부(510)는 호스트(102)로부터 이슈된 동작 커맨드들을 순서대로 큐잉할 수 있다. 나아가, 큐관리부(510)는 하나의 큐에 6개의 동작 커맨드들을 순서대로 큐잉할 수 있다.
단계 S603에서, 상기 큐잉된 동작 커맨드들에 기초하여 중단처리부(530)는 동작 커맨드들 각각에 대응하는 중단 처리 정보를 나타내는 메타테이블을 생성할 수 있다.
단계 S605에서, 호스트(102)가 임의의 동작 커맨드에 대하여 중단 커맨드를 이슈한 경우, 중단처리부(530)는 상기 중단 커맨드를 수신할 수 있다.
단계 S607에서, 중단처리부(530)는 중단 커맨드와 대응하는 동작 커맨드에 대하여 중단 처리 정보를 새로 갱신하도록 상기 메타테이블을 업데이트할 수 있다.
도 6b은 본 발명의 일 실시 예에 따른 컨트롤러(130)의 동작을 개략적으로 나타낸 흐름도이다. 특히, 도 6b는 중단처리부(530)에 메타테이블에 기초하여 중단 커맨드에 대응하는 동작 커맨드를 제거하는 과정을 개략적으로 나타낸다.
단계 S609에서, 중단처리부(530)는 큐잉된 동작 커맨드들 중 첫번째 큐잉된 동작 커맨드를 처리도록 인덱스(i)값을 설정할 수 있다.
단계 S611에서, 중단처리부(530)는 동작 커맨드의 중단 여부를 판단할 수 있다.
만약, 동작 커맨드가 중단되어야 하는 경우(단계 S611에서, 'Y'), 중단처리부(530)는 해당 동작커맨드를 제거할 수 있다.
반면에, 동작 커맨드가 중단되어서는 안되는 경우(단계 S611에서, 'N'), 프로세서(134)는 메모리 인터페이스 유닛(142)를 통하여 해당 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
그 후, 단계 S617에서, 중단처리부(530)는 해당 큐에 모든 동작 커맨드를 처리했는지 판단할 수 있다.
만약, 모든 동작 커맨드가 처리되지 않았다면(단계 S617에서, 'N'), 중단처리부(530)는 다음 동작 커맨드에 대하여 단계 S611 내지 단계 S617를 반복할 수 있다.
본 발명의 실시 예에 따른 컨트롤러(130)는 복잡한 중단 처리 과정을 단순화하여 중단처리과정에서 발생될 수 있는 오류를 줄일 수 있다. 도한, 컨트롤러(130)는 중단 처리 시간을 상당부분 단축할 수 있어 전체적인 시스템의 레이턴시를 단축시킬 수 있다.
그러면 이하에서는, 도 7 내지 도 15을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 6에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 7은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 7을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 8을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 8에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 9를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 10을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 11 내지 도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11 내지 도 14는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 11 내지 도 14를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 8 내지 도 10에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 7에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 15를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 9 내지 도 14에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 큐관리부;
    상기 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어하는 프로세서; 및
    상기 메모리 장치와 인터페이싱하여 상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 메모리 인터페이스 유닛
    을 포함하고,
    상기 메모리 인터페이스 유닛은
    상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하고, 타겟 동작 커맨드에 대응하는 중단 커맨드가 호스트로부터 수신된 경우,
    상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거하는 중단처리부
    를 포함하는 컨트롤러
  2. 제 1 항에 있어서,
    상기 중단처리부는
    상기 수신된 중단 커맨드에 기초하여 상기 메타테이블을 업데이트하는
    컨트롤러.
  3. 제 1 항에 있어서,
    상기 큐는
    FIFO(First In First Out) 구조로 구성된
    컨트롤러.
  4. 제 1 항에 있어서,
    상기 중단처리부는
    상기 메타테이블에 기초하여 상기 타겟 동작 커맨드의 중단여부를 판단하는
    컨트롤러.
  5. 제 1 항에 있어서,
    상기 중단처리부는
    상기 타겟 동작 커맨드의 제거사실을 호스트로 전달하는
    컨트롤러.
  6. 제 1 항에 있어서,
    상기 동작커맨드는
    리드 커맨드, 라이트 커맨드 및 이레이즈 커맨드를 포함하는
    컨트롤러.
  7. 제 1 항에 있어서,
    타겟 동작 커맨드에 대응하는 중단 커맨드가 수신되지 않은 경우,
    상기 프로세서는
    상기 타겟 동작 커맨드를 처리하는 순서에 상기 메모리 인터페이스 유닛을 통하여 상기 타겟 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어하는
    컨트롤러
  8. 동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 단계;
    상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하는 단계;
    상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 단계; 및
    타겟 동작 커맨드에 대응하는 중단 커맨드가 수신된 경우,
    상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거하는 단계
    를 포함하는 컨트롤러의 동작방법.
  9. 제 8 항에 있어서,
    상기 수신된 중단 커맨드에 기초하여 상기 메타테이블을 업데이트하는 단계
    를 더 포함하는 컨트롤러의 동작방법.
  10. 제 8 항에 있어서,
    상기 큐는
    FIFO(First In First Out) 구조로 구성된
    컨트롤러의 동작방법.
  11. 제 8 항에 있어서,
    상기 메타테이블에 기초하여 상기 타겟 동작 커맨드의 중단여부를 판단하는 단계
    를 더 포함하는 컨트롤러의 동작방법.
  12. 제 8 항에 있어서,
    상기 타겟 동작 커맨드의 제거사실을 호스트로 전달하는 단계
    를 더 포함하는 컨트롤러의 동작방법.
  13. 제 8 항에 있어서,
    상기 동작커맨드는
    리드 커맨드, 라이트 커맨드 및 이레이즈 커맨드를 포함하는
    컨트롤러의 동작방법.
  14. 제 8 항에 있어서,
    타겟 동작 커맨드에 대응하는 중단 커맨드가 수신되지 않은 경우,
    상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어하는 단계
    를 더 포함하는 컨트롤러의 동작방법.
  15. 동작 커맨드 및 중단 커맨드를 이슈하는 호스트; 및
    메모리 장치와 컨트롤러를 포함하는 메모리 시스템
    으로 구성되며,
    상기 컨트롤러는
    동작 커맨드를 큐(Queue)에 큐잉(queueing)하는 큐관리부;
    상기 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어하는 프로세서; 및
    상기 메모리 장치와 인터페이싱하여 상기 큐잉된 동작 커맨드를 큐잉된 순서대로 처리하는 메모리 인터페이스 유닛
    을 포함하고,
    상기 메모리 인터페이스 유닛은
    상기 동작 커맨드에 대응하는 동작의 중단 정보를 나타내는 메타테이블을 생성하고, 타겟 동작 커맨드에 대응하는 중단 커맨드가 호스트로부터 수신된 경우,
    상기 메타테이블에 기초하여 상기 타겟 동작 커맨드를 처리하는 순서에 상기 타겟 동작 커맨드를 제거하는 중단처리부
    데이터 처리 시스템.
  16. 제 15 항에 있어서,
    상기 중단처리부는
    상기 중단 커맨드에 기초하여 상기 메타테이블을 업데이트하는
    데이터 처리 시스템.
  17. 제 15 항에 있어서,
    상기 큐는
    FIFO(First In First Out) 구조로 구성된
    데이터 처리 시스템.
  18. 제 15 항에 있어서,
    상기 중단처리부는
    상기 메타테이블에 기초하여 상기 타겟 동작 커맨드의 중단여부를 판단하는
    데이터 처리 시스템.
  19. 제 15 항에 있어서,
    상기 중단처리부는
    상기 타겟 동작 커맨드의 제거사실을 호스트로 전달하는
    데이터 처리 시스템
  20. 제 15 항에 있어서,
    타겟 동작 커맨드에 대응하는 중단 커맨드가 수신되지 않은 경우,
    상기 프로세서는
    상기 타겟 동작 커맨드를 처리하는 순서에 상기 메모리 인터페이스 유닛을 통하여 상기 타겟 동작 커맨드에 대응하는 동작을 수행하도록 메모리 장치를 제어하는
    데이터 처리 시스템.

KR1020180000530A 2018-01-03 2018-01-03 컨트롤러 및 그것의 동작방법 KR20190083052A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180000530A KR20190083052A (ko) 2018-01-03 2018-01-03 컨트롤러 및 그것의 동작방법
US16/058,239 US20190205064A1 (en) 2018-01-03 2018-08-08 Controller, operating method thereof and data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000530A KR20190083052A (ko) 2018-01-03 2018-01-03 컨트롤러 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20190083052A true KR20190083052A (ko) 2019-07-11

Family

ID=67058237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000530A KR20190083052A (ko) 2018-01-03 2018-01-03 컨트롤러 및 그것의 동작방법

Country Status (2)

Country Link
US (1) US20190205064A1 (ko)
KR (1) KR20190083052A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210043819A (ko) * 2019-10-14 2021-04-22 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20220010303A (ko) * 2020-07-17 2022-01-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885739A (en) * 1987-11-13 1989-12-05 Dsc Communications Corporation Interprocessor switching network
US20100218191A1 (en) * 2009-02-24 2010-08-26 Kannan Shivkumar Apparatus and Method for Processing Management Requests
TWI428918B (zh) * 2009-09-29 2014-03-01 Silicon Motion Inc 記憶裝置以及記憶裝置之資料存取方法
GB201008819D0 (en) * 2010-05-26 2010-07-14 Zeus Technology Ltd Apparatus for routing requests
US20120158766A1 (en) * 2010-12-15 2012-06-21 iTB Holdings, Inc. Method, System and Program Product for Searching a Database
JP5547148B2 (ja) * 2011-09-13 2014-07-09 株式会社東芝 メモリデバイス
US9465555B2 (en) * 2013-08-12 2016-10-11 Seagate Technology Llc Method and apparatus for efficient processing of disparate data storage commands
US20140331001A1 (en) * 2013-05-02 2014-11-06 Lsi Corporation Command Barrier for a Solid State Drive Controller
US9128615B2 (en) * 2013-05-15 2015-09-08 Sandisk Technologies Inc. Storage systems that create snapshot queues
KR20150062039A (ko) * 2013-11-28 2015-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9052835B1 (en) * 2013-12-20 2015-06-09 HGST Netherlands B.V. Abort function for storage devices by using a poison bit flag wherein a command for indicating which command should be aborted
US9454310B2 (en) * 2014-02-14 2016-09-27 Micron Technology, Inc. Command queuing
US20150261631A1 (en) * 2014-03-12 2015-09-17 Kabushiki Kaisha Toshiba Memory system and memory controller
US9792046B2 (en) * 2014-07-31 2017-10-17 Sandisk Technologies Llc Storage module and method for processing an abort command
KR102403489B1 (ko) * 2015-07-10 2022-05-27 삼성전자주식회사 비휘발성 메모리 익스프레스 컨트롤러에 의한 입출력 큐 관리 방법
US10235102B2 (en) * 2015-11-01 2019-03-19 Sandisk Technologies Llc Methods, systems and computer readable media for submission queue pointer management
US9996262B1 (en) * 2015-11-09 2018-06-12 Seagate Technology Llc Method and apparatus to abort a command
US10282103B1 (en) * 2015-11-09 2019-05-07 Seagate Technology Llc Method and apparatus to delete a command queue
US10423333B2 (en) * 2016-01-08 2019-09-24 Oracle International Corporation System and method for scalable processing of abort commands in a host bus adapter system
KR20180018886A (ko) * 2016-08-09 2018-02-22 삼성전자주식회사 스토리지 시스템의 동작 방법 및 호스트의 동작 방법
KR20190083150A (ko) * 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20190205064A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
KR20180011376A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR20180021327A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20200019431A (ko) 컨트롤러 및 그것의 동작방법
KR20180069960A (ko) 메모리 시스템 및 그의 동작 방법
KR20180090124A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190031683A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20200026646A1 (en) Memory system and operating method thereof
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180094391A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180114649A (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 그리고 멀티 프로세서 시스템
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20180094724A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190078133A (ko) 컨트롤러 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR20190086921A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190075353A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법