KR20190083150A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190083150A
KR20190083150A KR1020180000735A KR20180000735A KR20190083150A KR 20190083150 A KR20190083150 A KR 20190083150A KR 1020180000735 A KR1020180000735 A KR 1020180000735A KR 20180000735 A KR20180000735 A KR 20180000735A KR 20190083150 A KR20190083150 A KR 20190083150A
Authority
KR
South Korea
Prior art keywords
command
avatar
data
normal
handler
Prior art date
Application number
KR1020180000735A
Other languages
English (en)
Inventor
조영익
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180000735A priority Critical patent/KR20190083150A/ko
Priority to US16/052,276 priority patent/US20190205059A1/en
Priority to CN201811125478.1A priority patent/CN109992201B/zh
Publication of KR20190083150A publication Critical patent/KR20190083150A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 호스트 장치로부터 수신된 적어도 하나 이상의 노멀 커맨드들 및 어벗 커맨드를 큐잉하는 커맨드 큐; 상기 호스트 장치로부터 상기 불휘발성 메모리 장치로 전송될 라이트 데이터 및 상기 불휘발성 메모리 장치로부터 독출되어 상기 호스트 장치로 전송될 리드 데이터를 임시 저장하는 데이터 버퍼; 상기 노멀 커맨드들 중 상기 어벗 커맨드에 대응하는 노멀 커맨드에 대한 어벗 핸들링을 수행하도록 구성된 어벗 핸들러; 및 상기 노멀 커맨드들이 상기 불휘발성 메모리 장치로 전송되기 이전에 상기 어벗 핸들러로 상기 어벗 핸들링의 수행을 지시하는 프로세서를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 오동작을 방지할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 호스트 장치로부터 수신된 적어도 하나 이상의 노멀 커맨드들 및 어벗 커맨드를 큐잉하는 커맨드 큐; 상기 호스트 장치로부터 상기 불휘발성 메모리 장치로 전송될 라이트 데이터 및 상기 불휘발성 메모리 장치로부터 독출되어 상기 호스트 장치로 전송될 리드 데이터를 임시 저장하는 데이터 버퍼; 상기 노멀 커맨드들 중 상기 어벗 커맨드에 대응하는 노멀 커맨드에 대한 어벗 핸들링을 수행하도록 구성된 어벗 핸들러; 및 상기 노멀 커맨드들이 상기 불휘발성 메모리 장치로 전송되기 이전에 상기 어벗 핸들러로 상기 어벗 핸들링의 수행을 지시하는 프로세서를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 어벗 핸들러로 어벗 핸들링을 지시하는 단계; 상기 어벗 핸들러가 상기 커맨드 큐를 스캔하여 큐잉된 어벗 커맨드가 있는지를 확인하는 단계; 상기 어벗 핸들러가 상기 노멀 커맨드들 중 상기 어벗 커맨드에 대응하는 노멀 커맨드에 대한 상기 어벗 핸들링을 수행하는 단계; 및 상기 어벗 핸들러가 상기 컨트롤러로 어벗 핸들링이 완료되었음을 보고하는 단계를 포함한다.
본 발명의 실시 예에서는, 컨트롤러가 호스트 장치로부터 전송된 어벗 커맨드에 대한 어벗 핸들링의 수행 시점을 결정할 수 있으므로, 컨트롤러 내부의 각종 기능 모듈들 또는 불휘발성 메모리 장치 내부의 각종 기능 모듈들 간의 동작 싱크(sync)가 깨지는 문제를 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2는 커맨드 전송 과정을 설명하기 위한 도면이다.
도 3a 및 도 3b는 어벗 핸들링 지시 시점에 따라 어벗 요청된 커맨드가 삭제되는 위치가 달라지는 예를 도시한 도면들이다.
도 4는 라이트 커맨드에 대응하는 라이트 데이터가 데이터 버퍼에 저장된 예를 도시한 도면이다.
도 5는 어벗 핸들링 수행 시 데이터 버퍼에 저장된 데이터가 삭제되고 인덱스가 변경되는 예를 도시한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 7은 도 6의 S640 단계를 구체적으로 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9은 도 8에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 불휘발성 메모리 장치(100)를 하나의 블록으로 도시하였으나, 불휘발성 메모리 장치(100)는 복수의 메모리 블록들을 갖는 복수의 다이들을 포함할 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 호스트 인터페이스(host I/F)(210), 커맨드 큐(CMDQ)(220), 프로세서(processor)(230), 랜덤 액세스 메모리(RAM)(240), 버퍼 매니저(Buffer Manager, BM)(250), 어벗 핸들러(Abort Handler)(260) 및 메모리 인터페이스(Memory I/F)(270)을 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(도시되지 않음)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
호스트 인터페이스(210)는 호스트 장치로부터 전송되는 리드 커맨드, 라이트 커맨드, 언맵(unmap) 커맨드 등과 같은 커맨드들이 임시로 저장되는 호스트 커맨드 버퍼(HCMDB)를 포함할 수 있다. 호스트 커맨드 버퍼(HCMDB)는 FIFO(First Input First Output) 구조일 수 있다.
커맨드 큐(220)는 노멀 커맨드 큐(NCMDQ) 및 어벗 커맨드 큐(ACMDQ)를 포함할 수 있다. 노멀 커맨드 큐(NCMDQ)에는 호스트 커맨드 버퍼(HCMDB)에 임시 저장된 커맨드들 중 노멀 커맨드들이 큐잉될 수 있다. 노멀 커맨드는 불휘발성 메모리 장치(100)에 대한 동작들 예컨대, 리드 동작, 라이트 동작, 언맵 동작 등과 같은 동작들을 수행하는 것을 요청하는 커맨드를 의미할 수 있다. 즉, 노멀 커맨드는 불휘발성 메모리 장치(100)에서 수행될 수 있는 동작들을 요청하는 모든 커맨드들을 포함할 수 있다. 어벗 커맨드는 이전에 전송한 노멀 커맨드들 중 임의의 노멀 커맨드에 대한 동작 수행을 중단하도록 요청하는 커맨드를 의미할 수 있다.
호스트 인터페이스(210)의 호스트 커맨드 버퍼(HCMDB)에 저장된 노멀 커맨드들 및 어벗 커맨드들은 프로세서(230)의 제어에 의해 각각 커맨드 큐(220)의 노멀 커맨드 큐(NCMDQ) 및 어벗 커맨드 큐(ACMDQ)로 큐잉될 수 있다.
프로세서(230)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(230)는 호스트 장치로부터 전송된 커맨드(예컨대, 리드 커맨드, 라이트 커맨드, 언맵 커맨드 등)을 처리할 수 있다. 프로세서(230)는 호스트 장치로부터 전송된 커맨드를 처리하기 위하여 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(230)는 호스트 장치로부터 어벗(abort) 커맨드가 수신되면, 수신된 어벗 커맨드는 커맨드 큐(220)의 어벗 커맨드 큐(ACMDQ)로 큐잉되도록 하고, 현재 수행 중인 동작을 중단시키지 않을 수 있다. 프로세서(230)는 기 설정된 임의의 시점에 수신된 어벗 커맨드에 대한 어벗 핸들링을 수행하도록 어벗 핸들러(260)를 제어할 수 있다. 이에 대해서는, 이후 도면들을 참조하여 상세히 설명할 것이다.
랜덤 액세스 메모리(240)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(240)는 프로세서(230)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(240)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(240)는 프로세서(230)의 동작 메모리(working memory)로서 동작할 수 있다.
불휘발성 메모리 장치(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(230)는 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 호스트 장치는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식하고 사용할 수 있다.
플래시 변환 계층(FTL)은 랜덤 액세스 메모리(240)에 로딩될 수 있으며, 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 예를 들어, 플래시 변환 계층(FTL)은 웨어-레벨링 모듈, 배드 블럭 관리 모듈, 가비지 컬렉션 모듈, 인터리빙 모듈, 서든 파워 오프 관리 모듈 및 어드레스 맵(MAP) 등을 포함할 수 있으나, 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 특별히 한정되는 것은 아니다.
랜덤 액세스 메모리(240)는 호스트 장치로부터 수신되고 불휘발성 메모리 장치(100)로 전송될 데이터(예컨대, 라이트 데이터) 및 불휘발성 메모리 장치(100)로부터 독출되어 호스트 장치로 전송될 데이터(예컨대, 리드 데이터)가 임시 저장되는 데이터 버퍼(DB)를 포함할 수 있다. 도 1에 구체적으로 도시하지는 않았으나, 데이터 버퍼(DB)는 라이트 데이터가 임시로 저장되는 라이트 데이터 버퍼 및 리드 데이터가 임시로 저장되는 리드 데이터 버퍼를 포함할 수 있다.
버퍼 매니저(250)는 데이터 버퍼(DB)를 관리하도록 구성될 수 있다. 예를 들어, 버퍼 매니저(250)는 데이터 버퍼(DB)에 임시 저장된 라이트 데이터 또는 리드 데이터를 각각 불휘발성 메모리 장치(100) 또는 호스트 장치로 전송되도록 데이터 버퍼(DB)를 관리할 수 있다. 버퍼 매니저(250)는 데이터 버퍼(DB)에 임시 저장된 데이터 중 호스트 장치로부터 수신된 어벗 커맨드에 대응하는 데이터가 삭제되도록 데이터 버퍼(DB)를 관리할 수 있다. 또한, 버퍼 매니저(250)는 데이터 버퍼(DB)에서 데이터가 삭제된 위치의 인덱스를 변경시킬 수 있다. 삭제된 데이터에 대응하는 인덱스는 삭제된 데이터에 할당된 인덱스이므로, 다음 순서로 저장될 데이터의 인덱스는 새로 할당되어야 하며, 이는 버퍼 매니저(250)에 의해 관리될 수 있다.
어벗 핸들러(260)는 프로세서(230)의 제어에 의해 호스트 장치로부터 수신된 어벗 커맨드에 응답하여 어벗 핸들링을 수행할 수 있다. 예를 들어, 프로세서(230)로부터 어벗 핸들링 지시가 전송되면, 어벗 핸들러(260)는 커맨드 큐(220)의 어벗 커맨드 큐(ACMDQ)를 스캔하여 어벗 커맨드 큐(ACMDQ)에 적어도 하나 이상의 어벗 커맨드들이 큐잉되어 있는지를 확인할 수 있다.
큐잉된 어벗 커맨드들이 없으면, 어벗 핸들러(260)는 어벗 핸들링 수행이 불필요함을 프로세서(230)로 보고할 수 있다. 프로세서(230)는 어벗 핸들러(260)로부터 어벗 핸들링 수행이 불필요하다는 보고가 수신되면, 후속 동작들이 수행되도록 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다.
큐잉된 어벗 커맨드들이 있으면, 어벗 핸들러(260)는 어벗 커맨드들에 대응하는 노멀 커맨드들에 대한 어벗 핸들링을 수행할 수 있다. 어벗 핸들링은 어벗 커맨드들에 대응하는 노멀 커맨드들을 커맨드 큐(200)의 노멀 커맨드 큐(NCMDQ) 또는 메모리 인터페이스(270)에 포함된 메모리 커맨드 버퍼(MCMDB)로부터 삭제하고, 삭제된 노멀 커맨드들에 대응하는 데이터(예컨대, 라이트 데이터 또는 리드 데이터)를 데이터 버퍼(DB)로부터 삭제하고, 데이터 버퍼(DB)에서 데이터가 삭제된 위치에 대한 인덱스를 변경하는 일련의 단계들을 포함할 수 있다.
도 2는 커맨드 전송 과정을 설명하기 위한 도면이고, 도 3a 및 도 3b는 어벗 핸들링 지시 시점에 따라 어벗 요청된 커맨드가 삭제되는 위치가 달라지는 예를 도시한 도면들이다. 도 2 내지 도 3b에 도시된 ‘W’, ‘U’, ‘R’은 각각 ‘라이트 커맨드’, ‘언맵 커맨드’ 및 ‘리드 커맨드’를 나타내고, 뒤의 숫자 즉, ‘1’, ‘2’ 는 수신된 순서를 나타낼 수 있다. 또한, ‘A’는 어벗 커맨드를 나타낼 수 있다. 즉, ‘AW1’는 ‘제1 라이트 커맨드(W1)’에 대한 어벗을 요청하는 커맨드를 나타낸다.
도 2를 참조하면, 호스트 장치로부터 수신되는 커맨드들은 호스트 인터페이스(210)의 호스트 커맨드 버퍼(HCMDB)에 수신된 순서대로 저장될 수 있다. 호스트 커맨드 버퍼(HCMDB)에 저장된 커맨드들은 수신된 순서대로 커맨드 큐(220)로 전송될 수 있다.
전술한 바와 같이, 커맨드 큐(220)는 노멀 커맨드들이 큐잉되는 노멀 커맨드 큐(NCMDQ) 및 어벗 커맨드들이 큐잉되는 어벗 커맨드 큐(ACMDQ)를 포함할 수 있다. 호스트 커맨드 버퍼(HCMDB)로부터 전송되는 커맨드들은 노멀 커맨드인지 또는 어벗 커맨드인지 여부에 따라 각각 노멀 커맨드 큐(NCMDQ) 또는 어벗 커맨드 큐(ACMDQ)로 큐잉될 수 있다. 커맨드 큐(220)의 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들 즉, ‘W1’, ‘U1’, ‘W2’, ‘R1’은 노멀 커맨드 큐(NCMDQ)로부터 큐잉된 순서대로 디큐잉되어 메모리 인터페이스(270)의 메모리 커맨드 버퍼(MCMDB)로 저장될 수 있다. 메모리 커맨드 버퍼(MCMDB)에 저장된 메모리 커맨드들은 불휘발성 메모리 장치(100)로 전송될 수 있다. 메모리 커맨드 버퍼(MCMDB)에 저장되는 메모리 커맨드들은 전술한 바와 같이 노멀 커맨드 큐(NCMDQ)로부터 디큐잉된 노멀 커맨드들에 근거하여 커맨드 생성기(도시되지 않음)에서 생성된 커맨드일 수 있다.
프로세서(230)는 커맨드 큐(220)의 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들을 우선 순위에 따라 재정렬할 수 있다. 큐잉된 커맨드들을 재정렬하는 것은 당 기술 분야에서 이미 널리 사용되는 공지 기술에 해당하며, 본 발명의 주요 특징과는 관련이 없으므로, 이에 대한 상세한 설명은 생략한다.
프로세서(230)는 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들(W1, U1, W2, R1)을 재정렬하기 전의 시점(①) 또는 재정렬한 후 디큐잉하기 전의 시점(②)에 어벗 핸들러(260)로 어벗 핸들링을 지시할 수 있다. 프로세서(230)로부터 어벗 핸들링 지시가 있으면, 어벗 핸들러(260)는 커맨드 큐(220)의 어벗 커맨드 큐(ACMDQ)를 스캔하여 큐잉된 어벗 커맨드가 있는지를 확인할 수 있다.
어벗 커맨드가 없으면, 어벗 핸들러(260)는 프로세서(230)로 어벗 핸들링이 불필요함을 보고할 수 있다. 프로세서(230)는 어벗 핸들러(260)로부터 어벗 핸들링이 불필요하다는 보고가 수신되면, 후속 동작을 수행하도록 데이터 저장 장치(10)를 제어할 수 있다. 예를 들어, 프로세서(230)는 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들(W1, U1, W2, R1) 중 어벗할 커맨드들이 없는 것으로 판단하고, 메모리 커맨드 버퍼(MCMDB)로 전송되도록 디큐잉할 수 있다.
어벗 커맨드가 있으면 어벗 핸들러(260)는 어벗 커맨드 즉, ‘AW1’에 대응하는 노멀 커맨드(예컨대, ‘W1’)의 현재 위치를 확인할 수 있다. 전술한 바와 같이, 프로세서(230)가 어벗 핸들링을 지시한 시점이 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들(W1, U1, W2, R1)을 재정렬하기 전의 시점(①) 또는 재정렬한 후 디큐잉하기 전의 시점(②)에 해당하므로, 어벗 핸들러(260)는 어벗 커맨드(AW1)에 대응하는 노멀 커맨드(W1)의 현재 위치가 노멀 커맨드 큐(NCMDQ)임을 알 수 있다. 이에 따라, 도 3a에 도시한 바와 같이, 어벗 핸들러(260)는 노멀 커맨드 큐(NCMDQ)로부터 어벗 커맨드(AW1)에 대응하는 노멀 커맨드(W1)를 삭제할 수 있고, 삭제된 노멀 커맨드(W1)는 메모리 커맨드 버퍼(MCMDB)로 전송되지 않을 수 있다.
프로세서(230)는 메모리 커맨드 버퍼(MCMDB)에 저장된 커맨드들(W1, U1, W2, R1)을 불휘발성 메모리 장치(100)로 전송하기 전의 시점(③)에 어벗 핸들러(260)로 어벗 핸들링을 지시할 수 있다. 이 경우, 전술한 바와 동일한 방법으로 어벗 핸들러(260)는 어벗 커맨드(AW1)에 대응하는 노멀 커맨드(W1)의 현재 위치가 메모리 커맨드 버퍼(MCMDB)임을 알 수 있다. 이에 따라, 도 3b에 도시한 바와 같이, 어벗 핸들러(260)는 메모리 커맨드 버퍼(MCMDB)로부터 어벗 커맨드(AW1)에 대응하는 노멀 커맨드(W1)를 삭제할 수 있고, 삭제된 노멀 커맨드(W1)는 불휘발성 메모리 장치(100)로 전송되지 않을 수 있다.
도 4는 라이트 커맨드에 대응하는 라이트 데이터가 데이터 버퍼에 저장된 예를 도시한 도면이고, 도 5는 어벗 핸들링 수행 시 데이터 버퍼에 저장된 데이터가 삭제되고 인덱스가 변경되는 예를 도시한 도면이다. 설명의 편의를 위하여, 도 4 및 도 5에서는 데이터 버퍼를 라이트 데이터가 저장되는 라이트 데이터 버퍼로 도시하였고, 데이터 버퍼는 j 개의 데이터가 저장되는 크기를 갖는 것으로 도시하였다. 데이터 버퍼의 일 측에 도시된 ‘1 ~ j’는 저장된 라이트 데이터 각각에 대한 인덱스를 나타낼 수 있다.
호스트 장치로부터 라이트 커맨드가 수신될 때 라이트 커맨드에 대응하는 라이트 데이터가 함께 수신될 수 있고, 수신된 라이트 데이터는 램(240)의 데이터 버퍼(DB)에 임시 저장될 수 있다. 데이터 버퍼(DB)의 각 위치 별 인덱스는 버퍼 매니저(250)에 의해 설정 및 변경될 수 있다. 데이터 버퍼(DB)의 각 위치 별 인덱스는 데이터 버퍼(DB)에 새로운 데이터가 저장될 때마다 증가될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 4에 도시한 바와 같이, 호스트 장치로부터 제1 라이트 커맨드(W1) 및 제2 라이트 커맨드(W2)가 순차적으로 전송되어 호스트 커맨드 버퍼(HCMDB)에 저장될 때, 제1 라이트 커맨드(W1)에 대응하는 제1 라이트 데이터들(WDATA11~ WDATA1i) 및 제2 라이트 커맨드(W2)에 대응하는 제2 라이트 데이터들(WDATA21~ WDATA2i)도 데이터 버퍼(DB)에 순차적으로 저장될 수 있다. 제1 라이트 데이터들(WDATA11~ WDATA1i) 각각에는 ‘1’ 내지 ‘i’의 인덱스들이 대응될 수 있고, 제2 라이트 데이터들(WDATA21~ WDATA2i) 각각에는 ‘i+1’ 내지 ‘j’의 인덱스들이 대응될 수 있다.
프로세서(230)의 어벗 핸들링 지시에 따라 어벗 핸들러(260)는 도 3a 및 도 3b에 도시한 것처럼 노멀 커맨드 큐(NCMDQ) 또는 메모리 커맨드 버퍼(MCMDB)로부터 어벗 커맨드(AW1)에 대응하는 노멀 커맨드(W1)를 삭제하면서 아울러 도 5에 도시한 것처럼 버퍼 매니저(BM)를 이용하여 데이터 버퍼(DB)에 저장된 제1 라이트 데이터들(WDATA11~ WDATA1i)를 삭제할 수 있다. 제1 라이트 데이터들(WDATA11~ WDATA1i)이 삭제됨에 따라, 제1 라이트 데이터들(WDATA11~ WDATA1i)에 할당되었던 인덱스들(예컨대, ‘1’ 내지 ‘i’)을 변경할 필요가 있다. 어벗 핸들러(260)는 버퍼 매니저(BM)를 이용하여 데이터 버퍼(DB)에서 제1 라이트 데이터들(WDATA11~ WDATA1i)이 저장되었던 위치에 대한 인덱스들을 변경(예컨대, ‘j+1’ 내지 ‘k’)할 수 있다. 이후, 호스트 장치로부터 수신된 데이터는 인덱스들이 변경된 위치에 순차적으로 저장될 수 있다.
본 실시 예에서는 호스트 장치로부터 수신되는 어벗 커맨드를 인터럽트 방식으로 처리하지 않고, 프로세서(230)의 판단에 근거한 시점에 별도로 구비된 어벗 핸들러(260)를 이용하여 처리할 수 있다. 즉, 본 실시 예에서는 컨트롤러(200)가 어벗 핸들링의 수행 시점을 결정할 수 있으므로, 데이터 저장 장치(10)의 컨트롤러(200) 내부의 각종 기능 모듈들 또는 불휘발성 메모리 장치(100) 내부의 각종 기능 모듈들 간의 동작 싱크(sync)가 깨지는 문제를 방지할 수 있다.
메모리 인터페이스(270)는 프로세서(230)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(270)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(270)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(270)는 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(270)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
메모리 인터페이스(270)는 메모리 커맨드 버퍼(MCMDB)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 커맨드 큐(220)의 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들에 근거하여 불휘발성 메모리 장치(100)로 전송할 메모리 커맨드들을 생성하는 커맨드 생성기(도시되지 않음)를 포함할 수 있다. 프로세서(230)는 커맨드 생성기를 이용하여 메모리 커맨드들을 생성할 수 있고, 커맨드 생성기에 의해 생성된 메모리 커맨드들은 메모리 인터페이스(270)의 메모리 커맨드 버퍼(MCMDB)로 저장될 수 있다. 메모리 커맨드 버퍼(MCMDB)는 FIFO(First Input First Output) 구조일 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이고, 도 7은 도 6의 S640 단계를 구체적으로 도시한 순서도이다. 도 6 및 도 7을 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서 도 1 내지 도 5가 참조될 수 있다.
S610 단계에서, 컨트롤러(200, 도 1 참조)의 프로세서(230, 도 1 참조)는 어벗 핸들러(260)로 어벗 핸들링(abort handling)을 지시할 수 있다.
S620 단계에서, 어벗 핸들러(260)는 커맨드 큐(220)의 어벗 커맨드 큐(ACMDQ)를 스캔할 수 있다.
S630 단계에서, 어벗 핸들러(260)는 어벗 커맨드 큐(ACMDQ)에 큐잉된 어벗 커맨드가 있는지 여부를 확인할 수 있다. 어벗 커맨드 큐(ACMDQ)에 큐잉된 어벗 커맨드가 있으면 S640 단계로 진행될 수 있다.
S640 단계에서, 어벗 핸들러(260)는 어벗 커맨드에 대한 어벗 핸들링을 수행할 수 있다. 어벗 핸들링의 구체적인 단계는 도 7을 참조하여 설명한다.
S641 단계에서, 어벗 핸들러(260)는 어벗 커맨드에 대응하는 노멀 커맨드를 삭제할 수 있다. 예를 들어, 프로세서(230)가 어벗 핸들링을 지시한 시점이 노멀 커맨드 큐(NCMDQ)에 큐잉된 노멀 커맨드들을 재정렬하는 시점 또는 노멀 커맨드 큐(NCMDQ)로부터 노멀 커맨드들을 디큐잉하기 전의 시점이면, 어벗 핸들러(260)는 노멀 커맨드 큐(NCMDQ)로부터 어벗 커맨드에 대응하는 노멀 커맨드를 삭제할 수 있다. 한편, 프로세서(230)가 어벗 핸들링을 지시한 시점이 메모리 커맨드 버퍼(MCMDB)에 저장된 노멀 커맨드들을 불휘발성 메모리 장치(100)로 전송하기 전의 시점이면, 어벗 핸들러(260)는 메모리 커맨드 버퍼(MCMDB)로부터 어벗 커맨드에 대응하는 노멀 커맨드를 삭제할 수 있다.
S643 단계에서, 어벗 핸들러(260)는 버퍼 매니저(250)를 이용하여 삭제된 노멀 커맨드에 대응하는 데이터를 데이터 버퍼(DB)로부터 삭제할 수 있다. 삭제된 노멀 커맨드가 라이트 커맨드이면, 어벗 핸들러(260)는 데이터 버퍼(DB)의 라이트 데이터 버퍼로부터 대응하는 라이트 데이터를 삭제할 수 있다. 삭제된 노멀 커맨드가 리드 커맨드이고 해당 리드 커맨드에 대응하는 데이터가 불휘발성 메모리 장치(100)로부터 독출되기 전인 경우에는 데이터 버퍼(DB)의 리드 데이터 버퍼로부터 삭제할 데이터는 없을 수 있다.
S645 단계에서, 어벗 핸들러(260)는 버퍼 매니저(250)를 이용하여 데이터 버퍼(DB)에서 삭제된 데이터의 위치에 대한 인덱스를 변경할 수 있다. 인덱스의 변경이 완료되면, 어벗 커맨드에 대한 어벗 핸들링이 완료된 것일 수 있다.
S650 단계에서, 어벗 핸들러(260)는 프로세서(230)로 어벗 핸들링이 완료되었음을 보고할 수 있다. 어벗 핸들링의 완료가 보고되면, 프로세서(230)는 후속 동작을 수행하도록 데이터 저장 장치(10)를 제어할 수 있다.
S630 단계에서 어벗 커맨드 큐(ACMDQ)에 큐잉된 어벗 커맨드가 없으면 S660 단계로 진행될 수 있다.
S660 단계에서, 어벗 핸들러(260)는 프로세서(230)로 어벗 핸들링이 불필요함을 보고할 수 있다. 어벗 핸들링의 불필요함이 보고되면, 프로세서(230)는 후속 동작을 수행하도록 데이터 저장 장치(10)를 제어할 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 도 8에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 9를 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 8의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200), 도 11의 데이터 저장 장치(4200)로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 커맨드 큐 230: 프로세서
240: 랜덤 액세스 메모리 250: 버퍼 매니저
260: 어벗 핸들러(Abort Handler) 270: 메모리 인터페이스

Claims (13)

  1. 불휘발성 메모리 장치;
    호스트 장치로부터 수신된 적어도 하나 이상의 노멀 커맨드들 및 어벗 커맨드를 큐잉하는 커맨드 큐;
    상기 호스트 장치로부터 상기 불휘발성 메모리 장치로 전송될 라이트 데이터 및 상기 불휘발성 메모리 장치로부터 독출되어 상기 호스트 장치로 전송될 리드 데이터를 임시 저장하는 데이터 버퍼;
    상기 노멀 커맨드들 중 상기 어벗 커맨드에 대응하는 노멀 커맨드에 대한 어벗 핸들링을 수행하도록 구성된 어벗 핸들러; 및
    상기 노멀 커맨드들이 상기 불휘발성 메모리 장치로 전송되기 이전에 상기 어벗 핸들러로 상기 어벗 핸들링의 수행을 지시하는 프로세서
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 커맨드 큐로부터 디큐잉되는 상기 노멀 커맨드들을 순차적으로 저장하고, 저장된 상기 노멀 커맨드들을 저장된 순서대로 상기 불휘발성 메모리 장치로 제공하는 메모리 커맨드 버퍼를 더 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 프로세서는 상기 커맨드 큐에 큐잉된 상기 노멀 커맨드들을 재정렬하는 제1 시점, 상기 노멀 커맨드들이 상기 커맨드 큐로부터 디큐잉되기 전의 제2 시점 또는 상기 노멀 커맨드들이 상기 메모리 커맨드 버퍼로부터 상기 불휘발성 메모리 장치로 제공되기 전의 제3 시점 중 적어도 하나의 시점에 상기 어벗 핸들러로 상기 어벗 핸들링의 수행을 지시하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 프로세서로부터 상기 제1 시점 또는 상기 제2 시점에 상기 어벗 핸들링의 수행이 지시되면, 어벗 핸들러는 상기 커맨드 큐를 스캔하여 큐잉된 어벗 커맨드가 있는지를 확인하고, 상기 큐잉된 어벗 커맨드에 대응하는 노멀 커맨드를 상기 커맨드 큐로부터 삭제하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 어벗 핸들러는 상기 큐잉된 어벗 커맨드에 대응하는 노멀 커맨드를 상기 커맨드 큐로부터 삭제한 후 삭제된 노멀 커맨드에 대응하는 데이터를 상기 데이터 버퍼로부터 삭제하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 어벗 핸들러는 상기 데이터 버퍼에서 상기 삭제된 데이터의 위치에 대한 인덱스를 변경하는 데이터 저장 장치.
  7. 제3항에 있어서,
    상기 프로세서로부터 상기 제3 시점에 상기 어벗 핸들링의 수행이 지시되면, 어벗 핸들러는 상기 커맨드 큐를 스캔하여 큐잉된 어벗 커맨드가 있는지를 확인하고, 상기 큐잉된 어벗 커맨드에 대응하는 노멀 커맨드를 상기 메모리 커맨드 버퍼로부터 삭제하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 어벗 핸들러는 상기 큐잉된 어벗 커맨드에 대응하는 노멀 커맨드를 상기 메모리 커맨드 버퍼로부터 삭제한 후 삭제된 노멀 커맨드에 대응하는 데이터를 상기 데이터 버퍼로부터 삭제하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 어벗 핸들러는 상기 데이터 버퍼에서 상기 삭제된 데이터의 위치에 대한 인덱스를 변경하는 데이터 저장 장치.
  10. 제1항에 있어서,
    상기 커맨드 큐는,
    상기 노멀 커맨드들이 큐잉되는 노멀 커맨드 큐; 및
    상기 어벗 커맨드가 큐잉되는 어벗 커맨드 큐
    를 포함하는 데이터 저장 장치.
  11. 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 동작을 제어하고, 호스트 장치로부터 수신되는 노멀 커맨드들 및 어벗 커맨드를 큐잉하는 커맨드 큐 및 어벗 핸들링을 수행하는 어벗 핸들러를 포함하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 어벗 핸들러로 어벗 핸들링을 지시하는 단계;
    상기 어벗 핸들러가 상기 커맨드 큐를 스캔하여 큐잉된 어벗 커맨드가 있는지를 확인하는 단계;
    상기 어벗 핸들러가 상기 노멀 커맨드들 중 상기 어벗 커맨드에 대응하는 노멀 커맨드에 대한 상기 어벗 핸들링을 수행하는 단계; 및
    상기 어벗 핸들러가 상기 컨트롤러로 어벗 핸들링이 완료되었음을 보고하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 어벗 핸들러로 어벗 핸들링을 지시하는 단계는,
    상기 커맨드 큐에 큐잉된 상기 노멀 커맨드들을 재정렬하는 제1 시점, 상기 노멀 커맨드들이 상기 커맨드 큐로부터 디큐잉되기 전의 제2 시점 또는 상기 커맨드 큐로부터 상기 노멀 커맨드들을 수신하여 상기 불휘발성 메모리 장치로 제공하는 메모리 커맨드 버퍼로부터 상기 노멀 커맨드들이 출력되기 전의 제3 시점 중 적어도 하나의 시점에 수행되는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 어벗 핸들링을 수행하는 단계는,
    상기 커맨드 큐 또는 상기 메모리 커맨드 버퍼로부터 상기 어벗 커맨드에 대응하는 노멀 커맨드를 삭제하는 단계;
    상기 컨트롤러 내부의 데이터 버퍼로부터 상기 삭제된 노멀 커맨드와 관련된 데이터를 삭제하는 단계; 및
    상기 데이터 버퍼에서 상기 삭제된 데이터의 위치에 대한 인덱스를 변경하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
KR1020180000735A 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법 KR20190083150A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180000735A KR20190083150A (ko) 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법
US16/052,276 US20190205059A1 (en) 2018-01-03 2018-08-01 Data storage apparatus and operating method thereof
CN201811125478.1A CN109992201B (zh) 2018-01-03 2018-09-26 数据存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000735A KR20190083150A (ko) 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190083150A true KR20190083150A (ko) 2019-07-11

Family

ID=67059587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000735A KR20190083150A (ko) 2018-01-03 2018-01-03 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20190205059A1 (ko)
KR (1) KR20190083150A (ko)
CN (1) CN109992201B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083052A (ko) * 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
KR20210043819A (ko) * 2019-10-14 2021-04-22 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
US11907572B2 (en) * 2019-12-30 2024-02-20 Micron Technology, Inc. Interface read after write
KR20210098717A (ko) * 2020-02-03 2021-08-11 에스케이하이닉스 주식회사 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20220045342A (ko) * 2020-10-05 2022-04-12 에스케이하이닉스 주식회사 호스트 장치, 데이터 저장 장치, 데이터 처리 시스템 및 데이터 처리 방법
US20230185715A1 (en) * 2021-12-13 2023-06-15 Relativity Oda Llc Queue optimization via predicitve caching in cloud computing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7484058B2 (en) * 2004-04-28 2009-01-27 Emc Corporation Reactive deadlock management in storage area networks
US8307128B2 (en) * 2006-12-08 2012-11-06 International Business Machines Corporation System and method to improve sequential serial attached small computer system interface storage device performance
US7739461B2 (en) * 2007-07-10 2010-06-15 International Business Machines Corporation DRAM power management in a memory controller
JP4516999B2 (ja) * 2008-03-28 2010-08-04 富士通株式会社 データ通信制御装置、データ通信制御方法およびそのためのプログラム
US8706900B2 (en) * 2008-07-10 2014-04-22 Juniper Networks, Inc. Dynamic storage resources
US8195909B2 (en) * 2009-10-05 2012-06-05 Seagate Technology Llc Data management in a data storage system
JP5204265B2 (ja) * 2010-01-29 2013-06-05 株式会社東芝 半導体記憶装置及び半導体記憶装置の制御方法
JP5547148B2 (ja) * 2011-09-13 2014-07-09 株式会社東芝 メモリデバイス
US9792989B2 (en) * 2013-02-07 2017-10-17 Toshiba Memory Corporation Memory system including nonvolatile memory
US20150186068A1 (en) * 2013-12-27 2015-07-02 Sandisk Technologies Inc. Command queuing using linked list queues
KR102308777B1 (ko) * 2014-06-02 2021-10-05 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
US10282103B1 (en) * 2015-11-09 2019-05-07 Seagate Technology Llc Method and apparatus to delete a command queue
JP6600698B2 (ja) * 2016-08-10 2019-10-30 株式会社日立製作所 計算機システム
TWI676893B (zh) * 2017-10-11 2019-11-11 祥碩科技股份有限公司 橋接裝置與資料傳輸方法

Also Published As

Publication number Publication date
CN109992201A (zh) 2019-07-09
US20190205059A1 (en) 2019-07-04
CN109992201B (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
CN107122317B (zh) 数据存储装置
KR20190083150A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180114972A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190090635A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US20190057745A1 (en) Data storage device and method of operating the same
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20200085966A (ko) 데이터 저장 장치 및 그 동작 방법
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
KR20170094674A (ko) 데이터 저장 장치
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
US11782638B2 (en) Storage device with improved read latency and operating method thereof
KR102434840B1 (ko) 데이터 저장 장치
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210397558A1 (en) Storage device and operating method thereof
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11232023B2 (en) Controller and memory system including the same
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts