KR20180114972A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180114972A
KR20180114972A KR1020170046530A KR20170046530A KR20180114972A KR 20180114972 A KR20180114972 A KR 20180114972A KR 1020170046530 A KR1020170046530 A KR 1020170046530A KR 20170046530 A KR20170046530 A KR 20170046530A KR 20180114972 A KR20180114972 A KR 20180114972A
Authority
KR
South Korea
Prior art keywords
time
queue
request
requests
queued
Prior art date
Application number
KR1020170046530A
Other languages
English (en)
Inventor
박진
이종민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170046530A priority Critical patent/KR20180114972A/ko
Priority to US15/825,315 priority patent/US10509670B2/en
Priority to CN201711465816.1A priority patent/CN108694018B/zh
Publication of KR20180114972A publication Critical patent/KR20180114972A/ko

Links

Images

Classifications

    • G06F9/3855—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치의 동작 방법은, 호스트 장치로부터 수신된 리퀘스트들을 제1 큐에 인큐하고; 상기 제1 큐에 큐잉된 리퀘스트들 중에서 제2 큐에 인큐되지 않은 낮은 우선순위를 갖는 리퀘스트의 스타베이션 시간이 응답 시간에 임박하였는지를 판단하고; 그리고 판단 결과에 근거하여, 상기 낮은 우선순위를 갖는 리퀘스트와 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐에 인큐되지 않은 높은 우선순위를 갖는 리퀘스트 중에서 어느 하나를 상기 제2 큐에 인큐한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 호스트 장치의 리퀘스트가 효율적으로 처리될 수 있도록 재배열(re-ordering)할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법은, 호스트 장치로부터 수신된 리퀘스트들을 제1 큐에 인큐하고; 상기 제1 큐에 큐잉된 리퀘스트들 중에서 제2 큐에 인큐되지 않은 낮은 우선순위를 갖는 리퀘스트의 스타베이션 시간이 응답 시간에 임박하였는지를 판단하고; 그리고 판단 결과에 근거하여, 상기 낮은 우선순위를 갖는 리퀘스트와 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐에 인큐되지 않은 높은 우선순위를 갖는 리퀘스트 중에서 어느 하나를 상기 제2 큐에 인큐한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 호스트 장치로부터 수신된 리퀘스트들을 큐잉하는 제1 큐; 상기 제1 큐에 큐잉된 리퀘스트들의 일부를 큐잉하는 제2 큐; 및 상기 제1 큐에 큐잉된 리퀘스트들이 재배열되도록 상기 제2 큐에 인큐하는 호스트 인터페이스 유닛을 포함하되, 상기 호스트 인터페이스 유닛은, 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐로 인큐되지 않은 낮은 우선순위를 갖는 리퀘스트의 스타베이션 시간이 응답 시간에 임박한 정도를 판단하고, 판단 결과에 근거하여 상기 낮은 우선순위를 갖는 리퀘스트와 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐에 큐잉되지 않은 높은 우선 순위를 갖는 리퀘스트 중에서 어느 하나를 상기 제2 큐에 인큐한다.
본 발명의 실시 예에 따르면 호스트 장치의 리퀘스트가 효율적으로 처리될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2 및 도 3은 본 발명의 실시 예에 따른 처리 완료된 리퀘스트를 통지하는 방법들을 설명하기 위한 도면들이다.
도 4는 본 발명의 실시 예에 따른 리퀘스트의 수신 순서에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 리퀘스트의 우선순위에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 리퀘스트의 처리 시간에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면이다.
도 7 내지 도 10은 본 발명의 실시 예에 따른 리퀘스트의 스타베이션(starvation)에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면들이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치(400)와의 전송 프로토콜을 의미하는 호스트 인터페이스(HIF)에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(200)를 포함할 수 있다. 불휘발성 메모리 장치(200)는 명령, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(300)와 연결될 수 있다. 불휘발성 메모리 장치(200)는 데이터 저장 장치(100)의 저장 매체로 사용될 수 있다.
불휘발성 메모리 장치(200)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(200)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(300)를 포함할 수 있다. 컨트롤러(300)는 제1 큐(311)를 포함하는 호스트 인터페이스 유닛(310), 제2 큐(320), 컨트롤 유닛(330), 동작 메모리(340) 및 메모리 컨트롤 유닛(350)을 포함할 수 있다.
호스트 인터페이스 유닛(310)은 호스트 장치(400)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(310)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스(HIF)를 이용해서 호스트 장치(400)와 통신할 수 있다.
호스트 인터페이스 유닛(310)은 리퀘스트 큐잉(queuing) 동작 또는 커맨드 큐잉 동작을 수행할 수 있다. 호스트 인터페이스 유닛(310)은 호스트 장치(400)로부터 리퀘스트를 수신하고, 수신된 리퀘스트를 제1 큐(311)에 인큐(enqueue)할 수 있다. 호스트 인터페이스 유닛(310)은 제1 큐(311)에 큐잉된 리퀘스트들의 일부를 제2 큐(320)에 인큐할 수 있다. 호스트 인터페이스 유닛(310)은, 제1 큐(311)에 큐잉된 리퀘스트들이 다양한 기준에 근거하여 재배열(re-ordering)되도록, 제1 큐(311)에 큐잉된 리퀘스트들을 제2 큐(320)에 인큐할 수 있다.
호스트 인터페이스 유닛(310)은 리퀘스트의 스타베이션(starvation)에 근거한 리퀘스트 큐잉 동작에 필요한 기능 블럭, 예를 들면, 타이머(313)을 포함할 수 있다.
제2 큐(320)는 호스트 인터페이스 유닛(310)과 컨트롤 유닛(330) 사이에 연결될 수 있다. 제2 큐(320)는 호스트 인터페이스 유닛(310)과 컨트롤 유닛(330) 사이의 리퀘스트 교환을 위해서 사용될 수 있다. 제2 큐(320)는 링크드 큐(linked queue) 또는 순환 큐(circular queue) 방식으로 구성될 수 있다.
컨트롤 유닛(330)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(330)은 제2 큐(320)에 큐잉된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(330)은, 리퀘스트를 처리하기 위해서, 동작 메모리(340)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(200)를 제어할 수 있다.
컨트롤 유닛(330)은, 처리 완료된 리퀘스트가 있음을 호스트 인터페이스 유닛(310)에 통지할 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 컨트롤 유닛(330)은 처리 완료된 리퀘스트가 큐잉된 제2 큐의 영역(Q21)에 완료 플래그(CF)를 기록하는 방식을 통해서, 리퀘스트의 처리 완료를 통지할 수 있다. 다른 예로서, 도 3에 도시된 바와 같이, 컨트롤 유닛(330)은 호스트 인터페이스 유닛(310)에 인터럽트(ITR)를 전송하는 방식을 통해서, 리퀘스트의 처리 완료를 통지할 수 있다.
동작 메모리(340)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 동작 메모리(340)는 컨트롤 유닛(330)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 동작 메모리(340)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다.
메모리 컨트롤 유닛(350)은 컨트롤 유닛(330)의 제어에 따라서 불휘발성 메모리 장치(200)를 제어할 수 있다. 메모리 컨트롤 유닛(350)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(350)은 제어 신호들을 불휘발성 메모리 장치(200)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(200)를 제어하기 위한 명령, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(350)은 데이터를 불휘발성 메모리 장치(200)로 제공하거나, 불휘발성 메모리 장치(200)로부터 독출된 데이터를 제공 받을 수 있다.
도 4는 본 발명의 실시 예에 따른 리퀘스트의 수신 순서에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면이다. 설명의 편의를 위해서, 5개의 리퀘스트들이(RQ1~RQ5) 호스트 장치(400)로부터 수신된 상태가 도 4에 예시될 것이다.
호스트 인터페이스 유닛(310)은 리퀘스트가 수신된 순서대로 리퀘스트들(RQ1~RQ5)을 제1 큐(311)에 인큐할 수 있다. 호스트 인터페이스 유닛(310)은 리퀘스트가 수신된 순서대로 제1 큐(311)에 큐잉된 리퀘스트들(RQ1~RQ5)을 제2 큐(320)에 큐잉할 수 있다. 예를 들면, 호스트 인터페이스 유닛(310)은 리퀘스트들(RQ1~RQ4)을 제2 큐(320)에 큐잉할 수 있다.
컨트롤 유닛(330)은 제2 큐(320)에 큐잉된 리퀘스트들(RQ1~RQ4)을 큐잉된 순서대로 처리할 수 있다. 예를 들면, 컨트롤 유닛(330)은 제1 리퀘스트(RQ1)부터 제4 리퀘스트(RQ4) 순서로 리퀘스트들(RQ1~RQ4)을 처리할 수 있다. 제1 리퀘스트(RQ1)의 처리가 완료되면, 호스트 인터페이스 유닛(310)은 제1 큐(311)에 큐잉된 나머지 리퀘스트, 즉, 제5 리퀘스트(RQ5)를 제2 큐(320)에 큐잉할 수 있다.
도 5는 본 발명의 실시 예에 따른 리퀘스트의 우선순위에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면이다. 설명의 편의를 위해서, 7개의 리퀘스트들(RQ1~RQ7)이 호스트 장치(400)로부터 수신된 상태가 도 5에 예시될 것이다.
호스트 인터페이스 유닛(310)은 리퀘스트카 수신된 순서대로 리퀘스트들(RQ1~RQ7)을 제1 큐(311)에 인큐할 수 있다. 호스트 인터페이스 유닛(310)은, 리퀘스트의 우선순위에 근거하여 리퀘스트가 재배열되도록, 제1 큐(311)에 큐잉된 리퀘스트들(RQ1~RQ7)을 제2 큐(320)에 큐잉할 수 있다. 예를 들면, 호스트 인터페이스 유닛(310)은, 높은 우선순위를 갖는 리퀘스트들(RQ6~RQ7)을 제2 큐(320)에 큐잉할 수 있다. 그리고, 호스트 인터페이스 유닛(310)은 리퀘스트가 수신된 순서대로 낮은 우선순위를 갖는 리퀘스트들(RQ1~RQ2)을 제2 큐(320)에 큐잉할 수 있다.
컨트롤 유닛(330)은 제2 큐(320)에 큐잉된 리퀘스트들(RQ6, RQ7, RQ1 및 RQ2)을 큐잉된 순서대로 처리할 수 있다. 예를 들면, 컨트롤 유닛(330)은 제6 리퀘스트(RQ6), 제7 리퀘스트(RQ7), 제1 리퀘스트(RQ1) 및 제2 리퀘스트(RQ2) 순서로 리퀘스트들(RQ6, RQ7, RQ1 및 RQ2)을 처리할 수 있다. 리퀘스트들(RQ6, RQ7, RQ1 및 RQ2)의 처리가 완료되는 대로, 호스트 인터페이스 유닛(310)은 제1 큐(311)에 큐잉된 나머지 리퀘스트들, 즉, 리퀘스트들(RQ3~RQ5)을 리퀘스트가 수신된 순서대로 제2 큐(320)에 큐잉할 수 있다.
리퀘스트의 우선순위에 근거하여 리퀘스트가 재배열되면, 높은 우선순위를 갖는 리퀘스트들(RQ6~RQ7)이 먼저 처리되고, 낮은 우선순위를 갖는 리퀘스트들(RQ1~RQ5)이 나중에 처리될 수 있다.
도 6은 본 발명의 실시 예에 따른 리퀘스트의 처리 시간에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면이다. 설명의 편의를 위해서, 4개의 리퀘스트들(RQ1~RQ4)이 호스트 장치(400)로부터 수신된 상태가 도 6에 예시될 것이다.
호스트 인터페이스 유닛(310)은 리퀘스트카 수신된 순서대로 리퀘스트들(RQ1~RQ4)을 제1 큐(311)에 인큐할 수 있다. 호스트 인터페이스 유닛(310)은, 리퀘스트의 처리 시간에 근거하여 리퀘스트가 재배열되도록, 제1 큐(311)에 큐잉된 리퀘스트들(RQ1~RQ4)을 제2 큐(320)에 큐잉할 수 있다. 예를 들면, 호스트 인터페이스 유닛(310)은, 짧은 처리 시간을 갖는 리퀘스트들(RQ1, RQ3 및 RQ7)을 제2 큐(320)에 큐잉할 수 있다. 그리고, 호스트 인터페이스 유닛(310)은 긴 처리 시간을 갖는 리퀘스트(RQ2)를 제2 큐(320)에 큐잉할 수 있다.
컨트롤 유닛(330)은 제2 큐(320)에 큐잉된 리퀘스트들(RQ1~RQ4)을 큐잉된 순서대로 처리할 수 있다. 예를 들면, 컨트롤 유닛(330)은 제1 리퀘스트(RQ1), 제2 리퀘스트(RQ2), 제4 리퀘스트(RQ4) 및 제2 리퀘스트(RQ2) 순서로 리퀘스트들(RQ1~RQ4)을 처리할 수 있다.
리퀘스트의 처리 시간에 근거하여 리퀘스트가 재배열되면, 짧은 처리 시간을 갖는 리퀘스트들(RQ1, RQ3 및 RQ4)(예를 들면, 읽기 리퀘스트)이 먼저 처리되고, 낮은 우선순위를 갖는 리퀘스트(RQ2)(예를 들면, 쓰기 리퀘스트)가 나중에 처리될 수 있다.
도 7 내지 도 10은 본 발명의 실시 예에 따른 리퀘스트의 스타베이션(starvation)에 근거한 리퀘스트 큐잉 동작을 설명하기 위한 도면들이다. 도 7을 참조하면, 설명의 편의를 위해서, 낮은 우선순위를 갖는 5개의 리퀘스트들(RQ1~RQ5)이 제1 큐(311)에 큐잉되고, 그 중에서 4개의 리퀘스트들(RQ1~RQ4)이 제2 큐(320)에 큐잉된 후에, 높은 우선순위를 갖는 1개의 리퀘스트(RQ6)가 호스트 장치(400)로부터 수신된 상태가 가정될 것이다. 또한, 제2 큐(320)에 큐잉된 리퀘스들(RQ1~RQ4) 중에서 제1 리퀘스트(RQ1)가 처리 완료된 상태가 가정될 것이다.
이러한 상태에 따르면, 호스트 인터페이스 유닛(310)은 제1 큐(311)에 큐잉된 리퀘스트들(RQ1~RQ6) 중에서 제2 큐(320)로 인큐되지 않은 리퀘스트들(RQ5 및 RQ6) 중에서 어느 하나를 제2 큐(320)에 인큐해야할 것이다. 이 경우, 호스트 인터페이스 유닛(310)은, 리퀘스트의 우선순위에 근거하여, 리퀘스트들(RQ5 및 RQ6) 중에서 어느 하나를 제2 큐(320)에 인큐할 수 있다. 또는, 호스트 인터페이스 유닛(310)은, 리퀘스트의 스타베이션에 근거하여 리퀘스트들(RQ5 및 RQ6)이 재배열되도록, 리퀘스트들(RQ5 및 RQ6) 중에서 어느 하나를 제2 큐(320)에 인큐할 수 있다.
호스트 인터페이스 유닛(310)은, 제1 큐(311)에 큐잉된 리퀘스트들(RQ1~RQ6) 중에서 제2 큐(320)로 인큐되지 않은 낮은 우선 순위를 갖는 제5 리퀘스트(RQ5)의 스타베이션 시간이 응답 시간에 임박한 정도를 판단하고, 판단 결과에 근거하여 낮은 우선 순위를 갖는 제5 리퀘스트(RQ5)와 높은 우선 순위를 갖는 제6 리퀘스트(RQ6) 중에서 어느 하나를 제2 큐(320)에 인큐할 수 있다.
도 8을 참조하면, 호스트 인터페이스 유닛(310)은 제2 큐(320)로 인큐되지 않은 낮은 우선 순위를 갖는 제5 리퀘스트(RQ5)의 스타베이션 시간(Tstrv_RQ5)을 판단할 수 있다. 예를 들면, 호스트 인터페이스 유닛(310)은, 타이머(313)를 통해서, 제5 리퀘스트(RQ5)가 호스트 장치(400)로부터 수신된 시점부터 경과된 시간을 카운트할 수 있다. 따라서, 제5 리퀘스트(RQ5)의 스타베이션 시간(Tstrv_RQ5)은 제5 리퀘스트(RQ5)의 처리가 지연된 시간을 의미할 수 있다.
설명의 편의를 위해서, 제5 리퀘스트(RQ5)의 스타베이션 시간(Tstrv_RQ5)만이 설명되었으나, 호스트 장치(400)로부터 수신된 모든 리퀘스트들 각각의 스타베이션 시간이 호스트 인터페이스 유닛(310)에 의해서 관리될 수 있다.
호스트 인터페이스 유닛(310)은 제2 큐(320)에 큐잉된 리퀘스트들(RQ1~RQ4) 중에서 처리 완료된 제1 리퀘스트(RQ1)의 처리 시간(Tprcs_RQ1)을 판단할 수 있다. 예를 들면, 호스트 인터페이스 유닛(310)은, 타이머(313)를 통해서, 제1 리퀘스트(RQ1)가 제2 큐(320)에 큐잉된 시점부터 컨트롤 유닛(330)으로부터 제1 리퀘스트(RQ1)의 처리 완료가 통지된 시점까지 경과된 시간을 카운트할 수 있다. 따라서, 제1 리퀘스트(RQ1)의 처리 시간(Tprcs_RQ1)은 제1 리퀘스트(RQ1)를 처리하는 데 소모된 시간을 의미할 수 있다.
호스트 인터페이스 유닛(310)은, 제5 리퀘스트(RQ5)의 스타베이션 시간(Tstrv_RQ5)과 제1 리퀘스트(RQ1)의 처리 시간(Tprcs_RQ1)의 차이와, 기준 시간(Tref)을 비교할 수 있다. 호스트 인터페이스 유닛(310)은, 비교 결과에 근거하여, 제5 리퀘스트(RQ5)의 응답 시간(response time)이 임박한 정도를 판단할 수 있다.
응답 시간은, 호스트 장치(400)로부터 리퀘스트가 전송된 후, 데이터 저장 장치(100)가 리퀘스트에 대한 응답을 보내야하는 한계 시간을 의미할 수 있다. 응답 시간은 호스트 장치(400)와 데이터 저장 장치(100) 사이의 전송 프로토콜에 따라서 규정된 시간일 수 있다.
호스트 인터페이스 유닛(310)은, 응답 시간에서 이전에 처리 완료된 리퀘스트들의 평균 처리 시간을 뺀 시간을 기준 시간(Tref)으로서 설정할 수 있다. 따라서, 기준 시간(Tref)은 응답 시간보다 짧은 시간일 수 있다.
제5 리퀘스트(RQ5)의 스타베이션 시간(Tstrv_RQ5)과 제1 리퀘스트(RQ1)의 처리 시간(Tprcs_RQ1)의 차이가, 기준 시간(Tref) 미만인 경우, 호스트 인터페이스 유닛(310)은 제5 리퀘스트(RQ5)의 응답 시간이 임박한 것으로 판단할 수 있다. 이러한 판단 결과에 근거하여, 호스트 인터페이스 유닛(310)은, 도 9에 도시된 바와 같이, 제5 리퀘스트(RQ5)의 우선순위가 제6 리퀘스트(RQ6)의 우선순위보다 낮더라도, 제5 리퀘스트(RQ5)를 제6 리퀘스트(RQ6)보다 먼저 제2 큐(320)에 인큐할 수 있다.
제5 리퀘스트(RQ5)의 스타베이션 시간(Tstrv_RQ5)과 제1 리퀘스트(RQ1)의 처리 시간(Tprcs_RQ1)의 차이가, 기준 시간(Tref) 이상인 경우, 호스트 인터페이스 유닛(310)은 제5 리퀘스트(RQ5)의 응답 시간이 임박하지 않은 것으로 판단할 수 있다. 이러한 판단 결과에 근거하여, 호스트 인터페이스 유닛(310)은, 도 10에 도시된 바와 같이, 리퀘스트의 우선순위에 근거하여 높은 우선순위를 갖는 제6 리퀘스트(RQ6)를 제2 큐(320)에 인큐할 수 있다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 11의 SSD(1200), 도 12의 데이터 저장 장치(2200), 도 13의 데이터 저장 장치(3200)로 구성될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 15를 참조하면, 불휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 행 디코더(220), 데이터 읽기/쓰기 블럭(230), 열 디코더(240), 전압 발생기(250) 및 제어 로직(260)을 포함할 수 있다.
메모리 셀 어레이(210)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(220)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(210)와 연결될 수 있다. 행 디코더(220)는 제어 로직(260)의 제어에 따라 동작할 수 있다. 행 디코더(220)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(220)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(220)는 전압 발생기(1235)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(230)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(210)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(230)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(230)은 제어 로직(260)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(230)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(230)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(210)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(230)은 읽기 동작 시 메모리 셀 어레이(210)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(240)는 제어 로직(260)의 제어에 따라 동작할 수 있다. 열 디코더(240)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(240)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(230)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(250)는 불휘발성 메모리 장치(200)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(250)에 의해서 생성된 전압들은 메모리 셀 어레이(210)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(260)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(200)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(260)은 불휘발성 메모리 장치(200)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 불휘발성 메모리 장치
300 : 컨트롤러
310 : 호스트 인터페이스 유닛
311 : 제1 큐
320 : 제2 큐
330 : 컨트롤 유닛
340 : 동작 메모리
350 : 메모리 컨트롤 유닛
400 : 호스트 장치

Claims (18)

  1. 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법에 있어서:
    호스트 장치로부터 수신된 리퀘스트들을 제1 큐에 인큐하고;
    상기 제1 큐에 큐잉된 리퀘스트들 중에서 제2 큐에 인큐되지 않은 낮은 우선순위를 갖는 리퀘스트의 스타베이션 시간이 응답 시간에 임박하였는지를 판단하고; 그리고
    판단 결과에 근거하여, 상기 낮은 우선순위를 갖는 리퀘스트와 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐에 인큐되지 않은 높은 우선순위를 갖는 리퀘스트 중에서 어느 하나를 상기 제2 큐에 인큐하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 스타베이션 시간이 상기 응답 시간에 임박하여는지를 판단하는 것은, 상기 스타베이션 시간과 상기 제2 큐에 큐잉된 리퀘스트들 중에서 처리 완료된 리퀘스트의 처리 시간의 차이와 기준 시간을 비교하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 스타베이션 시간과 상기 처리 시간의 차이가 상기 기준 시간 미만인 경우, 상기 낮은 우선순위를 갖는 리퀘스트를 상기 제2 큐에 인큐하는 데이터 저장 장치의 동작 방법.
  4. 제2항에 있어서,
    상기 스타베이션 시간과 상기 처리 시간의 차이가 상기 기준 시간 이상인 경우, 상기 높은 우선순위를 갖는 리퀘스트를 상기 제2 큐에 인큐하는 데이터 저장 장치의 동작 방법.
  5. 제2항에 있어서,
    상기 처리 완료된 리퀘스트가 상기 제2 큐에 큐잉된 시점부터 처리 완료된 시점까지 경과된 시간을 상기 처리 시간으로서 카운트하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  6. 제2항에 있어서,
    상기 응답 시간에서 이전에 처리 완료된 리퀘스트들의 평균 처리 시간을 뺀 시간을 상기 기준 시간으로서 설정하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 낮은 우선순위를 갖는 리퀘스트가 상기 제1 큐에 큐잉된 시점부터 경과된 시간을 상기 스타베이션 시간으로서 카운트하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  8. 제1항에 있어서,
    상기 응답 시간은 상기 호스트 장치로부터 상기 낮은 우선순위를 갖는 리퀘스트를 수신한 후, 응답을 보내야하는 한계 시간을 의미하는 데이터 저장 장치의 동작 방법.
  9. 호스트 장치로부터 수신된 리퀘스트들을 큐잉하는 제1 큐;
    상기 제1 큐에 큐잉된 리퀘스트들의 일부를 큐잉하는 제2 큐; 및
    상기 제1 큐에 큐잉된 리퀘스트들이 재배열되도록 상기 제2 큐에 인큐하는 호스트 인터페이스 유닛을 포함하되,
    상기 호스트 인터페이스 유닛은, 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐로 인큐되지 않은 낮은 우선순위를 갖는 리퀘스트의 스타베이션 시간이 응답 시간에 임박한 정도를 판단하고, 판단 결과에 근거하여 상기 낮은 우선순위를 갖는 리퀘스트와 상기 제1 큐에 큐잉된 리퀘스트들 중에서 상기 제2 큐에 큐잉되지 않은 높은 우선 순위를 갖는 리퀘스트 중에서 어느 하나를 상기 제2 큐에 인큐하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 스타베이션 시간이 상기 응답 시간에 임박한지의 여부를 판단하기 위해서, 상기 스타베이션 시간과 상기 제2 큐에 큐잉된 리퀘스트들 중에서 처리 완료된 리퀘스트의 처리 시간의 차이와 기준 시간을 비교하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 스타베이션 시간과 상기 처리 시간의 차이가 상기 기준 시간 미만인 경우, 상기 낮은 우선순위를 갖는 리퀘스트를 상기 제2 큐에 인큐하는 데이터 저장 장치.
  12. 제10항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 스타베이션 시간과 상기 처리 시간의 차이가 상기 기준 시간 이상인 경우, 상기 높은 우선순위를 갖는 리퀘스트를 상기 제2 큐에 인큐하는 데이터 저장 장치.
  13. 제10항에 있어서,
    상기 호스트 인터페이스 유닛은 상기 스타베이션 시간과 상기 처리 시간을 카운트하는 타이머를 포함하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 타이머를 통해서, 상기 낮은 우선순위를 갖는 리퀘스트가 상기 제1 큐에 큐잉된 시점부터 경과된 시간을 상기 스타베이션 시간으로서 카운트하는 데이터 저장 장치.
  15. 제13항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 타이머를 통해서, 상기 처리 완료된 리퀘스트가 상기 제2 큐에 큐잉된 시점부터 처리 완료된 시점까지 경과된 시간을 상기 처리 시간으로서 카운트하는 데이터 저장 장치.
  16. 제10항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 응답 시간에서 이전에 처리 완료된 리퀘스트들의 평균 처리 시간을 뺀 시간을 상기 기준 시간으로서 설정하는 데이터 저장 장치.
  17. 제9항에 있어서,
    상기 응답 시간은 상기 호스트 장치로부터 상기 낮은 우선순위를 갖는 리퀘스트를 수신한 후, 응답을 보내야하는 한계 시간을 의미하는 데이터 저장 장치.
  18. 제9항에 있어서,
    불휘발성 메모리 장치; 및
    상기 제2 큐에 큐잉된 리퀘스트를 처리하기 위해서 상기 불휘발성 메모리 장치를 제어하는 컨트롤 유닛을 더 포함하는 데이터 저장 장치.
KR1020170046530A 2017-04-11 2017-04-11 데이터 저장 장치 및 그것의 동작 방법 KR20180114972A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170046530A KR20180114972A (ko) 2017-04-11 2017-04-11 데이터 저장 장치 및 그것의 동작 방법
US15/825,315 US10509670B2 (en) 2017-04-11 2017-11-29 Data storage device and operating method thereof
CN201711465816.1A CN108694018B (zh) 2017-04-11 2017-12-28 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170046530A KR20180114972A (ko) 2017-04-11 2017-04-11 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180114972A true KR20180114972A (ko) 2018-10-22

Family

ID=63711660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170046530A KR20180114972A (ko) 2017-04-11 2017-04-11 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10509670B2 (ko)
KR (1) KR20180114972A (ko)
CN (1) CN108694018B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10841645B1 (en) 2019-12-09 2020-11-17 Western Digital Technologies, Inc. Storage system and method for video frame segregation to optimize storage
WO2021118623A1 (en) * 2019-12-09 2021-06-17 Western Digital Technologies, Inc. Storage system and method for reducing read-retry duration
US11328511B2 (en) 2020-03-13 2022-05-10 Western Digital Technologies, Inc. Storage system and method for improved playback analysis
US11526435B2 (en) 2020-02-04 2022-12-13 Western Digital Technologies, Inc. Storage system and method for automatic data phasing
US11562018B2 (en) 2020-02-04 2023-01-24 Western Digital Technologies, Inc. Storage system and method for optimized surveillance search
CN116737672A (zh) * 2022-09-13 2023-09-12 荣耀终端有限公司 嵌入式操作系统中文件系统的调度方法、设备及存储介质

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656872B2 (en) * 2018-03-15 2020-05-19 Western Digital Technologies, Inc. Storage device with multi-die management
US10768837B2 (en) * 2018-10-31 2020-09-08 EMC IP Holding Company LLC Non-disruptive migration of a virtual volume in a clustered data storage system
CN111290976A (zh) * 2018-12-06 2020-06-16 沈阳新松机器人自动化股份有限公司 一种fram存储器读写系统
US11675715B2 (en) * 2019-03-27 2023-06-13 Intel Corporation Low pin-count architecture with prioritized message arbitration and delivery
KR20220120277A (ko) * 2021-02-23 2022-08-30 삼성전자주식회사 커맨드 큐잉 방법 및 복수의 큐의 처리 속도를 조절하는 방법을 포함하는 호스트-스토리지 시스템
KR102529761B1 (ko) 2021-03-18 2023-05-09 에스케이하이닉스 주식회사 PCIe 디바이스 및 그 동작 방법
KR102496994B1 (ko) * 2021-03-23 2023-02-09 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8719833B2 (en) * 2010-06-24 2014-05-06 Sap Ag Adaptive demand-driven load balancing
CN102073461B (zh) * 2010-12-07 2012-07-04 成都市华为赛门铁克科技有限公司 输入输出请求调度方法、相关装置和存储阵列
CN102281202A (zh) * 2011-09-02 2011-12-14 苏州阔地网络科技有限公司 一种调度方法、服务器及系统
US9367357B2 (en) * 2013-01-18 2016-06-14 Nec Corporation Simultaneous scheduling of processes and offloading computation on many-core coprocessors
US20140325524A1 (en) * 2013-04-25 2014-10-30 Hewlett-Packard Development Company, L.P. Multilevel load balancing
KR101481898B1 (ko) 2013-06-25 2015-01-14 광운대학교 산학협력단 Ｓｓｄ의 명령어 큐 스케줄링 장치 및 방법
KR20160118836A (ko) * 2015-04-03 2016-10-12 에스케이하이닉스 주식회사 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US10423500B2 (en) * 2016-06-01 2019-09-24 Seagate Technology Llc Technologies for limiting performance variation in a storage device
US10223298B2 (en) * 2016-12-12 2019-03-05 Intel Corporation Urgency based reordering for priority order servicing of memory requests

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10841645B1 (en) 2019-12-09 2020-11-17 Western Digital Technologies, Inc. Storage system and method for video frame segregation to optimize storage
WO2021118623A1 (en) * 2019-12-09 2021-06-17 Western Digital Technologies, Inc. Storage system and method for reducing read-retry duration
US11526435B2 (en) 2020-02-04 2022-12-13 Western Digital Technologies, Inc. Storage system and method for automatic data phasing
US11562018B2 (en) 2020-02-04 2023-01-24 Western Digital Technologies, Inc. Storage system and method for optimized surveillance search
US11328511B2 (en) 2020-03-13 2022-05-10 Western Digital Technologies, Inc. Storage system and method for improved playback analysis
CN116737672A (zh) * 2022-09-13 2023-09-12 荣耀终端有限公司 嵌入式操作系统中文件系统的调度方法、设备及存储介质
CN116737672B (zh) * 2022-09-13 2024-04-26 荣耀终端有限公司 嵌入式操作系统中文件系统的调度方法、设备及存储介质

Also Published As

Publication number Publication date
US20180293101A1 (en) 2018-10-11
CN108694018B (zh) 2021-05-25
CN108694018A (zh) 2018-10-23
US10509670B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
CN108694018B (zh) 数据存储装置及其操作方法
CN107122317B (zh) 数据存储装置
US10838653B2 (en) Electronic device and operating method thereof
CN109992201B (zh) 数据存储设备及其操作方法
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
US10776048B2 (en) Electronic apparatus and operating method thereof
CN109407966B (zh) 数据存储装置及其操作方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
US11003395B2 (en) Controller, memory system, and operating methods thereof
CN112988045A (zh) 数据存储装置及其操作方法
US10810118B2 (en) Data storage device and operating method thereof
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11409473B2 (en) Data storage device and operating method thereof
CN107301872B (zh) 半导体存储器装置的操作方法
CN108417232B (zh) 数据存储装置及其操作方法
CN107863120B (zh) 数据存储装置及其操作方法
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190069966A (ko) 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법
CN111324302B (zh) 数据存储装置及其操作方法
US20190212946A1 (en) Data storage device and operating method thereof
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법