KR20200015260A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20200015260A
KR20200015260A KR1020180090862A KR20180090862A KR20200015260A KR 20200015260 A KR20200015260 A KR 20200015260A KR 1020180090862 A KR1020180090862 A KR 1020180090862A KR 20180090862 A KR20180090862 A KR 20180090862A KR 20200015260 A KR20200015260 A KR 20200015260A
Authority
KR
South Korea
Prior art keywords
section
data storage
nonvolatile memory
field
storage device
Prior art date
Application number
KR1020180090862A
Other languages
English (en)
Inventor
김진수
강민구
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180090862A priority Critical patent/KR20200015260A/ko
Priority to US16/511,653 priority patent/US11194512B2/en
Priority to CN201910701857.9A priority patent/CN110795366B/zh
Publication of KR20200015260A publication Critical patent/KR20200015260A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치의 읽기 동작을 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 기 설정된 구간에서의 워크로드 패턴 정보를 저장하는 메모리; 및 상기 워크로드 패턴 정보에 근거하여 제1 구간의 워크로드 패턴을 확인하고, 상기 제1 구간의 워크로드 패턴에 따라 상기 제1 구간에 후속하는 제2 구간에서의 읽기 모드를 결정하는 프로세서를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{Data storage device and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 워크로드에 따라 캐시 리드 동작과 노멀 리드 동작을 적절히 사용할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치의 읽기 동작을 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 기 설정된 구간에서의 워크로드 패턴 정보를 저장하는 메모리; 및 상기 워크로드 패턴 정보에 근거하여 제1 구간의 워크로드 패턴을 확인하고, 상기 제1 구간의 워크로드 패턴에 따라 상기 제1 구간에 후속하는 제2 구간에서의 읽기 모드를 결정하는 프로세서를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 워크로드 패턴 정보에 근거하여 제1 구간의 워크로드 패턴을 확인하는 단계; 및 상기 제1 구간의 워크로드 패턴에 따라 상기 제1 구간에 후속하는 제2 구간에서의 읽기 모드를 결정하는 단계를 포함한다.
본 실시 예들에 따르면, 기 설정된 기간 동안의 워크로드 패턴을 검출하고, 검출된 워크로드 패턴에 근거하여 캐시 리드 동작 및 노멀 리드 동작을 적절하게 사용할 수 있다.
즉, 캐시 리드 동작이 유리한 상황에서는 캐시 리드 동작을 사용하고 노멀 리드 동작이 유리한 상황에서는 노멀 리드 동작을 사용할 수 있으므로, 데이터 저장 장치의 리드 성능을 극대화할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다.
도 2는 도 1의 메모리의 구성을 나타낸 도면이다.
도 3은 플래시 변환 계층(flash translation layer, FTL)을 나타낸 도면이다.
도 4는 워크로드 패턴을 검출하기 위해 설정된 구간들을 나타낸 도면이다.
도 5는 워크로드 패턴 정보를 나타낸 도면이다.
도 6a는 워크로드 패턴에 따라 후속 구간에서 사용할 읽기 동작을 결정하는 것을 나타낸 도면이다.
도 6b 및 도 6c는 각각 노멀 읽기 동작 및 캐시 읽기 동작을 나타낸 도면들이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 9는 도 8의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성을 예시적으로 나타낸 도면이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(20)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치(20)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치(10)에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 1 비트의 데이터를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC)일 수 있다. 멀티 레벨 셀(MLC)은 2 비트의 데이터, 3 비트의 데이터, 4 비트의 데이터 등을 저장할 수 있다. 일반적으로, 2 비트의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC)이라 하고, 3 비트의 데이터를 저장하는 메모리 셀을 트리플 레벨 셀(triple level cell, TLC)이라 하고, 4 비트의 데이터를 저장하는 메모리 셀을 쿼드러플 레벨 셀(quadruple level cell, QLC)이라 한다. 그러나, 본 실시 예에서는 설명의 편의를 위해 2 비트 내지 4 비트의 데이터를 저장하는 메모리 셀을 통칭하여 멀티 레벨 셀(MLC)이라 할 것이다.
메모리 셀 어레이(110)는 싱글 레벨 셀(SLC) 및 멀티 레벨 셀(MLC) 중 적어도 하나 이상을 포함할 수 있다. 또한, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트 장치로부터 제공된 쓰기 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 읽기 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(20)의 프로토콜에 대응하여 호스트 장치(20)와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-e(PCI express) 프로토콜 중 어느 하나를 통해 호스트 장치(20)와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치(20)로부터 전송된 요청을 처리할 수 있다. 호스트 장치(20)로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 기능 블록들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(220)는 호스트 장치(20)로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어할 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리(230)는 호스트 장치(20)로부터 불휘발성 메모리 장치(100)로 전송될 쓰기 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치(20)로 전송될 읽기 데이터를 임시 저장하기 위한 데이터 버퍼(data buffer)를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(240)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 메모리 인터페이스(240)는 데이터 버퍼에 저장된 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 전송된 데이터를 데이터 버퍼에 저장할 수 있다.
도 2는 도 1의 메모리(230)를 나타낸 도면이다.
도 2를 참조하면, 본 실시 예에 따른 메모리(230)는 플래시 변환 계층(flash translation layer, FTL)이 저장되는 제1 영역(R1), 호스트 장치(20)로부터 제공된 요청에 대응하는 커맨드를 큐잉하기 위한 커맨드 큐(CMDQ)로 사용되는 제2 영역(R2) 등을 포함할 수 있다. 그러나, 메모리(230)는 도 2에 도시된 영역들 외에 쓰기 데이터가 임시 저장되는 쓰기 데이터 버퍼(write data buffer)로 사용되는 영역, 읽기 데이터가 임시 저장되는 읽기 데이터 버퍼(read data buffer)로 사용되는 영역, 및 맵 데이터가 캐싱되는 맵 캐시 버퍼(map cache buffer)로 사용되는 영역 등과 같이 다양한 용도로 사용되는 영역들을 포함할 수 있음은 당업자에게 자명할 것이다.
또한, 메모리(230)는 시스템 데이터 또는 메타 데이터 등이 저장되는 영역(도시하지 않음)을 포함할 수 있다. 도 1의 워크로드 패턴 정보(workload pattern information)(WLPI)는 메모리(230)의 시스템 데이터 또는 메타 데이터 등이 저장되는 영역 내에 저장될 수 있다. 워크로드 패턴 정보(WLPI)에 대해서는 이후 도 5를 참조하여 상세히 설명한다.
불휘발성 메모리 장치(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(220)는 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치(20)에 장치 호환성을 제공하기 위해서 플래시 변환 계층(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 호스트 장치(20)는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 저장 장치로 인식하고 사용할 수 있다.
메모리(230)의 제1 영역(R1)에 저장된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 각 모듈의 구동에 필요한 메타 데이터를 포함할 수 있다. 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(100)의 시스템 영역(도시되지 않음)에 저장될 수 있고, 데이터 저장 장치(10)가 파워-온 되면 불휘발성 메모리 장치(100)의 시스템 영역으로부터 독출되어 메모리(230)의 제1 영역(R1)에 로드될 수 있다.
도 3은 플래시 변환 계층(FTL)을 나타낸 도면이다.
도 3을 참조하면, 플래시 변환 계층(FTL)은 워크로드 검출 모듈(WLDM)(310) 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 설명의 편의 및 도면의 간략화를 위하여 도 3에서는 워크로드 검출 모듈(WLDM)만을 도시하였으나, 예를 들어, 플래시 변환 계층(FTL)은 가비지 컬렉션 모듈, 웨어-레벨링 모듈, 배드 블록 관리 모듈, 어드레스 맵, 쓰기 모듈, 읽기 모듈, 맵 모듈 등과 같은 다양한 기능 모듈들을 더 포함할 수 있음은 당업자에게 자명할 것이다.
워크로드 검출 모듈(WLDM)(310)은 기 설정된 구간에서의 워크로드 패턴을 검출할 수 있다. 워크로드 검출 모듈(WLDM)(310)은 검출된 워크로드 패턴에 근거하여 메모리(230)에 저장된 워크로드 패턴 정보(WLPI)를 갱신할 수 있다. 워크로드 검출 모듈(WLDM)(310)은 워크로드 패턴 정보(WLPI)를 참조하여 후속 구간에서 캐시 읽기 동작을 사용할지 또는 노멀 읽기 동작을 사용할지 여부를 결정하고, 결정된 결과에 대응하는 읽기 제어 신호를 프로세서(220)로 제공할 수 있다. 본 실시 예에서 워크로드 검출 모듈(WLDM)(310)은 프로세서(220)의 제어에 의해 구동될 수 있다. 본 실시 예에서는 워크로드 검출 모듈(WLDM)(310)이 플래시 변환 계층(FTL)에 포함된 것을 예를 들어 설명할 것이나, 워크로드 검출 모듈(WLDM)(310)은 하드웨어 또는 하드웨어와 소프트웨어의 결합된 형태로 구성될 수도 있다.
도 4는 워크로드 패턴을 검출하기 위해 설정된 구간들을 나타낸 도면이고, 도 5는 워크로드 패턴 정보(WLPI)를 나타낸 도면이다.
설명의 편의를 위해 도 4에서는 제1 내지 제3 구간만을 도시하였으나, 구간의 개수가 특별히 이에 한정되는 것은 아니며, 기 설정된 시간의 경과에 따라 증가할 수 있다. 도 4에서 ‘t’는 현재 시점을 나타내고, ‘t-1’은 현재 시점으로부터 기 설정된 시간 이전의 시점을 나타낸다. 또한, ‘t+1’은 현재 시점으로부터 기 설정된 시간 이후의 시점을 나타내고, ‘t+2’는 ‘t+1’시점으로부터 기 설정된 시간 이후의 시점을 나타낸다. 각 시점들 간의 시간 간격은 일정할 수 있으나, 특별히 이에 한정되는 것은 아니며 각 시점들 간의 시간 간격은 서로 상이할 수도 있다.
‘t’시점이 되면, 프로세서(220)는 워크로드 검출 모듈(WLDM)(310)을 구동시켜 ‘t-1’시점부터 ‘t’시점까지의 제1 구간에서의 워크로드 패턴을 검출할 수 있다. 예를 들어, 워크로드 패턴은 해당 구간에서 불휘발성 메모리 장치(100)로 제공된 커맨드들의 종류, 불휘발성 메모리 장치(100)로 제공된 데이터 청크 크기 종류, 및 큐 깊이 등과 같은 정보를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
예를 들어, 워크로드 검출 모듈(WLDM)(310)은 제1 구간에서 불휘발성 메모리 장치(100)로 제공된 커맨드들이 모두 읽기 커맨드인지, 모두 쓰기 커맨드인지, 또는 읽기 커맨드와 쓰기 커맨드가 혼합된 상태인지를 검출할 수 있다. 또한, 워크로드 검출 모듈(WLDM)(310)은 제1 구간에서 불휘발성 메모리 장치(100)로 제공된 데이터 청크들의 크기가 하나의 타입인지 또는 복수의 타입들인지를 검출할 수 있다. 또한, 워크로드 검출 모듈(WLDM)(310)은 제1 구간에서 커맨드 큐(CMDQ)에 큐잉된 커맨드들의 개수 즉, 큐 깊이(queue depth)가 임계 이상인지, 또는 임계 미만인지를 검출할 수 있다.
제1 구간에서 불휘발성 메모리 장치(100)로 제공된 커맨드들이 모두 읽기 커맨드이면, 워크로드 검출 모듈(WLDM)(310)은 도 5에 도시된 워크로드 패턴 정보(WLPI)의 첫 번째 필드(Only read CMD)를 ‘셋(1)’상태로 설정할 수 있다. 또한, 제1 구간에서 불휘발성 메모리 장치(100)로 제공된 데이터 청크들의 크기가 하나의 타입이면, 워크로드 검출 모듈(WLDM)(310)은 워크로드 패턴 정보(WLPI)의 두 번째 필드(One type of chunk size)를 ‘셋(1)’상태로 설정할 수 있다. 또한, 제1 구간에서 커맨드 큐(CMDQ)에 큐잉된 커맨드들의 개수 즉, 큐 깊이(queue depth)가 임계 이상이면, 워크로드 검출 모듈(WLDM)(310)은 워크로드 패턴 정보(WLPI)의 세 번째 필드(Queue depth above threshold)를 ‘셋(1)’상태로 설정할 수 있다.
워크로드 패턴 정보(WLPI)는 이후 구간에서 캐시 읽기 동작을 사용하는 것이 효율적인지 또는 노멀 읽기 동작을 사용하는 것이 효율적인지를 판단하는 기준이 될 수 있다.
도 6a는 워크로드 패턴에 따라 후속 구간에서 사용할 읽기 동작을 결정하는 것을 나타낸 도면이고, 도 6b는 노멀 읽기 동작을 나타낸 도면이고, 도 6c는 캐시 읽기 동작을 나타낸 도면이다.
도 6a에 도시한 바와 같이, 워크로드 패턴 정보(WLPI)의 첫 번째 필드(Only read CMD), 두 번째 필드(One type of chunk size), 및 세 번째 필드(Queue depth above threshold)가 모두 ‘셋(1)’상태로 설정되는 경우, 워크로드 검출 모듈(WLDM)(310)은 후속 구간에서 캐시 읽기 동작을 사용하는 것이 효율적인 것으로 판단할 수 있다. 워크로드 패턴 정보(WLPI)의 모든 필드들이 ‘셋(1)’상태로 설정된 것은 이전의 설정된 구간(즉, 제1 구간) 동안 동일 크기의 데이터 청크들에 대한 읽기 동작들만이 거의 끊임없이 수행되었음을 의미할 수 있다. 이런 경우, 워크로드 검출 모듈(WLDM)(310)은 후속 구간에서도 동일 크기의 데이터 청크들에 대한 읽기 동작들만이 수행될 확률이 높은 것으로 판단할 수 있다.
동일 크기의 데이터 청크들에 대한 읽기 동작들이 지속적으로 수행되는 경우 캐시 읽기 동작을 수행하는 것이 노멀 읽기 동작 수행 대비 효율적이므로, 워크로드 검출 모듈(WLDM)(310)은 후속 구간에서 호스트 장치(20)로부터 수신된 읽기 요청에 대해서는 캐시 읽기 동작을 수행하도록 결정할 수 있다. 또한, 워크로드 검출 모듈(WLDM)(310)은 결정된 결과에 대응하는 읽기 제어 신호 즉, 캐시 읽기 제어 신호를 프로세서(220)로 제공할 수 있고, 프로세서(220)는 후속 구간에서의 읽기 동작은 캐시 읽기 동작으로 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
한편, 워크로드 패턴 정보(WLPI)의 첫 번째 필드(Only read CMD), 두 번째 필드(One type of chunk size), 및 세 번째 필드(Queue depth above threshold) 중 적어도 하나의 필드가 ‘리셋(0)’상태로 설정되는 경우, 워크로드 검출 모듈(WLDM)(310)은 후속 구간에서 노멀 읽기 동작을 사용하는 것이 효율적인 것으로 판단할 수 있다. 워크로드 패턴 정보(WLPI)의 필드들 중 적어도 하나의 필드가 ‘리셋(0)’상태로 설정된 것은 이전의 설정된 구간(즉, 제2 구간) 동안 읽기 동작과 쓰기 동작이 모두 수행되었거나, 다른 크기의 데이터 청크들에 대한 읽기 동작들이 수행되었거나, 또는 호스트 장치(20)로부터 수신된 요청들의 수가 적은 것을 의미할 수 있다. 이런 경우, 워크로드 검출 모듈(WLDM)(310)은 후속 구간에서도 읽기 동작과 쓰기 동작이 모두 수행되거나, 다른 크기의 데이터 청크들에 대한 읽기 동작들이 수행되거나, 또는 호스트 장치(20)로부터 수신된 요청들의 수가 적을 것으로 판단할 수 있다.
이런 경우, 노멀 읽기 동작을 수행하는 것이 캐시 읽기 동작을 수행하는 것보다 효율적이므로, 워크로드 검출 모듈(WLDM)(310)은 후속 구간에서 호스트 장치(20)로부터 수신된 읽기 요청에 대해서는 노멀 읽기 동작을 수행하도록 결정할 수 있다. 워크로드 검출 모듈(WLDM)(310)은 결정된 결과에 대응하는 읽기 제어 신호 즉, 노멀 읽기 제어 신호를 프로세서(220)로 제공할 수 있고, 프로세서(220)는 후속 구간에서의 읽기 동작은 노멀 읽기 동작으로 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
도 6b를 참조하여 노멀 읽기 동작을 설명하면 다음과 같다. 컨트롤러(200)가 불휘발성 메모리 장치(100)로 노멀 읽기 커맨드(CMD_NR)를 전송하면(①), 불휘발성 메모리 장치(100)의 제어 로직(도시하지 않음)은 메모리 셀 어레이로부터 노멀 읽기 커맨드(CMD_NR)에 대응하는 데이터(DATA)를 독출하여 페이지 버퍼에 저장한다(②). 페이지 버퍼에 저장된 데이터(DATA)는 캐시 버퍼 및 입출력 회로를 통해 컨트롤러(200)로 출력된다(③). 즉, 노멀 읽기 동작은 하나의 읽기 커맨드에 대응하여 메모리 셀 어레이로부터 데이터를 독출하고, 독출된 데이터를 컨트롤러로 출력하는 일련의 과정을 포함할 수 있다.
도 6c를 참조하여 캐시 읽기 동작을 설명하면 다음과 같다. 컨트롤러(200)가 제1 캐시 읽기 커맨드(CMD_CR1)를 불휘발성 메모리 장치(100)로 전송하면(①), 불휘발성 메모리 장치(100)의 제어 로직은 메모리 셀 어레이로부터 제1 캐시 읽기 커맨드(CMD_CR1)에 대응하는 데이터(예컨대, 제1 데이터(DATA1))를 독출하여 페이지 버퍼에 저장한다(②). 페이지 버퍼에 저장된 제1 데이터(DATA1)가 캐시 버퍼로 전송되면(③), 제1 캐시 읽기 커맨드(CMD_CR1)의 처리가 완료된다.
이후, 컨트롤러(200)가 제2 캐시 읽기 커맨드(CMD_CR2)를 불휘발성 메모리 장치(100)로 전송하면(④), 불휘발성 메모리 장치(100)의 제어 로직은 메모리 셀 어레이로부터 제2 캐시 읽기 커맨드(CMD_CR2)에 대응하는 데이터(예컨대, 제2 데이터(DATA2))를 독출하여 페이지 버퍼에 저장하고(⑤) 동시에 캐시 버퍼에 저장된 제1 데이터(DATA1)를 입출력 회로를 통해 컨트롤러(200)로 출력한다(⑤).
도 6c에서는 컨트롤러(200)가 제1 캐시 읽기 커맨드(CMD_CR1)의 처리가 완료되면 불휘발성 메모리 장치(100)로 제2 캐시 읽기 커맨드(CMD_CR2)를 전송하는 것으로 도시하였으나, 컨트롤러(200)가 제2 캐시 읽기 커맨드(CMD_CR2)를 전송하는 시점이 특별히 이에 한정되는 것은 아니다. 예를 들어, 컨트롤러(200)가 제2 캐시 읽기 커맨드(CMD_CR2)를 전송하는 시점은 제1 데이터(DATA1)가 페이지 버퍼에서 캐시 버퍼로 전송되는 시점과 중복되거나 또는 제1 데이터(DATA1)가 페이지 버퍼에서 캐시 버퍼로 전송되기 전일 수도 있다.
즉, 캐시 읽기 동작은 하나의 읽기 커맨드에 대응하여 메모리 셀 어레이로부터 데이터를 독출하는 동시에 이전의 읽기 커맨드에 대응하는 데이터를 컨트롤러로 출력하는 일련의 과정을 포함할 수 있다. 이에 따라, 캐시 읽기 동작은 노멀 읽기 동작에 비해 높은 읽기 성능을 보인다.
그러나, 캐시 읽기 동작은 캐시 버퍼에 캐싱된 이전 데이터를 컨트롤러로 출력하는 동시에 현재 독출된 데이터를 캐시 버퍼에 저장하므로, 컨트롤러로부터 제공될 다음 커맨드가 읽기 커맨드가 아니면 캐시 버퍼에 저장된 데이터를 출력하기 위한 별도의 커맨드를 먼저 불휘발성 메모리 장치에 제공한 후 다음 커맨드를 불휘발성 메모리 장치로 제공해야 한다. 따라서, 캐시 읽기 동작은 읽기 커맨드가 연속적으로 제공되는 경우에 효율적이며, 읽기 커맨드와 쓰기 커맨드가 혼합되어 제공되는 경우에는 노멀 읽기 동작보다 비효율적일 수 있다.
본 실시 예에서는 이전 구간에서의 워크로드 패턴에 근거하여 예측된 후속 구간에서의 워크로드 패턴에 따라 적절한 읽기 동작을 결정함으로써 읽기 성능을 향상시킬 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 7을 참조하여 본 실시 예에 따른 데이터 저장 장치(10)의 동작 방법을 설명함에 있어서 도 1 내지 도 6 중 적어도 하나 이상의 도면이 참조될 수 있다.
S701 단계에서, 컨트롤러(200)의 프로세서(220)는 워크로드 검출 모듈(WLDM)(310)을 구동시켜 이전 구간(즉, 제1 구간)에서의 워크로드 패턴 정보(WLPI)를 확인할 수 있다.
도 7에 도시하지는 않았으나, ‘t’시점(즉, 제1 구간이 완료되는 현재 시점)이 되면, 프로세서(220)는 워크로드 검출 모듈(WLDM)(310)을 구동시켜 ‘t-1’시점부터 ‘t’시점까지의 제1 구간에서의 워크로드 패턴을 검출할 수 있다. 워크로드 패턴 및 검출 방법에 대해서는 위에서 설명하였으므로 여기에서는 생략한다. 워크로드 검출 모듈(WLDM)(310)는 검출된 워크로드 패턴에 근거하여 워크로드 패턴 정보(WLPI)의 각 필드 별로 설정된 값을 갱신할 수 있다.
S703 단계에서, 워크로드 검출 모듈(WLDM)(310)은 워크로드 패턴 정보(WLPI)의 각 필드 별로 설정된 값에 근거하여 캐시 읽기 조건을 만족하는지를 결정할 수 있다. 예를 들어, 워크로드 검출 모듈(WLDM)(310)은 워크로드 패턴 정보(WLPI)의 첫 번째 필드(Only read CMD), 두 번째 필드(One type of chunk size) 및 세 번째 필드(Queue depth above threshold)가 모두 ‘셋(1)’상태로 설정되어 있으면 캐시 읽기 조건을 만족하는 것으로 결정할 수 있다. 캐시 읽기 조건을 만족하면 S701 단계로 진행되고, 캐시 읽기 조건을 만족하지 않으면 S707 단계로 진행될 수 있다.
S705 단계에서, 워크로드 검출 모듈(WLDM)(310)은 캐시 읽기 조건을 만족함을 나타내는 읽기 제어 신호를 프로세서(220)로 제공하고, 프로세서(220)는 후속 구간에서 불휘발성 메모리 장치(100)로 캐시 읽기 커맨드를 전송할 수 있다.
S707 단계에서, 워크로드 검출 모듈(WLDM)(310)은 캐시 읽기 조건을 만족하지 않음을 나타내는 읽기 제어 신호를 프로세서(220)로 제공하고, 프로세서(220)는 이전 구간에서 마지막으로 전송된 읽기 커맨드가 캐시 읽기 커맨드인지 여부를 확인할 수 있다. 이전 구간에서 마지막으로 전송된 읽기 커맨드가 캐시 읽기 커맨드이면 S709 단계로 진행되고, 캐시 읽기 커맨드가 아니면 S711 단계로 진행될 수 있다.
S709 단계에서, 프로세서(220)는 불휘발성 메모리 장치(100)의 캐시 버퍼(도시하지 않음)에 캐싱된 읽기 데이터를 출력하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
S711 단계에서, 프로세서(220)는 후속 구간에서 불휘발성 메모리 장치(100)로 노멀 읽기 커맨드를 전송할 수 있다.
S705 단계 및 S711 단계 이후 S701 단계가 다시 진행될 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 도 8의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 9를 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 9에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(10), 도 8의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200) 및 도 11의 데이터 저장 장치(4200)로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 13을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스

Claims (15)

  1. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치의 읽기 동작을 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    기 설정된 구간에서의 워크로드 패턴 정보를 저장하는 메모리; 및
    상기 워크로드 패턴 정보에 근거하여 제1 구간의 워크로드 패턴을 확인하고, 상기 제1 구간의 워크로드 패턴에 따라 상기 제1 구간에 후속하는 제2 구간에서의 읽기 모드를 결정하는 프로세서
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 구간의 워크로드 패턴은 상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 커맨드들의 종류, 상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 데이터 청크 크기 종류, 및 커맨드 큐에 큐잉된 커맨드의 개수 정보를 포함하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 읽기 모드는 캐시 읽기 모드 및 노멀 읽기 모드를 포함하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 워크로드 패턴 정보는,
    상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 커맨드들이 모두 읽기 커맨드인지 여부를 나타내는 값이 설정되는 제1 필드;
    상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 데이터 청크들의 크기가 하나의 타입인지 여부를 나타내는 값이 설정되는 제2 필드; 및
    상기 제1 구간에서 커맨드 큐에 큐잉된 커맨드들의 개수가 임계 이상인지 여부를 나타내는 값이 설정되는 제3 필드
    를 포함하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 워크로드 패턴 정보의 상기 제1 필드, 상기 제2 필드 및 상기 제3 필드가 모두 셋(set) 상태로 설정된 경우, 상기 프로세서는 상기 제2 구간에서의 상기 읽기 모드를 상기 캐시 읽기 모드로 결정하는 데이터 저장 장치.
  6. 제4항에 있어서,
    상기 워크로드 패턴 정보의 상기 제1 필드, 상기 제2 필드 및 상기 제3 필드 중 적어도 하나 이상의 필드가 리셋(reset) 상태로 설정된 경우, 상기 프로세서는 상기 제2 구간에서의 상기 읽기 모드를 상기 노멀 읽기 모드로 결정하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 메모리에는 플래시 변환 계층(flash translation layer, FTL)이 로드되고,
    상기 플래시 변환 계층(FTL)은 워크로드 검출 모듈을 포함하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 프로세서는 상기 제1 구간이 종료되는 't'시점이 되면 상기 워크로드 검출 모듈을 구동시켜 상기 제1 구간에서의 상기 워크로드 패턴을 검출하고, 검출된 상기 워크로드 패턴에 근거하여 상기 워크로드 패턴 정보를 갱신하는 데이터 저장 장치.
  9. 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치의 읽기 동작을 제어하고 기 설정된 구간에서의 워크로드 패턴 정보를 저장하는 메모리를 포함하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 워크로드 패턴 정보에 근거하여 제1 구간의 워크로드 패턴을 확인하는 단계; 및
    상기 제1 구간의 워크로드 패턴에 따라 상기 제1 구간에 후속하는 제2 구간에서의 읽기 모드를 결정하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 제1 구간의 워크로드 패턴은 상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 커맨드들의 종류, 상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 데이터 청크 크기 종류, 및 커맨드 큐에 큐잉된 커맨드의 개수 정보를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 워크로드 패턴 정보는,
    상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 커맨드들이 모두 읽기 커맨드인지 여부를 나타내는 값이 설정되는 제1 필드;
    상기 제1 구간에서 상기 불휘발성 메모리 장치로 제공된 데이터 청크들의 크기가 하나의 타입인지 여부를 나타내는 값이 설정되는 제2 필드; 및
    상기 제1 구간에서 커맨드 큐에 큐잉된 커맨드들의 개수가 임계 이상인지 여부를 나타내는 값이 설정되는 제3 필드
    를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 제2 구간에서의 읽기 모드를 결정하는 단계는,
    상기 워크로드 패턴 정보의 상기 제1 필드, 상기 제2 필드 및 상기 제3 필드가 모두 셋(set) 상태로 설정되었는지를 판단하는 단계; 및
    상기 제1 필드, 상기 제2 필드 및 상기 제3 필드가 모두 셋(set) 상태이면, 상기 읽기 모드를 캐시 읽기 모드로 결정하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 제1 필드, 상기 제2 필드 및 상기 제3 필드 중 적어도 하나 이상의 필드가 리셋(reset) 상태이면, 상기 읽기 모드를 노멀 읽기 모드로 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. 제9항에 있어서,
    상기 제1 구간이 종료되는 ‘t’시점이 되면 상기 제1 구간에서의 상기 워크로드 패턴을 검출하든 단계; 및
    상기 검출된 워크로드 패턴에 근거하여 상기 워크로드 패턴 정보를 갱신하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 제2 구간이 종료되는 ‘t+1’시점이 되면 상기 제2 구간에서의 상기 워크로드 패턴을 검출하든 단계; 및
    상기 검출된 워크로드 패턴에 근거하여 상기 워크로드 패턴 정보를 갱신하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020180090862A 2018-08-03 2018-08-03 데이터 저장 장치 및 그것의 동작 방법 KR20200015260A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180090862A KR20200015260A (ko) 2018-08-03 2018-08-03 데이터 저장 장치 및 그것의 동작 방법
US16/511,653 US11194512B2 (en) 2018-08-03 2019-07-15 Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
CN201910701857.9A CN110795366B (zh) 2018-08-03 2019-07-31 数据存储装置及数据存储装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180090862A KR20200015260A (ko) 2018-08-03 2018-08-03 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200015260A true KR20200015260A (ko) 2020-02-12

Family

ID=69228679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090862A KR20200015260A (ko) 2018-08-03 2018-08-03 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11194512B2 (ko)
KR (1) KR20200015260A (ko)
CN (1) CN110795366B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230289096A1 (en) * 2022-03-09 2023-09-14 Micron Technology, Inc. Performance in a fragmented memory system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011035B2 (ja) * 1994-12-08 2000-02-21 株式会社日立製作所 計算機システム
US6253289B1 (en) * 1998-05-29 2001-06-26 Compaq Computer Corporation Maximizing sequential read streams while minimizing the impact on cache and other applications
JP4617282B2 (ja) * 2006-08-31 2011-01-19 富士通株式会社 負荷発生装置及び負荷試験方法
KR100858241B1 (ko) * 2006-10-25 2008-09-12 삼성전자주식회사 하이브리드 플래시 메모리 장치 및 그것의 가용 블록 할당방법
TWI435215B (zh) * 2009-08-26 2014-04-21 Phison Electronics Corp 下達讀取指令與資料讀取方法、控制器與儲存系統
US20170115894A1 (en) * 2015-10-26 2017-04-27 Netapp, Inc. Dynamic Caching Mode Based on Utilization of Mirroring Channels
KR20180051272A (ko) * 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102430209B1 (ko) * 2017-09-07 2022-08-05 삼성전자주식회사 저장 장치 및 저장 장치에 포함된 컨트롤러들
US10963394B2 (en) * 2018-04-16 2021-03-30 Samsung Electronics Co., Ltd. System and method for optimizing performance of a solid-state drive using a deep neural network

Also Published As

Publication number Publication date
CN110795366A (zh) 2020-02-14
CN110795366B (zh) 2023-03-21
US20200042249A1 (en) 2020-02-06
US11194512B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
US10943639B2 (en) Data storage device and operating method thereof
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR102592803B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11429612B2 (en) Address search circuit and method of semiconductor memory apparatus and controller therefor
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210011198A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190102998A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
KR20200034312A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200015185A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal