KR102475688B1 - 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102475688B1
KR102475688B1 KR1020180023693A KR20180023693A KR102475688B1 KR 102475688 B1 KR102475688 B1 KR 102475688B1 KR 1020180023693 A KR1020180023693 A KR 1020180023693A KR 20180023693 A KR20180023693 A KR 20180023693A KR 102475688 B1 KR102475688 B1 KR 102475688B1
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
memory device
information
power supply
data
Prior art date
Application number
KR1020180023693A
Other languages
English (en)
Other versions
KR20190102779A (ko
Inventor
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180023693A priority Critical patent/KR102475688B1/ko
Priority to US16/217,682 priority patent/US11074006B2/en
Publication of KR20190102779A publication Critical patent/KR20190102779A/ko
Priority to US17/363,521 priority patent/US11748025B2/en
Application granted granted Critical
Publication of KR102475688B1 publication Critical patent/KR102475688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

본 발명의 실시 예에 따른 불휘발성 메모리 장치는 제1 전원에 의해 동작하고 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 제1 전원에 의해 동작하고 메모리 셀 어레이에 데이터를 저장하거나 또는 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 제2 전원에 의해 동작하고 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 기록하는 동작 기록 유닛; 및 제1 전원에 의해 동작하고 불휘발성 메모리 장치가 외부 장치로부터 수신된 커맨드에 대응하는 동작을 수행하도록 주변 회로를 제어하며 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 저장하도록 동작 기록 유닛을 제어하는 제어 로직을 포함한다.

Description

불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법{NONVOLATILE MEMORY DEVICE, DATA STORAGE APPARATUS INCLUDING THE SAME AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitouscomputing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus)메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 동작 성능이 향상된 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 제1 전원에 의해 동작하고 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 제1 전원에 의해 동작하고 메모리 셀 어레이에 데이터를 저장하거나 또는 메모리 셀 어레이로부터 데이터를 독출하도록 구성된 주변 회로; 제2 전원에 의해 동작하고 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 기록하는 동작 기록 유닛; 및 제1 전원에 의해 동작하고 불휘발성 메모리 장치가 외부 장치로부터 수신된 커맨드에 대응하는 동작을 수행하도록 주변 회로를 제어하며 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 저장하도록 동작 기록 유닛을 제어하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 제1 전원 및 제2 전원에 의해 동작하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하고 제2 전원에 의해 동작하는 컨트롤러를 포함한다. 컨트롤러는 불휘발성 메모리 장치가 정전 상태인지 여부에 따라 불휘발성 메모리 장치로 정보 요청 커맨드를 전송하고, 불휘발성 메모리 장치로부터 수신되는 동작 정보에 근거하여 불휘발성 메모리 장치가 정전 상태가 됨에 따라 수행 중단된 동작 및 해당 동작의 수행 상태를 확인한다. 상기 불휘발성 메모리 장치의 주변 회로는 상기 제1 전원에 의해 동작하고, 상기 불휘발성 메모리 장치의 입출력 인터페이스는 상기 제2 전원에 의해 동작한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 불휘발성 메모리 장치가 정전 상태인지 여부를 판단하는 단계; 판단 결과에 근거하여 상기 불휘발성 메모리 장치로 정보 요청 커맨드를 전송하는 단계; 및 상기 불휘발성 메모리 장치로부터 수신되는 동작 정보에 근거하여 불휘발성 메모리 장치가 정전 상태가 됨에 따라 수행 중단된 동작 및 해당 동작의 수행 상태를 확인하는 단계를 포함한다. 상기 불휘발성 메모리 장치의 주변 회로는 상기 제1 전원에 의해 동작하고, 상기 불휘발성 메모리 장치의 입출력 인터페이스는 상기 제2 전원에 의해 동작한다.
본 실시 예에서는 불휘발성 메모리 장치 내에 컨트롤러와 전원을 공유하고 현재 수행 중인 동작에 대한 정보들을 기록하는 동작 기록 유닛을 구비함으로써, 컨트롤러는 불휘발성 메모리 장치가 정전 상태가 됨에 따라 수행 중단된 동작 및 수행 상태를 확인할 수 있다. 이에 따라, 컨트롤러는 정상 상태로 복구된 불휘발성 메모리 장치의 상태를 정확히 판단하여 제어할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 구성 예를 도시한 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치의 구성을 예시적으로 도시한 도면이다.
도 3a 및 도 3b는 도 2의 동작 기록 유닛의 구성 예를 도시한 도면들이다.
도 4는 동작 정보 레지스터의 구성 예를 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템(10)의 구성 예를 도시한 블록도이다. 데이터 처리 시스템(10)은 데이터 저장 장치(100) 및 호스트 장치(100)를 포함할 수 있다.
데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(200)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치(200)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus)저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
호스트 장치(200)는 데이터 저장 장치(100)로 리퀘스트(REQ)를 전송할 수 있다. 호스트 장치(200)는 데이터 저장 장치(100)와 데이터(DATA)를 송수신할 수 있다. 호스트 장치(200)는 데이터 저장 장치(100)로 데이터 저장 장치(100)의 동작에 필요한 전원을 제공할 수 있다. 호스트 장치(200)는 데이터 저장 장치(100)로 제1 전원(VCC) 및 제2 전원(VCCQ)을 제공할 수 있다.
호스트 장치(200)로부터 제공되는 제1 전원(VCC)은 데이터 저장 장치(100)의 불휘발성 메모리 장치(110)로 인가될 수 있다. 호스트 장치로부터 제공되는 제2 전원(VCCQ)은 데이터 저장 장치(100)의 불휘발성 메모리 장치(110) 및 컨트롤러(150)로 인가될 수 있다. 호스트 장치(200)로부터 제공되는 제1 전원(VCC)은 불휘발성 메모리 장치(110)의 셀 동작 및 주변 회로 동작을 수행하는데 필요한 전압을 제공할 수 있다. 호스트 장치(200)로부터 제공되는 제2 전원(VCCQ)은 컨트롤러(150) 내부의 각종 기능 블록들의 동작들을 수행하는데 필요한 전압을 제공할 수 있고, 불휘발성 메모리 장치(110)의 입출력 인터페이스(I/O Interface)(119, 도 2 참조)에 전압을 제공할 수 있다. 즉, 불휘발성 메모리 장치(110)의 메모리 셀 어레이(111, 도 2 참조) 및 주변 회로(peri, 도 2 참조)는 제1 전원(VCC)에 의해 동작하고, 입출력 인터페이스(119)는 제2 전원(VCCQ)에 의해 동작할 수 있다.
도 1을 다시 참조하면, 데이터 저장 장치(100)는 불휘발성 메모리 장치(110) 및 컨트롤러(150)를 포함할 수 있다.
불휘발성 메모리 장치(110)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(110)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(100)가 하나의 불휘발성 메모리 장치(110)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(100)는 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치(100)에 대해서도 동일하게 적용될 수 있다.
도 2는 불휘발성 메모리 장치(110)의 구성을 예시적으로 도시한 도면이다. 도 2를 참조하면, 불휘발성 메모리 장치(110)는 메모리 셀 어레이(111), 로우 디코더(112), 데이터 리드/라이트 회로(113), 컬럼 디코더(114), 페이지 버퍼(115), 전압 발생기(116), 제어 로직(117), 동작 기록 유닛(118) 및 입출력 인터페이스(119)를 포함할 수 있다. 로우 디코더(112), 데이터 리드/라이트 회로(113), 컬럼 디코더(114), 페이지 버퍼(115) 및 전압 발생기(116)를 포함하여 주변 회로(Peri)라 한다.
메모리 셀 어레이(111)는 복수의 비트라인(BL)들 및 복수의 워드라인(WL)들이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(111)는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이(111)의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이(111)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
로우 디코더(112)는 워드라인(WL)들을 통해 메모리 셀 어레이(111)와 연결될 수 있다. 로우 디코더(112)는 제어 로직(117)의 제어에 따라 동작할 수 있다. 로우 디코더(112)는 외부 장치 즉, 컨트롤러(150, 도 1 참조)의 메모리 인터페이스(157)로부터 제공된 로우 어드레스를 디코딩하고, 디코딩 결과에 근거하여 워드라인(WL)들을 선택하여 구동시킬 수 있다. 로우 디코더(112)는 전압 발생기(116)로부터 제공된 워드라인 전압을 선택된 워드라인(WL)에 제공할 수 있다.
데이터 리드/라이트 회로(113)는 비트 라인(BL)들을 통해서 메모리 셀 어레이(111)와 연결될 수 있다. 데이터 리드/라이트 회로(113)는 비트 라인들(BL) 각각에 대응하는 리드/라이트 회로들(도시되지 않음)을 포함할 수 있다. 데이터 리드/라이트 회로(113)는 제어 로직(117)의 제어에 따라 동작할 수 있다. 데이터 리드/라이트 회로(113)는 동작 모드에 따라서 라이트 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 데이터 리드/라이트 회로(113)는 라이트 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(111)에 저장하는 라이트 드라이버로서 동작할 수 있다. 데이터 리드/라이트 회로(113)는 리드 동작 시 메모리 셀 어레이(111)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
컬럼 디코더(114)는 제어 로직(117)의 제어에 따라 동작할 수 있다. 컬럼 디코더(114)는 컨트롤러(150)의 메모리 인터페이스(157)로부터 제공된 컬럼 어드레스를 디코딩할 수 있다. 컬럼 디코더(114)는 디코딩 결과에 근거하여 비트 라인(BL)들 각각에 대응하는 데이터 리드/라이트 회로(113)의 리드/라이트 회로들과 페이지 버퍼(115)를 연결할 수 있다.
페이지 버퍼(115)는 컨트롤러(150)의 메모리 인터페이스(157)로부터 제공되고 메모리 셀 어레이(111)에 저장될 라이트 데이터 또는 메모리 셀 어레이(111)로부터 독출되고 컨트롤러(150)의 메모리 인터페이스(157)로 제공될 리드 데이터를 임시 저장하도록 구성될 수 있다. 페이지 버퍼(115)는 제어 로직(117)의 제어에 따라 동작할 수 있다.
전압 발생기(116)는 불휘발성 메모리 장치(110)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(116)는 호스트 장치(200)로부터 인가되는 동작 전원(즉, 제1 전원(VCC))을 이용하여 불휘발성 메모리 장치(110)의 내부 동작(예컨대, 셀 동작 및 주변 회로 동작 등)에 사용되는 전압을 생성하고, 생성된 전압을 메모리 셀 어레이(111), 주변 회로(peri) 및 제어 로직(117) 등으로 제공할 수 있다. 전압 발생기(116)에 의해서 생성된 전압들은 메모리 셀 어레이(111)의 메모리 셀들에 인가될 수 있다. 라이트 동작 시 생성된 라이트 전압은 라이트 동작이 수행될 메모리 셀들의 워드 라인(WL)에 인가될 수 있다. 이레이즈 동작 시 생성된 이레이즈 전압은 이레이즈 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 리드 동작 시 생성된 리드 전압은 리드 동작이 수행될 메모리 셀들의 워드 라인(WL)에 인가될 수 있다.
제어 로직(117)은 컨트롤러(150)의 메모리 인터페이스(157)로부터 제공된 제어 신호들에 근거하여 불휘발성 메모리 장치(110)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(117)은 메모리 인터페이스(157)로부터 수신된 리드 커맨드, 라이트 커맨드, 및 이레이즈 커맨드에 따라 불휘발성 메모리 장치(110)의 리드, 라이트, 및 이레이즈 동작을 제어할 수 있다.
동작 기록 유닛(operating recording unit)(118)은 불휘발성 메모리 장치(110)에서 현재 수행중인 동작에 대한 정보를 기록하도록 구성될 수 있다. 동작 기록 유닛(118)은 제어 로직(117)의 제어에 따라 동작할 수 있다. 동작 기록 유닛(118)에는 호스트 장치(200)로부터 제공되는 제2 전원(VCCQ)이 인가될 수 있다. 이에 따라, 동작 기록 유닛(118)은 호스트 장치(200)로부터 제공되는 제1 전원(VCC)에 문제가 발생하여 불휘발성 메모리 장치(110)의 메모리 셀 어레이(111) 및 주변 회로(peri)가 정전 상태가 되더라도 동작할 수 있다. 동작 기록 유닛(118)은 현재 수행중인 동작에 대한 정보들만을 기록하도록 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 3a 및 도 3b는 동작 기록 유닛(118)의 구성 예를 도시한 도면들이다.
도 3a를 참조하면, 동작 기록 유닛(118)은 동작 정보 레지스터(operation information register, OIR) 및 기록 제어 회로(recording control circuit, RCC)를 포함할 수 있다. 동작 정보 레지스터(OIS)에는 불휘발성 메모리 장치(110)에서 현재 수행중인 동작에 대한 정보들이 기록될 수 있다. 기록 제어 회로(RCC)는 제어 로직(117)의 제어에 의해 현재 불휘발성 메모리 장치(110)에서 수행중인 동작에 대한 정보들을 동작 정보 레지스터(OIR)에 기록하거나 또는 컨트롤러(150)로부터 제공된 정보 요청 커맨드(CMD_IR)에 응답하여 동작 정보 레지스터(OIR)에 기록된 동작 정보들(DATA_OI)을 컨트롤러(150)로 제공할 수 있다.
전술한 바와 같이, 동작 기록 유닛(118)에는 제2 전원(VCCQ)이 인가됨에 따라, 불휘발성 메모리 장치(110)가 정전 상태일 때에도 동작 정보 레지스터(OIS)에 기록된 동작 정보들은 유지될 수 있다. 또한, 기록 제어 회로(RCC) 역시 제2 전원(VCCQ)에 의해 동작함에 따라, 불휘발성 메모리 장치(110)가 정전 상태일 때에도 컨트롤러(150)로부터 전송되는 정보 요청 커맨드(CMD_IR)를 수신하여 동작 정보 레지스터(OIS)에 기록된 동작 정보들(DATA_OI)을 입출력 인터페이스(119)를 통해 컨트롤러(150)로 제공할 수 있다. 즉, 도 3a에 도시된 동작 기록 유닛(118)은 불휘발성 메모리 장치(110)가 정전 상태일 때에도 컨트롤러(150)로부터 수신된 정보 요청 커맨드(CMD_IR)를 처리하고 데이터를 전송할 수 있다.
도 3b를 참조하면, 동작 기록 유닛(118)은 동작 정보 레지스터(OIR)만을 포함할 수도 있다. 도 3a와 마찬가지로 동작 정보 레지스터(OIR)에는 불휘발성 메모리 장치(110)에서 현재 수행중인 동작에 대한 정보들이 기록될 수 있다. 제어 로직(117)은 현재 불휘발성 메모리 장치(110)에서 수행중인 동작에 대한 정보들을 동작 기록 유닛(118)의 동작 정보 레지스터(OIR)에 기록하고, 불휘발성 메모리 장치(110)가 정전 상태에서 정상 상태로 복구된 후 컨트롤러(150)로부터 정보 요청 커맨드(CMD_IR)가 수신되면 동작 정보 레지스터(OIR)에 기록된 동작 정보들(DATA_OI)을 입출력 인터페이스(119)를 통해 컨트롤러(150)로 제공할 수 있다.
불휘발성 메모리 장치(110)가 정전 상태일 때에도 동작 기록 유닛(118)에는 전원(즉, 제2 전원(VCCQ))이 공급되므로 동작 정보 레지스터(OIR)에 기록된 동작 정보들은 유지될 수 있다. 도 3b에 도시된 동작 기록 유닛(118)에 기록된 동작 정보들은 불휘발성 메모리 장치(110)가 정상 상태로 복구된 후 제어 로직(117)의 제어에 의해 컨트롤러(150)로 제공될 수 있다.
도 4는 동작 정보 레지스터(OIR)의 구성 예를 도시한 도면이다.
동작 정보 레지스터(OIR)는 동작 코드(operation code)에 대한 정보를 저장하는 영역, 메모리 셀 어레이(111)의 동작 대상 셀들에 인가된 펄스 카운트(pulse count)를 저장하는 영역, 검증 횟수(verify count)를 저장하는 영역, 잔여 펄스 카운트(remaining pulsecount)를 저장하는 영역 등을 포함하도록 구성될 수 있다. 도 4에 도시된 동작 정보 레지스터(OIR)는 예를 들어 도시한 것으로, 동작 정보 레지스터(OIR)의 구현 예가 특별히 이에 한정되는 것은 아니며, 필요에 따라 다양한 형태로 구현될 수 있음은 당업자에게 자명할 것이다.
입출력 인터페이스(119)는 컨트롤러(150)의 메모리 인터페이스(157)로부터 제공되는 커맨드, 어드레스, 및 데이터를 수신하거나 또는 메모리 셀 어레이(111)로부터 독출된 데이터, 동작 기록 유닛(118)에 기록된 동작 정보 등을 컨트롤러(150)의 메모리 인터페이스(157)로 제공하도록 구성될 수 있다. 입출력 인터페이스(119)는 메모리 인터페이스(157)로부터 제공된 커맨드 및 어드레스는 제어 로직(117)으로 출력하고, 메모리 인터페이스(157)로부터 제공된 데이터는 페이지 버퍼(115)로 출력할 수 있다. 입출력 인터페이스(119)는 제어 로직(117)의 제어에 따라 동작할 수 있다.
전술한 바와 같이, 입출력 인터페이스(119)에는 제2 전원(VCCQ)이 인가될 수 있다. 이에 따라, 제1 전원(VCC)에 문제가 발생하여 불휘발성 메모리 장치(110)의 메모리 셀 어레이(111) 및 주변 회로(peri)가 동작을 하지 않는 경우에도 동작 기록 유닛(118)과 함께 정상 상태를 유지할 수 있다.
컨트롤러(150)는 호스트 인터페이스(151), 프로세서(153), 메모리(155) 및 메모리 인터페이스(157)를 포함할 수 있다.
호스트 인터페이스(151)는 호스트 장치(200)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(151)는 USB(universal serial bus),UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치(200)와 통신할 수 있다.
프로세서(153)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(153)는 호스트 장치(200)로부터 수신된 리퀘스트(REQ)를 처리할 수 있다. 프로세서(153)는 호스트 장치(200)로부터 수신된 리퀘스트(REQ)를 처리하기 위하여 메모리(155)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(110)를 제어할 수 있다.
메모리(155)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(155)는 프로세서(153)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 메모리(155)는 소프트웨어의 구동에 필요한 데이터(예컨대, 메타 데이터)를 저장할 수 있다. 즉, 메모리(155)는 프로세서(153)의 동작 메모리(working memory)로서 동작할 수 있다. 메모리(155)는 호스트 장치(200)로부터 불휘발성 메모리 장치(110)로 또는 불휘발성 메모리 장치(110)로부터 호스트 장치(200)로 전송될 데이터를 임시 저장할 수 있다. 즉, 메모리(155)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
메모리 인터페이스(157)는 프로세서(153)의 제어에 따라서 불휘발성 메모리 장치(110)를 제어할 수 있다. 메모리 인터페이스(157)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(157)는 제어 신호들을 불휘발성 메모리 장치(110)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(110)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(157)는 데이터를 불휘발성 메모리 장치(110)로 제공하거나, 불휘발성 메모리 장치(110)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(157)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(110)와 연결될 수 있다.
컨트롤러(150)는 호스트 장치(200)로부터 제2 전원(VCCQ)을 제공받아 동작할 수 있다. 컨트롤러(150)의 프로세서(220)는 호스트 장치(200)로부터 수신된 리퀘스트(REQ)에 근거하여 불휘발성 메모리 장치(110)로 제공할 커맨드를 생성하고 불휘발성 메모리 장치(110)로 제공하도록 메모리 인터페이스(157)를 제어할 수 있다.
불휘발성 메모리 장치(110)로 커맨드가 제공된 후, 프로세서(153)는 해당 커맨드에 대한 처리 상태 정보를 수신하기 위해 주기적으로 불휘발성 메모리 장치(110)로 상태 요청 커맨드를 전송한다. 불휘발성 메모리 장치(110)가 정상 상태이면, 프로세서(153)로부터 수신된 상태 요청 커맨드에 응답하여 기 설정된 시간 내에 프로세서(153)로 상태 정보를 전송한다. 상태 요청 커맨드를 전송한 후 불휘발성 메모리 장치(110)로부터 기 설정된 시간 내에 상태 정보가 수신되지 않으면, 프로세서(153)는 불휘발성 메모리 장치(110)에 문제가 발생한 것으로 판단한다.
불휘발성 메모리 장치(110)에 문제가 발생한 것으로 판단되면, 프로세서(153)는 불휘발성 메모리 장치(110)로 ID(identification) 요청 커맨드를 전송한다. ID 요청 커맨드는 불휘발성 메모리 장치(110)에 대한 식별 정보를 요청하는 커맨드일 수 있다. 불휘발성 메모리 장치(110)로부터 비정상적인 데이터 즉, 무효 데이터가 수신되면 프로세서(153)는 불휘발성 메모리 장치(110)가 정전 상태인 것으로 판단할 수 있다.
불휘발성 메모리 장치(110)의 동작 기록 유닛(118)이 도 3a에 도시된 구성들을 포함하는 경우, 불휘발성 메모리 장치(110)가 정전 상태인 것으로 판단한 프로세서(153)는 정보 요청 커맨드(CMD_IR)를 불휘발성 메모리 장치(110)로 전송할 수 있다. 불휘발성 메모리 장치(110)의 입출력 인터페이스(119)는 수신된 정보 요청 커맨드(CMD_IR)를 동작 기록 유닛(118)으로 제공할 수 있다.
동작 기록 유닛(118)의 기록 제어 회로(RRC)는 입출력 인터페이스(119)로부터 제공된 정보 요청 커맨드(CMD_IR)에 응답하여 동작 정보 레지스터(OIR)에 기록된 동작 정보들(DATA_OI)을 페치하여 입출력 인터페이스(119)로 제공할 수 있다. 동작 정보 레지스터(OIR)에 기록된 동작 정보들(DATA_OI)은 불휘발성 메모리 장치(110)가 정전 상태가 됨에 따라 수행이 중단된 마지막 동작에 대한 정보들을 포함할 수 있다. 입출력 인터페이스(119)는 제공 받은 동작 정보들(DATA_OI)을 컨트롤러(150)의 메모리 인터페이스(157)로 전송할 수 있다.
프로세서(153)는 메모리 인터페이스(157)를 통해 수신된 동작 정보들(DATA_OI)에 근거하여 불휘발성 메모리 장치(110)가 정전 상태가 되기 전 마지막으로 수행한 동작에 대한 정보를 확인할 수 있다.
한편, 불휘발성 메모리 장치(110)의 동작 기록 유닛(118)이 도 3a에 도시된 구성을 포함하는 경우, 프로세서(153)는 불휘발성 메모리 장치(110)로부터 정상적인 데이터(유효 데이터)가 수신될 때까지 불휘발성 메모리 장치(110)로 ID(identification) 요청 커맨드를 전송한다.
불휘발성 메모리 장치(110)로부터 유효 데이터가 수신되면, 프로세서(153)는 정보 요청 커맨드(CMD_IR)를 불휘발성 메모리 장치(110)로 전송할 수 있다. 불휘발성 메모리 장치(110)의 입출력 인터페이스(119)는 수신된 정보 요청 커맨드(CMD_IR)를 제어 로직(117)으로 제공할 수 있다. 제어 로직(117)은 입출력 인터페이스(119)로부터 제공된 정보 요청 커맨드(CMD_IR)에 응답하여 동작 정보 레지스터(OIR)에 기록된 동작 정보들(DATA_OI)을 페치하여 입출력 인터페이스(119)로 제공할 수 있다. 입출력 인터페이스(119)는 제공 받은 동작 정보들(DATA_OI)을 컨트롤러(150)의 메모리 인터페이스(157)로 전송할 수 있다.
즉, 본 실시 예에서는 불휘발성 메모리 장치(110) 내에 컨트롤러(150)와 같은 전원(즉, 제2 전원(VCCQ))을 공유하고 현재 수행중인 동작에 대한 정보들을 기록하는 동작 기록 유닛(118)을 구비함으로써, 컨트롤러(150)는 정전 상태인 불휘발성 메모리 장치(110)가 어떤 커맨드에 대응하는 동작을 수행 중이었는지, 어느 단계까지 수행하고 중단되었는지 등을 확인할 수 있다. 이에 따라, 컨트롤러(150)는 불휘발성 메모리 장치(110)가 정전 상태에서 정상 상태로 복구된 후 능동적으로 대응할 수 있다.
예를 들어, 불휘발성 메모리 장치(110)가 프로그램 커맨드에 대응하는 동작 수행 중 정전 상태가 된 경우, 컨트롤러(150)는 동작 기록 유닛(118)에 기록된 동작 정보들에 근거하여 불휘발성 메모리 장치(110)가 프로그램 동작 중 중단되었으며, 프로그램 펄스가 몇 회 인가된 후 중단되었는지 등과 같은 동작 정보들을 확인할 수 있다. 이에 근거하여, 컨트롤러(150)는 프로그램 동작이 중단된 영역을 신뢰할 수 없는 영역으로 판단하여 사용하지 않을 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 5를 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서 도 1 내지 도 4가 참조될 수 있다.
S510 단계에서, 컨트롤러(150, 도 1 참조)의 프로세서(153, 도 1 참조)는 불휘발성 메모리 장치(110)가 정전 상태인지 여부를 판단할 수 있다. 프로세서(153)는 불휘발성 메모리 장치(110)로 커맨드를 전송한 후, 불휘발성 메모리 장치(110)로 해당 커맨드에 대한 처리 상태 정보를 요청하는 상태 요청 커맨드를 전송하고, 불휘발성 메모리 장치(110)는 상태 요청 커맨드에 응답하여 컨트롤러(150)로 처리 상태 정보를 제공할 수 있다.
프로세서(153)는 상태 요청 커맨드를 전송한 후 기 설정된 시간 내에 불휘발성 메모리 장치(110)로부터 처리 상태 정보가 수신되지 않으면 불휘발성 메모리 장치(110)에 문제가 발생한 것으로 판단하여 불휘발성 메모리 장치(110)로 ID 요청 커맨드를 전송할 수 있다. 불휘발성 메모리 장치(110)가 ID 요청 커맨드에 응답하여 제공한 데이터가 비정상적인 데이터(즉, 무효 데이터)이면, 프로세서(153)는 불휘발성 메모리 장치(110)가 정전 상태인 것으로 판단할 수 있다. 불휘발성 메모리 장치(110)가 정전 상태인 것으로 판단되면, S520 단계로 진행될 수 있다.
S520 단계에서, 프로세서(153)는 불휘발성 메모리 장치(110)로 정보 요청 커맨드(CMD_IR)를 전송할 수 있다. 일 예로, 프로세서(153)는 불휘발성 메모리 장치(110)가 정전 상태일 때 정보 요청 커맨드(CMD_IR)를 불휘발성 메모리 장치(110)로 전송할 수 있다. 다른 예로, 프로세서(153)는 불휘발성 메모리 장치(110)가 정상 상태로 복구되면 정보 요청 커맨드(CMD_IR)를 불휘발성 메모리 장치(110)로 전송할 수 있다. 프로세서(153)는 주기적으로 불휘발성 메모리 장치(110)로 ID 요청 커맨드를 전송하고, 불휘발성 메모리 장치(110)로부터 유효 데이터가 수신되면 불휘발성 메모리 장치(110)가 정상 상태로 복구된 것으로 판단하여 정보 요청 커맨드(CMD_IR)를 불휘발성 메모리 장치(110)로 전송할 수 있다.
S530 단계에서, 프로세서(153)는 불휘발성 메모리 장치(110)로부터 동작 정보들(DATA_OI)을 수신할 수 있다. 예를 들어, S520 단계에서 불휘발성 메모리 장치(110)가 정전 상태일 때 프로세서(153)가 정보 요청 커맨드(CMD_IR)를 전송한 경우, 프로세서(153)는 불휘발성 메모리 장치(110)의 동작 기록 유닛(118)의 기록 제어 회로(RCC)로부터 동작 정보들(DATA_OI)을 수신할 수 있다. 한편, S520 단계에서 불휘발성 메모리 장치(110)가 정상 상태로 복구된 후 프로세서(153)가 정보 요청 커맨드(CMD_IR)를 전송한 경우, 프로세서(153)는 불휘발성 메모리 장치(110)의 제어 로직(117)으로부터 동작 정보들(DATA_OI)을 수신할 수 있다.
S540 단계에서, 프로세서(153)는 불휘발성 메모리 장치(110)로부터 수신된 동작 정보들(DATA_OI)에 근거하여 불휘발성 메모리 장치(110)가 정전 상태가 됨에 따라 수행 중단된 동작이 어떤 커맨드에 대응하는 동작인지, 어느 단계에서 수행이 중단되었는지 등과 같은 정보들을 확인할 수 있다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 6을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus),MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 7에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 6의 데이터 저장 장치(2200), 도 8의 데이터 저장 장치(3200), 도 9의 데이터 저장 장치(4200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 처리 시스템 100: 데이터 저장 장치
110: 불휘발성 메모리 장치 111: 메모리 셀 어레이
112: 로우 디코더 113: 데이터 리드/라이트 회로
114: 컬럼 디코더 115: 페이지 버퍼
116: 전압 발생기 117: 제어 로직
118: 동작 기록 유닛 119: 입출력 인터페이스
150: 컨트롤러 151: 호스트 인터페이스
153: 프로세서 155: 메모리
157: 메모리 인터페이스 200: 호스트 장치

Claims (18)

  1. 제1 전원에 의해 동작하고 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 제1 전원에 의해 동작하고 상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 상기 데이터를 독출하도록 구성된 주변 회로;
    제2 전원에 의해 동작하고 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 기록하는 동작 기록 유닛;
    상기 제1 전원에 의해 동작하고 상기 불휘발성 메모리 장치가 외부 장치로부터 수신된 커맨드에 대응하는 동작을 수행하도록 상기 주변 회로를 제어하고 상기 불휘발성 메모리 장치에서 수행 중인 상기 동작에 대한 정보를 저장하도록 상기 동작 기록 유닛을 제어하는 제어 로직; 및
    상기 제2 전원에 의해 동작하고 상기 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 상기 외부 장치에 제공하는 입출력 인터페이스
    를 포함하는 불휘발성 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 동작 기록 유닛은 상기 불휘발성 메모리 장치에서 수행 중인 상기 동작에 대한 정보를 저장하도록 구성된 동작 정보 레지스터를 포함하는 불휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 동작 기록 유닛은 상기 제어 로직의 제어에 따라 상기 불휘발성 메모리 장치에서 수행 중인 상기 동작에 대한 정보를 상기 동작 정보 레지스터에 저장하도록 구성된 기록 제어 회로를 더 포함하는 불휘발성 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 입출력 인터페이스는 상기 외부 장치와 데이터를 송수신하는 불휘발성 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제1 전원의 공급이 중단됨에 따라 상기 불휘발성 메모리 장치의 상기 메모리 셀 어레이, 상기 주변 회로 및 상기 제어 로직이 정전 상태가 되면, 상기 입출력 인터페이스는 상기 외부 장치로부터 수신되는 정보 요청 커맨드를 상기 동작 기록 유닛으로 제공하고, 상기 동작 기록 유닛은 상기 정보 요청 커맨드에 응답하여 상기 기록된 상기 동작에 대한 정보를 상기 입출력 인터페이스를 통해 상기 외부 장치로 제공하는 불휘발성 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제1 전원의 공급이 중단됨에 따라 정전 상태가 된 상기 불휘발성 메모리 장치의 상기 메모리 셀 어레이, 상기 주변 회로 및 상기 제어 로직이 정상 상태로 복구되면, 상기 입출력 인터페이스는 상기 외부 장치로부터 수신되는 정보 요청 커맨드를 상기 제어 로직으로 제공하고, 상기 제어 로직은 상기 정보 요청 커맨드에 응답하여 상기 동작 기록 유닛에 기록된 상기 동작에 대한 정보를 상기 입출력 인터페이스를 통해 상기 외부 장치로 제공하는 불휘발성 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 동작에 대한 정보는 동작 코드, 인가된 펄스 횟수, 검증 횟수, 및 잔여 펄스 횟수 중 적어도 하나를 포함하는 불휘발성 메모리 장치.
  8. 제1 전원 및 제2 전원에 의해 동작하는 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치를 제어하고 상기 제2 전원에 의해 동작하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 불휘발성 메모리 장치가 정전 상태인지 여부에 따라 상기 불휘발성 메모리 장치로 정보 요청 커맨드를 전송하고, 상기 불휘발성 메모리 장치로부터 수신되는 동작 정보에 근거하여 상기 불휘발성 메모리 장치가 상기 정전 상태가 됨에 따라 수행 중단된 동작 및 해당 동작의 수행 상태를 확인하고,
    상기 불휘발성 메모리 장치의 주변 회로는 상기 제1 전원에 의해 동작하고, 및
    상기 불휘발성 메모리 장치의 동작 기록 유닛은 상기 제2 전원을 인가 받아 상기 동작 정보를 저장하고, 입출력 인터페이스는 상기 제2 전원을 인가 받아 상기 동작 정보를 상기 컨트롤러에 제공하는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 불휘발성 메모리 장치는,
    상기 제1 전원에 의해 동작하고 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터를 저장하거나 또는 상기 메모리 셀 어레이로부터 상기 데이터를 독출하도록 구성된 상기 주변 회로;
    상기 컨트롤러와 데이터를 송수신하는 상기 입출력 인터페이스;
    상기 제2 전원에 의해 동작하고 상기 불휘발성 메모리 장치에서 수행 중인 동작에 대한 정보를 저장하는 상기 동작 기록 유닛; 및
    상기 제1 전원에 의해 동작하고 상기 불휘발성 메모리 장치가 상기 컨트롤러로부터 수신된 커맨드에 대응하는 동작을 수행하도록 상기 주변 회로를 제어하고 상기 불휘발성 메모리 장치에서 수행 중인 상기 동작에 대한 정보를 저장하도록 상기 동작 기록 유닛을 제어하는 제어 로직
    을 포함하는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 동작 기록 유닛은 상기 불휘발성 메모리 장치에서 수행 중인 상기 동작에 대한 정보를 저장하도록 구성된 동작 정보 레지스터를 포함하는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 불휘발성 메모리 장치가 정전 상태에서 정상 상태로 복구되면, 상기 컨트롤러는 상기 정보 요청 커맨드를 상기 불휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 동작 기록 유닛은 상기 제어 로직의 제어에 따라 상기 불휘발성 메모리 장치에서 수행 중인 상기 동작에 대한 정보를 상기 동작 정보 레지스터에 저장하도록 구성된 기록 제어 회로를 더 포함하는 데이터 저장 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 불휘발성 메모리 장치가 정전 상태가 되면, 상기 컨트롤러는 상기 정보 요청 커맨드를 상기 불휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  14. 제1 전원 및 제2 전원에 의해 동작하는 불휘발성 메모리 장치 및 상기 제2 전원에 의해 동작하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 불휘발성 메모리 장치가 정전 상태인지 여부를 판단하는 단계;
    판단 결과에 근거하여 상기 불휘발성 메모리 장치로 정보 요청 커맨드를 전송하는 단계;
    상기 불휘발성 메모리 장치의 동작 정보를 상기 제2 전원을 사용하여 저장하는 단계; 및
    상기 불휘발성 메모리 장치로부터 수신되는 상기 동작 정보에 근거하여 상기 불휘발성 메모리 장치가 상기 정전 상태가 됨에 따라 수행 중단된 동작 및 해당 동작의 수행 상태를 확인하는 단계를 포함하고,
    상기 불휘발성 메모리 장치의 주변 회로는 상기 제1 전원에 의해 동작하고, 및
    상기 불휘발성 메모리 장치의 입출력 인터페이스는 상기 제2 전원에 의해 동작하는 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 불휘발성 메모리 장치가 정전 상태인지 여부를 판단하는 단계는,
    상기 불휘발성 메모리 장치로 전송된 커맨드에 대한 처리 상태 정보를 요청하는 상태 요청 커맨드를 전송하는 단계;
    설정된 시간 내에 상기 불휘발성 메모리 장치로부터 상기 처리 상태 정보가 수신되는지 여부를 판단하는 단계;
    상기 설정된 시간 내에 상기 불휘발성 메모리 장치로부터 상기 처리 상태 정보가 수신되지 않으면 상기 불휘발성 메모리 장치로 ID 요청 커맨드를 전송하는 단계; 및
    상기 불휘발성 메모리 장치로부터 무효 데이터가 수신되면 상기 불휘발성 메모리 장치가 상기 정전 상태인 것으로 판단하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 불휘발성 메모리 장치로 상기 정보 요청 커맨드를 전송하는 단계는 상기 불휘발성 메모리 장치가 정전 상태일 때 수행되는 데이터 저장 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 불휘발성 메모리 장치로 상기 정보 요청 커맨드를 전송하는 단계는 상기 불휘발성 메모리 장치가 정전 상태에서 정상 상태로 복구되면 수행되는 데이터 저장 장치의 동작 방법.
  18. 삭제
KR1020180023693A 2018-02-27 2018-02-27 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 KR102475688B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180023693A KR102475688B1 (ko) 2018-02-27 2018-02-27 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US16/217,682 US11074006B2 (en) 2018-02-27 2018-12-12 Nonvolatile memory device, data storage device including the same and operating method thereof
US17/363,521 US11748025B2 (en) 2018-02-27 2021-06-30 Nonvolatile memory device, data storage device including the same and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023693A KR102475688B1 (ko) 2018-02-27 2018-02-27 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190102779A KR20190102779A (ko) 2019-09-04
KR102475688B1 true KR102475688B1 (ko) 2022-12-09

Family

ID=67685820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023693A KR102475688B1 (ko) 2018-02-27 2018-02-27 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (2) US11074006B2 (ko)
KR (1) KR102475688B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278753B2 (ja) * 2018-11-19 2023-05-22 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
KR20220067386A (ko) * 2020-11-17 2022-05-24 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130332651A1 (en) 2012-06-11 2013-12-12 Hitachi, Ltd. Disk subsystem and data restoration method
US20190279720A1 (en) 2018-03-12 2019-09-12 Samsung Electronics Co., Ltd. Methods of erasing data in nonvolatile memory devices and nonvolatile memory devices performing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548228A (en) * 1994-09-28 1996-08-20 Altera Corporation Reconfigurable programmable logic device having static and non-volatile memory
US6400634B1 (en) * 1997-12-23 2002-06-04 Macronix International Co., Ltd. Technique for increasing endurance of integrated circuit memory
US6825875B1 (en) * 1999-01-05 2004-11-30 Interval Research Corporation Hybrid recording unit including portable video recorder and auxillary device
US8488381B2 (en) * 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
US11222697B2 (en) * 2013-02-28 2022-01-11 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory and method of performing read operation in the nonvolatile memory
JP6092019B2 (ja) * 2013-06-25 2017-03-08 株式会社東芝 プロセッサ
US9165670B2 (en) * 2013-11-14 2015-10-20 Sandisk Technologies Inc. Data retention detection techniques for a data storage device
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
CN104182253A (zh) * 2014-08-19 2014-12-03 清华大学 射频模块初始化系统及方法
US9891837B2 (en) * 2014-09-08 2018-02-13 Toshiba Memory Corporation Memory system
KR20170021402A (ko) 2015-08-17 2017-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130332651A1 (en) 2012-06-11 2013-12-12 Hitachi, Ltd. Disk subsystem and data restoration method
US20190279720A1 (en) 2018-03-12 2019-09-12 Samsung Electronics Co., Ltd. Methods of erasing data in nonvolatile memory devices and nonvolatile memory devices performing the same

Also Published As

Publication number Publication date
US11074006B2 (en) 2021-07-27
KR20190102779A (ko) 2019-09-04
US20210326060A1 (en) 2021-10-21
US20190265908A1 (en) 2019-08-29
US11748025B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US20190341116A1 (en) Data storage device and method of operating the same
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN109582483B (zh) 数据存储装置及其操作方法
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111324302B (zh) 数据存储装置及其操作方法
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
US20190212946A1 (en) Data storage device and operating method thereof
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20180127594A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant