KR20210059960A - 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법 - Google Patents

데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법 Download PDF

Info

Publication number
KR20210059960A
KR20210059960A KR1020190147412A KR20190147412A KR20210059960A KR 20210059960 A KR20210059960 A KR 20210059960A KR 1020190147412 A KR1020190147412 A KR 1020190147412A KR 20190147412 A KR20190147412 A KR 20190147412A KR 20210059960 A KR20210059960 A KR 20210059960A
Authority
KR
South Korea
Prior art keywords
data storage
storage device
memory
metadata
data
Prior art date
Application number
KR1020190147412A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190147412A priority Critical patent/KR20210059960A/ko
Priority to US16/870,636 priority patent/US20210149574A1/en
Priority to CN202010578800.7A priority patent/CN112817517A/zh
Publication of KR20210059960A publication Critical patent/KR20210059960A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 제2 데이터 저장 장치로 메타 데이터를 요청 및 수신하여 저장하고, 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 기 저장된 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 제1 데이터 저장 장치; 및 제1 데이터 저장 장치로부터 전송되는 메타 데이터 요청을 수신하면 자신의 메타 데이터를 제1 데이터 저장 장치로 회신할 수 있다.

Description

데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법{Data storage device, Storage System and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
한편, 모바일 환경에서는 배터리와 관련된 제약이 다수 존재하기 때문에, 소모 전류를 최소화하는데 많은 연구가 진행되고 있다.
데이터 저장 장치는 슬립 상태인 경우에도 펌웨어를 운영하기 위한 데이터를 메모리에 계속 보유(Retention)해야 하고, 이로 인해 슬립 상태에서도 소모 전류가 증가하는 현상이 발생하고 있는 실정이다.
본 발명의 실시 예는 소모 전류를 줄이기 위한 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 제2 데이터 저장 장치로 메타 데이터를 요청하고 상기 제2 데이터 저장 장치로부터 상기 메타 데이터를 수신하여 저장하고, 상기 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 기 저장된 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 제1 데이터 저장 장치; 및 상기 제1 데이터 저장 장치로부터 전송되는 상기 메타 데이터 요청을 수신하면 자신의 메타 데이터를 상기 제1 데이터 저장 장치로 회신하는 상기 제2 데이터 저장 장치;를 포함할 수 있다.
본 발명의 실시 예에 따른 스토리지 시스템은, 슬립 환경 조건을 기초로 복수의 데이터 저장 장치 중 어느 하나를 제1 데이터 저장 장치로 설정하고 나머지를 제2 데이터 저장 장치로 설정하는 호스트 장치; 및 슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 상기 제1 데이터 저장 장치가 상기 제2 데이터 저장 장치로 메타 데이터를 요청 및 수신하여 저장하고, 상기 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 상기 제1 데이터 저장 장치가 기 저장된 상기 제2 데이터 저장 장치의 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 복수의 데이터 저장 장치;를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 슬립 조건을 만족하는 경우, 제1 데이터 저장 장치가 제2 데이터 저장 장치로 메타 데이터를 요청하는 단계; 상기 제2 데이터 저장 장치가 상기 메타 데이터를 상기 제1 데이터 저장 장치로 전송하는 단계; 상기 제1 데이터 저장 장치가 상기 메타 데이터 및 상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장하는 단계; 및 웨이크업 조건을 만족하여 상기 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 상기 관리 테이블의 정보를 기초로 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 단계;를 포함할 수 있다.
본 실시 예들에 따르면, 복수의 데이터 저장 장치를 마스터와 슬레이브로 구분하고 슬립 모드 시 펌웨어를 동작시키기 위한 메타 데이터를 마스터에서만 저장 및 관리하기 때문에, 슬립 상태에서 메타 데이터 관리를 위한 소모 전류를 줄일 수 있다는 효과를 기대할 수 있다.
도 1은 본 발명의 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 메타 데이터의 이동 방법을 설명하기 위한 예시도이다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다.
도 4 내지 도 6은 본 발명의 실시 예에 따른 관리 테이블의 예시도를 나타낸 도면이다.
도 7 및 도 8은 본 발명의 다른 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 12는 도 11의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리를 예시적으로 나타낸 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도면이고, 도 2는 본 발명의 실시 예에 따른 메타 데이터의 이동 방법을 설명하기 위한 예시도이다.
이하에서는, 본 발명의 실시 예에 따른 관리 테이블의 예시도를 나타낸 도 4 내지 도 6 및 본 발명의 다른 실시 예에 따른 스토리지 시스템의 구성을 나타낸 도 7 및 도 8을 참조하여 설명하기로 한다.
도 1을 참조하면, 스토리지 시스템(1)은 호스트 장치(20)와 데이터 저장 장치(10)를 포함할 수 있다.
호스트 장치(20)는 슬립 환경 조건을 기초로 복수의 데이터 저장 장치(10a ~ 10d) 중 어느 하나를 제1 데이터 저장 장치(10a)로 설정하고 나머지를 제2 데이터 저장 장치(10b, 10c, 10d)로 설정할 수 있다. 이때, 제1 데이터 저장 장치(10a)는 슬립 모드 시 제2 데이터 저장 장치(10b, 10c, 10d)들의 메타 데이터를 자신의 메모리에 저장하기 위한 데이터 저장 장치를 의미하는 것이다. 이때, 제1 데이터 저장 장치는 마스터이고, 제2 데이터 저장 장치는 슬레이브일 수 있다.
상기 메타 데이터는 펌웨어(Firmware) 운영을 위해 필요한 메타 데이터일 수 있다.
호스트 장치(20)는 슬립 모드에서 메타 데이터를 메모리에 유지하기 위한 예상 소모 전류 크기, 메모리의 여유 공간 및 슬립 상태에서 유지해야 하는 메타 데이터의 크기를 포함하는 슬립 환경 조건을 복수의 데이터 저장 장치(10a ~ 10d)로 요청 및 수신할 수 있다.
이때, 메모리의 여유 공간은 메모리에 추가 데이터를 저장할 수 있는 여유 공간을 의미하는 것으로서, 제2 데이터 저장 장치들의 메타 데이터를 저장할 수 있을 만큼 메모리에 여유 공간이 있는지 여부를 확인하고자 요청하는 정보이다.
구체적으로 설명하면, 호스트 장치(20)는 복수의 데이터 저장 장치(10a ~ 10d) 중에서 후술하는 방법을 기초로 마스터와 슬레이브를 선정하기 위해 자신과 직간접적으로 연결된 복수의 데이터 저장 장치(10a ~ 10d)로 슬립 환경 조건을 요청하여 수신하는 것이다. 이때, 슬립 환경 조건은 복수의 데이터 저장 장치(10a ~ 10d)가 슬립 모드 시 메타 데이터를 유지하기 위해 요구되는 환경 정보를 의미하는 것으로서, 상술한 예상 소모 전류 크기, 메모리의 여유 공간 및 슬립 상태에서 유지해야 하는 메타 데이터의 크기를 포함할 수 있다. 상기 슬립 환경 조건에 포함되는 조건은 예상 소모 전류 크기, 메모리의 여유 공간 및 슬립 상태에서 유지해야 하는 메타 데이터의 크기에 한정되지 않으며, 운용자의 필요에 따라 추가 또는 변경할 수 있음은 당연하다 할 것이다.
먼저, 호스트 장치(20)는 복수의 데이터 저장 장치(10a ~ 10d) 중 메모리의 여유 공간이 가장 큰 데이터 저장 장치(10a ~ 10d)를 마스터로 설정할 수 있다. 즉, 호스트 장치(20)는 마스터를 설정함에 있어, 복수의 슬립 환경 조건 중 메모리의 여유 공간을 가장 우선적으로 고려하는 것이다. 이는, 운용자의 필요에 따라 변경 가능하다 할 것이다. 예를 들어, 호스트 장치(20)가 슬립 환경 조건 중 메모리의 여유 공간 이외의 조건을 가장 우선적으로 고려하는 것 역시 가능한 것이다.
호스트 장치(20)는 복수의 데이터 저장 장치(10a ~ 10d) 각각으로부터 수신한 슬립 환경 조건이 모두 동일한 경우, 슬립 환경 조건 중 메타 데이터를 메모리에 유지하기 위한 예상 소모 전류 크기가 가장 작은 데이터 저장 장치(10a ~ 10d)를 마스터로 설정할 수 있다.
일 예로, 슬립 환경 조건이 모두 동일하다는 것은 메타 데이터를 메모리에 유지하기 위한 예상 소모 전류 크기, 메모리의 여유 공간 및 슬립 상태에서 유지해야 하는 메타 데이터의 크기가 기준 범위 내 오차로 유사하는 것을 의미할 수 있다.
다른 예로, 슬립 환경 조건이 모두 동일하다는 것은 메타 데이터를 메모리에 유지하기 위한 예상 소모 전류 크기를 제외한 항목인 메모리의 여유 공간 및 슬립 상태에서 유지해야 하는 메타 데이터의 크기가 동일하거나 또는 기준 범위 내 오차로 유사하는 것을 의미할 수 있다.
도 3을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi-level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드러플 레벨 셀(quadruple level cell, QLC)일 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드러플 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 휘발성 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 휘발성 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 3에 도시하지는 않았으나, 컨트롤러(200)는 호스트로부터 제공된 라이트 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리(100)로부터 독출된 리드 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수도 있다. ECC 엔진은 메모리 인터페이스(240) 내부 또는 외부에 구비될 수 있다.
호스트 인터페이스(210)는 호스트의 프로토콜에 대응하여 호스트와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-e(PCI express) 프로토콜 중 어느 하나를 통해 호스트와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트로부터 전송된 요청을 처리할 수 있다. 호스트로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 휘발성 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 휘발성 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 장치들 및 불휘발성 메모리(100)의 동작을 제어할 수 있다.
프로세서(220)는 호스트로부터 전송된 요청들에 근거하여 불휘발성 메모리(100)의 동작을 제어하기 위한 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리(100)로 제공할 수 있다.
휘발성 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)를 포함할 수 있다. 휘발성 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 휘발성 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 휘발성 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다. 도 3에 도시되지는 않았으나, 컨트롤러(200)는 프로세서(220)에 인접하게 배치되는 프로세서 전용 메모리를 더 포함할 수 있으며, 휘발성 메모리(230)에 저장된 펌웨어 및 메타 데이터는 프로세서 전용 메모리에 로드될 수도 있다.
휘발성 메모리(230)는 호스트로부터 불휘발성 메모리(100)로 전송될 라이트 데이터 또는 불휘발성 메모리(100)로부터 독출되어 호스트로 전송될 리드 데이터를 임시 저장하기 위한 데이터 버퍼를 포함하도록 구성될 수 있다. 즉, 휘발성 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
도 3에서는 휘발성 메모리(230)가 컨트롤러(200)의 내부에 구비된 것을 예를 들어 도시하였으나, 휘발성 메모리(230)는 컨트롤러(200)의 외부에 구비될 수도 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리(100)를 제어할 수 있다. 불휘발성 메모리(100)가 낸드 플래시 메모리로 구성되는 경우, 메모리 인터페이스(240)는 플래시 컨트롤 탑(flash control top, FCT)으로도 불릴 수 있다. 메모리 인터페이스(240)는 프로세서(220)에 의해 생성된 제어 신호들을 불휘발성 메모리(100)로 전송할 수 있다. 제어 신호들은 불휘발성 메모리(100)의 동작을 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 여기에서, 동작 제어 신호는 예를 들어, 칩 인에이블 신호, 커맨드 래치 인에이블 신호, 어드레스 래치 인에이블 신호, 라이트 인에이블 신호, 리드 인에이블 신호, 데이터 스트로브 신호 등을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 메모리 인터페이스(240)는 라이트 데이터를 불휘발성 메모리(100)로 전송하거나, 불휘발성 메모리(100)로부터 리드 데이터를 수신할 수 있다.
메모리 인터페이스(240)와 불휘발성 메모리(100)는 복수의 채널들(CH1~CHn))을 통해 연결될 수 있다. 메모리 인터페이스(240)는 복수의 채널들(CH1~CHn)을 통해 불휘발성 메모리(100)로 커맨드, 어드레스, 동작 제어 신호 및 데이터(즉, 라이트 데이터) 등과 같은 신호들을 전송할 수 있다. 또한, 메모리 인터페이스(240)는 복수의 채널들(CH1~CHn)을 통해 불휘발성 메모리(100)로부터 상태 신호(예컨대, 레디/비지(ready/busy)) 및 데이터(즉, 리드 데이터) 등을 수신할 수 있다.
도 2를 참조하면, 복수의 데이터 저장 장치(10a ~ 10d)는 슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 제1 데이터 저장 장치(10a)가 제2 데이터 저장 장치(10b, 10c, 10d)로 메타 데이터를 요청 및 수신하여 저장할 수 있다.
도 2를 참조하면, 데이터 저장 장치(10a)가 마스터인 경우, 제1 데이터 저장 장치(10a)는 슬립 조건을 만족하는지 여부를 모니터링하고, 슬립 조건을 만족하는 경우 슬레이브인 제2 데이터 저장 장치(10b, 10c, 10d)들로 메타 데이터를 요청할 수 있다. 이때, 슬립 조건은 특정 시간 이상 호스트 장치(10)가 유휴(idle) 상태이거나 또는 호스트 장치(10)로부터 특정 시간 이상 커맨드를 수신하지 않은 상태일 수 있다. 슬립 조건의 만족 여부는 데이터 저장 장치(10a ~ 10d) 또는 호스트 장치(10)가 판단할 수 있다.
제2 데이터 저장 장치(10b, 10c, 10d)는 제1 데이터 저장 장치(10a)로부터 전송되는 메타 데이터 요청을 수신하면 자신의 메타 데이터를 제1 데이터 저장 장치(10a)로 회신할 수 있다(①).
만약, 10d의 데이터 저장 장치가 제1 데이터 저장 장치인 경우, 제2 데이터 저장 장치(10a, 10b, 10c)는 제1 데이터 저장 장치(10d)로 메타 데이터를 전송할 수 있다(②).
즉, 제1 데이터 저장 장치는 호스트 장치(20)에 인접한 데이터 저장 장치가 아닌 상술한 슬립 환경 조건을 기초하여 호스트 장치(20)가 선정하는 데이터 저장 장치일 수 있는 것이다. 한편, 마스터와 슬레이브는 호스트 장치(20)가 아닌 복수의 데이터 저장 장치(10a ~ 10d)들 간에 서로 데이터 송수신을 통해 선정하는 것 역시 가능하다 할 것이다.
또한, 복수의 데이터 저장 장치(10a ~ 10d)는 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 제1 데이터 저장 장치(10a)가 기 저장된 제2 데이터 저장 장치(10b, 10c, 10d)의 메타 데이터를 해당 제2 데이터 저장 장치(10b, 10c, 10d)로 전달할 수 있다.
도 3을 참조하면, 데이터 저장 장치(10)의 프로세서(220)는 슬립 조건을 만족하는 경우 제2 데이터 저장 장치(10b, 10c, 10d)로 메타 데이터를 요청 및 수신하여, 메타 데이터 및 상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장할 수 있다. 이때, 메모리는 휘발성 메모리(230)인 것이 바람직하지만, 이에 한정되지 않고, 불휘발성 메모리(100) 역시 가능하다 할 것이다.
도 4 내지 도 6을 참조하면, 관리 테이블은 데이터 저장 장치의 식별 정보, 메타 데이터가 저장된 메모리 타입, 메타 데이터가 저장된 위치 및 메타 데이터의 크기를 포함할 수 있다.
프로세서(220)는 웨이크업 조건을 만족하여 웨이크업 모드로 전환한 경우, 관리 테이블의 정보를 기초로 메타 데이터를 해당 제2 데이터 저장 장치(10b, 10c, 10d)로 전송할 수 있다.
예를 들어, 도 4를 참조하면, 프로세서(220)는 관리 테이블을 참조하여 슬레이브 #1의 데이터 저장 장치(10b)의 메타 데이터가 휘발성 메모리(230) 내 어디에 저장되어 있는지를 파악하고, 해당 위치로부터 메타 데이터를 획득하여 슬레이브 #1의 데이터 저장 장치(10b)로 전송하는 것이다.
메모리(230, 100)는 메타 데이터 및 관리 테이블을 저장하여 프로세서(220)의 요청에 따라 제공할 수 있다. 이때, 메모리는 휘발성 메모리(230) 또는 불휘발성 메모리(100)일 수 있다. 메타 데이터 및 관리 테이블이 휘발성 메모리(230)에 저장되는 경우, 메모리의 특성 상 불휘발성 메모리에 저장되는 경우에 비해 라이트 및 리드 속도가 빠를 수 있다.
상기 프로세서(220)는 메타 데이터를 휘발성 메모리(230)에 모두 저장하거나, 또는 메타 데이터를 불휘발성 메모리(100)에 모두 저장하거나, 또는 휘발성 메모리(100)와 불휘발성 메모리(100)에 나누어서 저장할 수 있다.
도 4는 메타 데이터를 휘발성 메모리(230)에 모두 저장하는 경우의 관리 테이블이고, 도 5는 메타 데이터를 불휘발성 메모리(100)에 모두 저장하는 경우의 관리 테이블이며, 도 6은 메타 데이터를 불휘발성 메모리(100)와 휘발성 메모리(230)에 나누어서 저장하는 경우의 관리 테이블이다.
프로세서(220)는 메타 데이터를 불휘발성 메모리(100)에 저장하는 경우, SLC 모드 불휘발성 메모리(100)에 저장할 수 있다.
한편, 도 1, 2, 7 및 8을 참조하면, 제2 데이터 저장 장치(10b ~ 10d)는 적어도 하나 이상일 수 있다.
도 7과 같이, 제1 데이터 저장 장치(10a)와 제2 데이터 저장 장치(10)는 각각 호스트 장치(20)에 직접 연결되는 대등한 연결 관계일 수 있다.
도 1, 2 및 8과 같이, 제1 데이터 저장 장치(10a) 또는 제2 데이터 저장 장치(10b ~ 10d) 중 어느 하나가 호스트 장치(20)와 직접 연결되고, 호스트 장치(20)와 직접 연결된 데이터 저장 장치(10a) 외 나머지 데이터 저장 장치(10b ~ 10d)가 호스트 장치(20)와 직접 연결된 데이터 저장 장치(10a)와 연결된 종속 연결 관계로 이루어질 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면이다.
도 9를 참고하면, 데이터 저장 장치(10)는 제1 데이터 저장 장치(10a) 및 제2 데이터 저장 장치(10b, 10c, 10d)를 포함할 수 있다.
제1 데이터 저장 장치(10a)는 슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 제2 데이터 저장 장치(10b, 10c, 10d)로 메타 데이터를 요청 및 수신하여 저장할 수 있다. 상기 메타 데이터는 펌웨어(Firmware) 운영을 위해 필요한 메타 데이터일 수 있다.
또한, 제1 데이터 저장 장치(10a)는 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 기 저장된 상기 메타 데이터를 해당 제2 데이터 저장 장치(10b, 10c, 10d)로 전달할 수 있다.
도 3과 같이, 제1 데이터 저장 장치(10a)는 프로세서(220), 휘발성 메모리(230) 및 불휘발성 메모리(100)를 포함할 수 있다.
프로세서(220)는 슬립 조건을 만족하는 경우 제2 데이터 저장 장치(10b, 10c, 10d)로 메타 데이터를 요청 및 수신하여 메타 데이터 및 메타 데이터와 매칭된 관리 테이블을 메모리에 저장할 수 있다. 상기 관리 테이블은 데이터 저장 장치의 식별 정보, 메타 데이터가 저장된 메모리 타입, 메타 데이터가 저장된 위치 및 메타 데이터의 크기를 포함할 수 있다.
프로세서(220)는 웨이크업 조건을 만족하여 웨이크업 모드로 전환한 경우, 관리 테이블의 정보를 기초로 메타 데이터를 해당 제2 데이터 저장 장치(10b, 10c, 10d)로 전송할 수 있다.
메모리는 메타 데이터 상기 관리 테이블을 저장하여 프로세서(220)의 요청에 따라 제공할 수 있다. 이때, 메모리는 휘발성 메모리(230) 또는 불휘발성 메모리(100)일 수 있다.
프로세서(220)는 메타 데이터를 휘발성 메모리(230)에 모두 저장하거나, 또는 메타 데이터를 불휘발성 메모리(100)에 모두 저장하거나, 또는 휘발성 메모리(230)와 불휘발성 메모리(100)에 나누어서 저장할 수 있다.
프로세서(220)는 메타 데이터를 불휘발성 메모리(100)에 저장하는 경우, SLC 모드 불휘발성 메모리(100)에 저장할 수 있다.
제2 데이터 저장 장치(10b, 10c, 10d)는 제1 데이터 저장 장치(10a)로부터 전송되는 메타 데이터 요청을 수신하면 자신의 메타 데이터를 제1 데이터 저장 장치(10a)로 회신할 수 있다.
제2 데이터 저장 장치(10b, 10c, 10d)는 적어도 하나 이상일 수 있다.
도 7과 같이, 제1 데이터 저장 장치(10a)와 제2 데이터 저장 장치(10)는 각각 호스트 장치(20)에 직접 연결되는 대등한 연결 관계일 수 있다.
도 1, 2 및 8과 같이, 제1 데이터 저장 장치(10a) 또는 제2 데이터 저장 장치(10b ~ 10d) 중 어느 하나가 호스트 장치(20)와 직접 연결되고, 호스트 장치(20)와 직접 연결된 데이터 저장 장치(10a) 외 나머지 데이터 저장 장치(10b ~ 10d)가 호스트 장치(20)와 직접 연결된 데이터 저장 장치(10a)와 연결된 종속 연결 관계로 이루어질 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 10을 참조하면, 슬립 조건을 만족하는 경우, 제1 데이터 저장 장치(10a)는 제2 데이터 저장 장치(10b ~ 10d)로 메타 데이터를 요청할 수 있다(S101, S103).
다음, 제2 데이터 저장 장치(10b ~ 10d)가 메타 데이터를 제1 데이터 저장 장치(10a)로 전송함에 따라, 제1 데이터 저장 장치(10a)는 제2 데이터 저장 장치(10b ~ 10d)로부터 전송된 메타 데이터 및 상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장할 수 있다(S105). 이때, 메모리는 휘발성 메모리(230) 또는 불휘발성 메모리(100)일 수 있다.
상기 관리 테이블은 데이터 저장 장치의 식별 정보, 상기 메타 데이터가 저장된 메모리 타입, 상기 메타 데이터가 저장된 위치 및 상기 메타 데이터의 크기를 포함할 수 있다.
단계 S105에서 제1 데이터 저장 장치(10a)는 메타 데이터를 휘발성 메모리(230)에 모두 저장하거나, 또는 메타 데이터를 불휘발성 메모리(100)에 모두 저장하거나, 또는 휘발성 메모리(230)와 불휘발성 메모리(100)에 나누어서 저장할 수 있다.
다음, 웨이크업 조건을 만족하여 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 제1 데이터 저장 장치(10a)는 관리 테이블의 정보를 기초로 메타 데이터를 해당 제2 데이터 저장 장치(10b ~ 10d)로 전달할 수 있다(S107, S109).
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리들(2231~223n)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리들(2231~223n)로 전송될 수 있다.
불휘발성 메모리들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 12는 도 11의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 12을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블록들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리들(2231~223n)로 제공하거나, 불휘발성 메모리들(2231~223n)로부터 읽힌 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 13는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 13를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 12에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리들(3231~3232)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리들(3231~3232)로 전송될 수 있다.
불휘발성 메모리들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 14을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블록들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 12에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리들(4230)로부터 읽힌 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리(4230)로 전송될 수 있다.
불휘발성 메모리(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 15를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(10), 도 11의 데이터 저장 장치(2200), 도 13의 데이터 저장 장치(3200) 및 도 14의 데이터 저장 장치(4200)로 구성될 수 있다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리를 예시적으로 보여주는 블록도이다. 도 16을 참조하면, 불휘발성 메모리(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 휘발성 메모리
240: 메모리 인터페이스

Claims (19)

  1. 슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 제2 데이터 저장 장치로 메타 데이터를 요청하고 상기 제2 데이터 저장 장치로부터 상기 메타 데이터를 수신하여 저장하고, 상기 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 기 저장된 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 제1 데이터 저장 장치; 및
    상기 제1 데이터 저장 장치로부터 전송되는 상기 메타 데이터 요청을 수신하면 자신의 메타 데이터를 상기 제1 데이터 저장 장치로 회신하는 상기 제2 데이터 저장 장치;
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 데이터 저장 장치는,
    상기 슬립 조건을 만족하는 경우 상기 제2 데이터 저장 장치로 상기 메타 데이터를 요청 및 수신하여 상기 메타 데이터 및 상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장하고, 웨이크업 조건을 만족하여 상기 웨이크업 모드로 전환한 경우, 상기 관리 테이블의 정보를 기초로 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전송하는 프로세서; 및
    상기 메타 데이터 및 상기 관리 테이블을 저장하여 상기 프로세서의 요청에 따라 제공하는 메모리;
    를 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 관리 테이블은,
    데이터 저장 장치의 식별 정보, 상기 메타 데이터가 저장된 메모리 타입, 상기 메타 데이터가 저장된 위치 및 상기 메타 데이터의 크기를 포함하는 데이터 저장 장치.
  4. 제2항에 있어서,
    상기 메모리는 휘발성 메모리 또는 불휘발성 메모리이며,
    상기 프로세서는,
    상기 메타 데이터를 상기 휘발성 메모리에 모두 저장하거나, 또는 상기 메타 데이터를 상기 불휘발성 메모리에 모두 저장하거나, 또는 상기 휘발성 메모리와 상기 불휘발성 메모리에 나누어서 저장하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 프로세서는,
    상기 메타 데이터를 상기 불휘발성 메모리에 저장하는 경우, SLC 모드 불휘발성 메모리에 저장하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 제2 데이터 저장 장치는 적어도 하나 이상이며,
    상기 제1 데이터 저장 장치와 제2 데이터 저장 장치는 각각 호스트 장치에 직접 연결되는 대등한 연결 관계이거나, 또는
    상기 제1 데이터 저장 장치 또는 제2 데이터 저장 장치 중 어느 하나가 상기 호스트 장치와 직접 연결되고, 상기 호스트 장치와 직접 연결된 데이터 저장 장치 외 나머지 데이터 저장 장치가 상기 호스트 장치와 직접 연결된 데이터 저장 장치와 연결된 종속 연결 관계로 이루어진 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 메타 데이터는 펌웨어(Firmware) 운영을 위해 필요한 메타 데이터인 데이터 저장 장치.
  8. 슬립 환경 조건을 기초로 복수의 데이터 저장 장치 중 어느 하나를 제1 데이터 저장 장치로 설정하고 나머지를 제2 데이터 저장 장치로 설정하는 호스트 장치; 및
    슬립 조건을 만족함에 따라 슬립 모드(sleep mode)로 전환해야 하는 경우, 상기 제1 데이터 저장 장치가 상기 제2 데이터 저장 장치로 메타 데이터를 요청 및 수신하여 저장하고,
    상기 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 상기 제1 데이터 저장 장치가 기 저장된 상기 제2 데이터 저장 장치의 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 복수의 데이터 저장 장치;
    를 포함하는 스토리지 시스템.
  9. 제8항에 있어서,
    상기 호스트 장치는,
    상기 슬립 모드에서 상기 메타 데이터를 메모리에 유지하기 위한 예상 소모 전류 크기, 메모리의 여유 공간 및 슬립 상태에서 유지해야 하는 상기 메타 데이터의 크기를 포함하는 슬립 환경 조건을 상기 복수의 데이터 저장 장치로 요청 및 수신하는 스토리지 시스템.
  10. 제9항에 있어서,
    상기 호스트 장치는,
    상기 복수의 데이터 저장 장치 중 상기 메모리의 여유 공간이 가장 큰 데이터 저장 장치를 마스터로 설정하는 스토리지 시스템.
  11. 제10항에 있어서,
    상기 호스트 장치는,
    상기 복수의 데이터 저장 장치 각각으로부터 수신한 상기 슬립 환경 조건이 모두 동일한 경우, 상기 슬립 환경 조건 중 상기 메타 데이터를 메모리에 유지하기 위한 예상 소모 전류 크기가 가장 작은 데이터 저장 장치를 마스터로 설정하는 스토리지 시스템.
  12. 제8항에 있어서,
    상기 데이터 저장 장치는,
    상기 슬립 조건을 만족하는 경우 상기 제2 데이터 저장 장치로 상기 메타 데이터를 요청 및 수신하여 상기 메타 데이터 및 상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장하고, 웨이크업 조건을 만족하여 상기 웨이크업 모드로 전환한 경우, 상기 관리 테이블의 정보를 기초로 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전송하는 프로세서; 및
    상기 메타 데이터 및 상기 관리 테이블을 저장하여 상기 프로세서의 요청에 따라 제공하는 메모리;
    를 포함하는 스토리지 시스템.
  13. 제12항에 있어서,
    상기 관리 테이블은,
    데이터 저장 장치의 식별 정보, 상기 메타 데이터가 저장된 메모리 타입, 상기 메타 데이터가 저장된 위치 및 상기 메타 데이터의 크기를 포함하는 스토리지 시스템.
  14. 제12항에 있어서,
    상기 메모리는 휘발성 메모리 또는 불휘발성 메모리이며,
    상기 프로세서는,
    상기 메타 데이터를 상기 휘발성 메모리에 모두 저장하거나, 또는 상기 메타 데이터를 상기 불휘발성 메모리에 모두 저장하거나, 또는 상기 휘발성 메모리와 상기 불휘발성 메모리에 나누어서 저장하는 스토리지 시스템.
  15. 제14항에 있어서,
    상기 프로세서는,
    상기 메타 데이터를 상기 불휘발성 메모리에 저장하는 경우, SLC 모드 불휘발성 메모리에 저장하는 스토리지 시스템.
  16. 제8항에 있어서,
    상기 제2 데이터 저장 장치는 적어도 하나 이상이며,
    상기 제1 데이터 저장 장치와 제2 데이터 저장 장치는 각각 호스트 장치에 직접 연결되는 대등한 연결 관계이거나, 또는
    상기 제1 데이터 저장 장치 또는 제2 데이터 저장 장치 중 어느 하나가 상기 호스트 장치와 직접 연결되고, 상기 호스트 장치와 직접 연결된 데이터 저장 장치 외 나머지 데이터 저장 장치가 상기 호스트 장치와 직접 연결된 데이터 저장 장치와 연결된 종속 연결 관계로 이루어진 스토리지 시스템.
  17. 슬립 조건을 만족하는 경우, 제1 데이터 저장 장치가 제2 데이터 저장 장치로 메타 데이터를 요청하는 단계;
    상기 제2 데이터 저장 장치가 상기 메타 데이터를 상기 제1 데이터 저장 장치로 전송하는 단계;
    상기 제1 데이터 저장 장치가 상기 메타 데이터 및 상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장하는 단계; 및
    웨이크업 조건을 만족하여 상기 슬립 모드로부터 웨이크업 모드(wake-up mode)로 전환한 경우, 상기 관리 테이블의 정보를 기초로 상기 메타 데이터를 해당 제2 데이터 저장 장치로 전달하는 단계;
    를 포함하는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 관리 테이블은,
    데이터 저장 장치의 식별 정보, 상기 메타 데이터가 저장된 메모리 타입, 상기 메타 데이터가 저장된 위치 및 상기 메타 데이터의 크기를 포함하는 데이터 저장 장치의 동작 방법.
  19. 제17항에 있어서,
    상기 메모리는 휘발성 메모리 또는 불휘발성 메모리이며,
    상기 메타 데이터와 매칭된 관리 테이블을 메모리에 저장하는 단계에서,
    상기 메타 데이터를 상기 휘발성 메모리에 모두 저장하거나, 또는 상기 메타 데이터를 상기 불휘발성 메모리에 모두 저장하거나, 또는 상기 휘발성 메모리와 상기 불휘발성 메모리에 나누어서 저장하는 데이터 저장 장치의 동작 방법.
KR1020190147412A 2019-11-18 2019-11-18 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법 KR20210059960A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190147412A KR20210059960A (ko) 2019-11-18 2019-11-18 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법
US16/870,636 US20210149574A1 (en) 2019-11-18 2020-05-08 Data storage device, operating method thereof and storage system using the same
CN202010578800.7A CN112817517A (zh) 2019-11-18 2020-06-23 数据存储装置、其操作方法及使用其的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190147412A KR20210059960A (ko) 2019-11-18 2019-11-18 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210059960A true KR20210059960A (ko) 2021-05-26

Family

ID=75853102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190147412A KR20210059960A (ko) 2019-11-18 2019-11-18 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법

Country Status (3)

Country Link
US (1) US20210149574A1 (ko)
KR (1) KR20210059960A (ko)
CN (1) CN112817517A (ko)

Also Published As

Publication number Publication date
US20210149574A1 (en) 2021-05-20
CN112817517A (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
KR102592803B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20200042791A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
CN111752853A (zh) 控制器、存储器系统及其操作方法
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20220229775A1 (en) Data storage device and operating method thereof
CN111752858A (zh) 控制器、存储器系统及其操作方法
US20190213075A1 (en) Memory system
KR20200115831A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102434840B1 (ko) 데이터 저장 장치
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20210013445A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10013180B1 (en) Operating methods of nonvolatile memory device and data storage device including the same
US11429612B2 (en) Address search circuit and method of semiconductor memory apparatus and controller therefor
KR102655360B1 (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190102998A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
KR20210011198A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법