JP2000501900A - 交換機本体コントローラ比較器装置及び方法 - Google Patents

Abstract

(57)【要約】 フォアグラウンドポートマッピングメモリ（２５）及びバックグラウンドポートマッピングメモリ（１２５）の内容を比較する交換機本体コントローラ比較器装置（２００）が提供される。交換機本体コントローラ比較器装置（２００）は、フォアグラウンドポートマッピングメモリ（２５）、バックグラウンドポートマッピングメモリ（１２５）、及び、交換機本体コントローラ比較器（１５０）を含む。交換機本体コントローラ比較器（１５０）は、定常的に、フォアグラウンドポートマッピングメモリ（２５）及びバックグラウンドポートマッピングメモリ（１２５）の内容を比較し、どの入力ポートがどの出力ポートへマッピングされるかについて２つのメモリ間に不一致が存在するか否かを判定する。不一致すなわちエラーが見出されたならば、交換機本体コントローラ比較器（１５０）によりエラー信号が発生される。フォアグラウンド交換機本体コントローラ（２４）はこのエラー信号を登録し、それに応じて別の信号をイネーブルする。

Description

【発明の詳細な説明】 交換機本体コントローラ比較器装置及び方法 関連出願 本出願は、米国仮出願第６０／００１，４９８号（１９９５年７月１９日出願 ）への出願日遡及を主張する。 発明の技術分野 本発明は、一般には、通信交換システムに関し、特に、交換機本体コントロー ラ比較器装置及び方法に関する。 発明の背景 現代の通信システムに対する利用法及び要求は、ユーザが、通信システムが瞬 時に利用可能であることに依存しながら、より洗練された通信サービス及び帯域 幅を要求するのに応じて上昇を続けている。ユーザは、通信システムにより、音 声、ビデオ、及びデータを含む全てのタイプの情報にほとんど瞬時にアクセスで きることを要求する。 現代の通信システムは、種々の方法で情報を通信し、操作し、処理する、デジ タル交換システムなどの構成要素の集合である。デジタル交換システムは、今日 の現代的通信システムにおいて不可欠な構成要素である。通信システムの利用可 能性は、通信システムにおいて用いられるデジタル交換システムの利用可能性に 直接関連している。通信システムへの依存性及びその重要性が増加を続けるのに つれて、通信システムにおいて用いられるデジタル交換システムの利用可能性は 非常に重要となっている。 問題は、デジタル交換システムの利用可能性を向上させようと試みる場合に生 ずる。デジタル交換システムは、デジタル交換システ ムの回路又はモジュールが故障してもバックアップ用回路又はモジュールが使用 できるように、冗長な性能を有している。問題は、フォアグラウンドで動作する システム又は回路が、バックグラウンド又はホットスタンバイで動作する回路へ 遷移する場合に生ずる。遷移か遅延、サービスの中断、及びエラーを生じさせる と、性能は大きく損なわれる。遅延、サービスの中断、及びエラーは、しばしば 、バックアップ回路又はモジュールが適切に初期化されていないために発生する 。ホットスタンバイ回路又はモジュールが必要な場合に高い信頼性で正しく動作 し得ることも重要である。故障の場合にバックアップ回路又はモジュールに依存 できるようにバックアップ回路又はモジュールが正しく動作していることの確認 を試みる際に、リソースが消費されると、システム全体の性能が損なわれる。 発明の概要 本発明によれば、デジタル交換システムの交換機本体の利用可能性及び信頼性 の向上に関連する不利益及び問題をほぼ排除し、又は低減する交換機本体コント ローラ比較器装置及び方法が提供される。本発明は、実際の交換動作への悪影響 を最小化又は排除しつつ、フォアグラウンド及びバックグラウンドの交換機本体 コントローラが等しく交換機本体の入力ポートを出力ポートマッピングすること を確認する。 本発明の一実施例によれば、フォアグラウンドポートマッピングメモリ、バッ クグラウンドポートマッピングメモリ、及び交換機本体コントローラ比較器を含 む交換機本体コントローラ比較器装置が提供される。フォアグラウンドポートマ ッピングメモリは、フォアグラウンド交換機本体の入力ポートからフォアグラウ ンド交換機本体の出力ポートへのマッピングを特定するフォアグラウンドポート マッピングデータを格納し、バックグラウンドポートマッピングメモリは、バッ クグラウンド交換機本体の入力ポートからバックグラ ウンド交換機本体の出力ポートへのマッピングを特定するバックグラウンドポー トマッピングデータを格納する。交換機本体コントローラ比較器は、全ての出力 ポートについて、フォアグラウンドポートマッピングデータをバックグラウンド ポートマッピングデータと比較する。 交換機本体コントローラ比較器装置及び方法は、種々の技術的利点を有してい る。本発明の技術的利点は、交換機の向上された利用可能性を含む。もう一つの 技術的利点は、交換機全体の性能への悪影響を最小化又は排除しつつ、実際の交 換機動作の間に、バックグラウンドの交換機本体コントローラの動作を系統的か つ定常的に確認し、バックグラウンド交換機本体コントローラがフォアグラウン ド交換機本体コントローラと全く同様に動作していることを保証する能力を含む 。他の技術的利点は以下の図面、説明、及び請求の範囲から当業者には明らかで ある。 図面の簡単な説明 本発明及びその利点のより完全な理解のため、添付の図面及び詳細な説明に関 連して、以下の簡単な説明が参照される。図面において、同様の参照番号は同様 の部分を示している。 図１は、第１のＩ／Ｏモジュール、フォアグラウンド交換機制御モジュール、 及びバックグラウンド交換機制御モジュールの間の制御及びデータ相互接続を示 す全体概略ブロック図である。 図２は、交換機本体コントローラ比較器、及び、第１のＩ／Ｏモジュールと、 フォアグラウンド交換機制御モジュールと、バックグラウンド交換機制御モジュ ールとの間のデータ相互接続を示すブロック図である。 図３は、交換機本体コントローラ比較器を含む交換機本体コントローラ比較器 装置を示すブロック図である。 図４は、交換機本体コントローラ比較器装置を作動させる方法を 示すフローチャートである。 発明の詳細な説明 図１は、第１のＩ／Ｏモジュール１４，フォアグラウンド交換機制御モジュー ル１０、及びバックグラウンド交換機制御モジュール１２の間の制御及びデータ 相互接続を示す。これらは全てデジタル通信交換機において使用される。図１に は、また、第２のＩ／Ｏモジュール１６及びｎ番目のＩ／Ｏモジュール１８で表 された複数の付加的なＩ／Ｏモジュールが示されている。複数のＩ／Ｏモジュー ルの各々は、第１のＩ／Ｏモジュール１４がフォアグラウンド交換機制御モジュ ール１０に結合されるのと同様に、フォアグラウンド交換機制御モジュール１０ と相互接続している。バックグラウンド交換機制御モジュール１２もまた、フォ アグラウンド交換機制御モジュール１０が複数のＩ／Ｏモジュールの各々に相互 接続するのと同様に、複数のＩ／Ｏモジュールの各々に相互接続している。バッ クグラウンド交換機制御モジュール１２は、バックグラウンドで動作し、フォア グラウンド交換機制御モジュールが故障し又はサービスから取り外された場合の 冗長モジュールとしての役割を有する。 動作中、複数のＩ／Ｏモジュールは、種々のアクセス技術を用いて、対応する 通信リンクから、ビデオ、及びデータなどの情報を受信する。各Ｉ／Ｏモジュー ルはこの情報を、フォアグラウンド交換機モジュール１０及びバックグラウンド 交換機制御モジュール１２の入力へ供給する。フォアグラウンド交換機制御モジ ュール１０は、フォアグラウンド交換機コントローラ２４及び利用可能な任意の 交換スキームを用いて、各Ｉ／Ｏモジュールにより供給された通信情報が適切な 宛先Ｉ／Ｏモジュールへ適正にルーチングすなわちマッピングされるように、フ ォアグラウンド交換機本体２６の切替を制御する。フォアグラウンド交換機制御 モジュール１０は、種々のＩ／Ｏモジュールから、交換スキームの実行を支援す る制御情報を受 信する。 第１のＩ／Ｏモジュールは複数のＩ／Ｏモジュールを代表し、ラインインター フェース３９及びセルフロープロセッサ３８を含む。一実施例において、ライン インターフェース３９は、接続性エンジン、網インターワーキング、及び、物理 的インターフェースを含んでおり、ラインインターフェース３９に結合された通 信リンク又は網により供給される特定のタイプのアクセス技術と情報を交換する 。このラインインターフェース３９への結合は図１には示されていない。 複数のＩ／Ｏモジュールの各々は、デジタル通信交換機の特定のポートを占有 している。複数のＩ／Ｏモジュールは、特定のＩ／Ｏモジュールの特定のアクセ ス技術とのインターフェースを可能とするラインインターフェースを除いて、同 様の構成を有している。アクセス技術は。非同期転送モード（ＡＴＭ）、セルリ レー、フレームリレー、回路エミュレーション、ＬＡＮエミュレーション、イン ターネットワークなど、事実上全ての通信フォーマット又はプロトコルを含んで おり、事実上全ての物理的媒体又は送信階層を使用する。ラインインターフェー ス３９は、コネクションベース又はコネクションレスの任意の適切な通信技術を サポートする。従って、第１のＩ／Ｏモジュール１４は、ラインインターフェー スを介して、特定のアクセス技術をサポートする通信リンクとのインターフェー スを行う。この場合、他のＩ／Ｏモジュールのラインインターフェースは他のア クセス技術をサポートしてもよい。このように、情報はＩ／Ｏモジュールにおい て特定フォーマットで受信され、フォアグラウンド交換機モジュール１０で使用 される共通すなわちコアセルフォーマットにラインインターフェースにより変換 され、フォアグラウンド交換機制御モジュール１０を介して宛先Ｉ／Ｏモジュー ルへルーチングされ、最後に、宛先Ｉ／Ｏモジュールに結合され、ソースの通信 リンクとは全く異なるアクセス技術を用いる通 信リンクへ供給される。 セルフロープロセッサ３８は、ラインインターフェース３９とフォアグラウン ド交換機制御モジュール１０との間のインターフェースを提供する。セルフロー プロセッサ３８は、第１のＩ／Ｏシリアルデータ信号４０、及び、第１のＩ／Ｏ シリアル制御信号４２を用いて、フォアグラウンド交換機制御モジュール１０に 相互接続している。一実施例において、これらは１１本の一方向ラインとして設 けられている。「ライン」には、導体、カップリング、コネクタ、メイティング 、コネクションなどが含まれる。セルフロープロセッサ３８は、また、これらと 同じ信号を同様の相互接続を介して、バックグラウンド交換機制御モジュールに も供給する。Ｉ／Ｏモジュールごとに変化するラインインターフェース３９とは 異なり、セルフロープロセッサ３８は全てのＩ／Ｏモジュールにおいて同一の構 造を有し、同一の機能を実行する。特定の実施例において、セルフロープロセッ サ３８は、バーチャルチャネル（ＶＣ）バッファ及び帯域幅制御と共にＡＴＭを 用いて、コアセル転送機能を実現する。 セルフロープロセッサ３８は、交換機着信側ポートプロセッサ（ＴＳＰＰ）２ ８、交換機発信側ポートプロセッサ（ＦＳＰＰ）３０、シリアライザ３２、及び デシリアライザ３４を含んでいる。特定の実施例において、ＴＳＰＰ２８及びＦ ＳＰＰ３０は特定用途向け集積回路（ＡＳＩＣ）を用いて実装される。セルフロ ープロセッサ３８はＴＳＰＰ２８を用いて、ラインインターフェース３９から情 報を受信し、この情報を処理し、フォアグラウンド交換機制御モジュール１０と の間で通信信号を授受する。この通信信号はフォアグラウンド交換機制御モジュ ール１０との間で制御情報を交換する。ＴＳＰＰ２８は入力バッファ及びフォア グラウンド交換機本体コントローラ２４の帯域幅へのアクセスをコネクションご とに制御する。ＴＳＰＰ２８は交換機帯域幅の許可を要求し、フォアグラウンド 交 換機本体コントローラ２４からその許可を受ける。ＴＳＰＰ２８は、また、フロ ー制御情報を受信する。ＦＳＰＰ３０もまたＡＳＩＣであってよい。ＦＳＰＰ３ ０は、出力バッファ及びリンクされた帯域幅へのアクセスをコネクションごとに 制御する。ＦＳＰＰ３０は、また、フロー制御情報の送受を行う。 シリアライザ３２はＴＳＰＰ２８から情報をパラレルフォーマットで受信し、 この情報をシリアルフォーマットに変換して第１のＩ／Ｏシリアルデータ信号４ ０として出力する。ＴＳＰＰ２８はまた、フォアグラウンド交換機本体コントロ ーラ２４から制御情報を受信する。ＦＳＰＰ３０はフォアグラウンド交換機制御 モジュール１０から第１のＩ／Ｏデータ信号４０及び第１のＩ／Ｏシリアル制御 信号４２を介して情報を受信する。デシリアライザ３４はデータ信号を受信し、 シリアルフォーマットからパラレルフォーマットへ変換してＦＳＰＰ３０へ供給 する。ＴＳＰＰ２８及びＦＳＰＰ３０は互いに通信する。 一実施例において、フォアグラウンド交換機制御モジュール１０及びバックグ ラウンド交換機制御モジュール１２は本質的には、フォアグラウンドで動作する モジュールとバックグラウンドで動作するモジュールとの間で交換可能であり、 冗長システムを実現してシステム全体の利用可能性を向上させる。従って、以下 のフォアグラウンド交換機制御モジュールについての議論は、バックグラウンド 交換機制御モジュール１２にも同様にあてはまる。 フォアグラウンド交換機制御モジュール１０は、ポートプロセッサ２０、フォ アグラウンド交換機本体コントローラ２４、複数のＩ／Ｏモジュールのそれぞれ に対応する入力ポート及び出力ポートを有するフォアグラウンド交換機本体２６ 、及び、交換機本体コントローラ比較器１５０を含んでいる。ポートプロセッサ ２０は、システムのＩ／Ｏモジュール上のＴＳＰＰ２８及びＦＳＰＰ３０と通信 するのに用いられる。 フォアグラウンド交換機本体コントローラ２４は、複数のＩ／Ｏモジュールか ら供給される第１のＩ／Ｏシリアルデータ信号４０などのデータ信号がフォアグ ラウンド交換機本体２６によってどのように相互接続（交換）されるかを決定す ることにより、フォアグラウンド交換機本体２６の動作を制御する。 フォアグラウンド交換機本体コントローラ２４は、各Ｉ／Ｏモジュールからの 転送要求を蓄積し、そのアービトレーションを行う。フォアグラウンド交換機本 体コントローラ２４は、また、各コネクションのトポロジー状態を保持し、これ にアクセスする。このトポロジー情報は、マルチポイントコネクションのファン イン及びファンアウトを制御する。一実施例において、フォアグラウンド交換機 コントローラ２４は、どのＩ／Ｏモジュールすなわちポートがフォアグラウンド 交換機本体２６へのアクセスを有するかを決定する帯域幅アービタ（ＢＡ）ＡＳ ＩＣ、及び、デジタル通信交換機の各コネクションに対するトポロジー状態を保 持し、これにアクセスするマルチポイント・トポロジーコントローラ（ＭＴＣ） を含んでいる。フォアグラウンド交換機本体コントローラ２４は、Ｉ／Ｏモジュ ールの各々、例えば、第１のＩ／Ｏモジュール１４から、制御信号、例えば第１ のＩ／Ｏシリアル制御信号４２を受信する。フォアグラウンド交換機本体コント ローラ２４はその交換スキームにおいて上記情報を用い、全てのＩ／Ｏモジュー ルからのデータ信号のどれがフォアグラウンド交換機本体２６の特定の入力に供 給され、フォアグラウンド交換機本体２６の特定の出力にルーチングされるかを 決定する。 フォアグラウンド交換機本体コントローラ２４が、フォアグラウンド交換機本 体２６内にどのコネクションが生成されるべきかを決定すると、適切なＩ／Ｏモ ジュールのＴＳＰＰに制御信号が供給され、このＩ／Ｏモジュールに対応するフ ォアグラウンド交換機本体２６の入力ポートに適正なデータ信号が供給される。 例えば、第１ のＩ／Ｏモジュール１４は、第１のＩ／Ｏモジュール１４からの通信要求を示す 第１のＩ／Ｏシリアル制御信号４２を、ＴＳＰＰ２８を介してフォアグラウンド 交換機本体コントローラ２４に供給する。最終的には、フォアグラウンド交換機 本体コントローラ２４はこの要求を許可し、その許可を第１のシリアル制御信号 ４２を介してＴＳＰＰ２８に通信する。このとき、セルは、ＴＳＰＰ２８から第 １のＩ／Ｏシリアルデータ信号４０を介してフォアグラウンドグラウンド交換機 本体２６へ転送される。 フォアグラウンド交換機本体２６は、フォアグラウンド交換機本体コントロー ラ２４の制御の下で、第１のシリアルデータ信号４０を、受信Ｉ／Ｏモジュール のＦＳＰＰによる受信のため、指定された出力ポートへマッピングすなわち交換 する。種々のＩ／Ｏモジュールから供給される、第１のＩ／Ｏシリアルデータ信 号４０などのデータ信号は、ヘッダ部とデータ部とを有する通信セルとして供給 されてもよい。この通信セルは、非同期転送モード（ＡＴＭ）フォーマットなど として供給されてもよい。次に、情報は受信Ｉ／Ｏモジュールのラインインター フェースにより処理され、インターフェースアクセス技術の通信フォーマットと して供給される。 交換機本体コントローラ比較器１５０は、フォアグラウンド交換機本体コント ローラ２４からフォアグラウンドポートマッピング信号１３４を受信し、また、 図１には示さないが、バックグラウンド交換機本体コントローラ１２４からバッ クグラウンドポートマッピング信号１３６を受信する。交換機本体コントローラ 比較器１５０は、図３に示されており、後に、より完全に説明する。これらの信 号はそれぞれ、例えばフォアグラウンド交換機本体コントローラ２４のフォアグ ラウンドポートマッピングメモリ２５などのポートマッピングメモリから供給さ れる。フォアグラウンドポートマッピング信号１３４は、フォアグラウンド交換 機本体２６を制御するのに用いられるのと同じ制御信号であり、４ビット信号で あってよい。 バックグラウンドポートマッピング信号１３６はバックグラウンド交換機制御を 制御するのに用いられるのと同じ制御信号である。交換機本体コントローラ比較 器１５０は、フォアグラウンドポートマッピング信号１３４とバックグラウンド ポートマッピング信号１３６とを比較し、フォアグラウンド交換機本体コントロ ーラ２４と、図１には示さないバックグラウンド交換機本体コントローラ１２４ とが、同一の交換用信号を発生しているか否かを判別する。この比較の結果、交 換機本体コントローラ比較器はポートエラー信号１３８を発生する。ポートエラ ー発生信号１３８は、メモリに設けられたポートエラーテーブルにも供給される 。例えば、フォアグラウンド交換機本体コントローラ２４は、メモリにポートエ ラーテーブルを実装し、ポートエラー信号１３８を受信する。フォアグラウンド 交換機本体コントローラ２４は、ポートエラーテーブルの状態の結果として、他 の動作を行う。 バックグラウンド交換機制御モジュール１２は、第１のＩ／Ｏモジュール１４ などのＩ／Ｏモジュールから、フォアグラウンド交換機制御モジュール１０へ供 給される信号と同じ信号を受信する。バックグラウンド交換機制御モジュール１ ２はフォアグラウンド交換機制御モジュール１０と同様に動作する。フォアグラ ウンド交換機制御モジュールが故障し、又は、サービスから取り外された場合、 バックグラウンド交換機制御モジュール１２は、サービスの混乱を最小限に抑制 しながらフォアグラウンドで動作する。一実施例において、ポートプロセッサ２ ０は、外部制御に応じてフォアグラウンド制御モジュール１０とバックグラウン ドグラウンド制御モジュール１２との切り替えを行う。しかしながら、サービス が混乱しないように、フォアグラウンド交換機制御モジュール１０をサービスか ら取り外す前、又は、フォアグラウンド交換機制御モジュールが故障する前に、 バックグラウンド交換機制御モジュール１２が適正に動作していることを保証す ることか重要である。 図２は、交換機本体コントローラ比較器１５０、及び、第１のＩ／Ｏモジュー ル１４と、フォアグラウンド交換機制御モジュール１０と、バックグラウンド交 換機制御モジュール１２との間のデータ相互接続を示すブロック図である。図２ は、フォアグラウンド交換機本体２６及びバックグラウンド交換機本体１２６の 双方に対する交換機本体コントローラ比較器１５０を示している。両比較器１５ ０の動作は同一である。上述の如く、第１のＩ／Ｏモジュールがフォアグラウン ド交換機制御モジュール１０へ情報を供給すると、これに相応して、その情報は バックグラウンド交換機制御モジュール１２へも供給される。バックグラウンド 交換機制御モジュール１２は、フォアグラウンド交換機制御モジュール１０に設 けられた構成部分と同一又は類似の構成部分を有している。図２に示す如く、こ れら同一又は類似の構成部分には、バックグラウンド交換機本体コントローラ１ ２４、及び、バックグラウンド交換機本体１２６が含まれる。フォアグラウンド 交換機制御モジュール１０及びバックグラウンド交換機制御モジュール１２双方 が同一の情報を受信する前に、バックグラウンド交換機本体コントローラ１２４ 及びフォアグラウンド交換機本体コントローラ２４は、これらが同じ状態にとど まるように同期されなければならない。この同期には、制御レジスタを同一に構 成し、テーブル及びエントリーを同一に更新することが含まれる。通信セルがＴ ＳＰＰ２８から供給されると、この通信セルはシリアライザ３２にパラレルフォ ーマットで供給され、シリアルフォーマットに変換されてプロセッサインターフ ェース３６に供給される。一実施例において、プロセッサインターフェース３６ は、この通信セルを、バックグラウンドの第１のＩ／Ｏデータ信号４１を介して バックグラウンド交換機本体１２６に供給する。これと同一の通信セルが第１の シリアルデータ信号４０を介してフォアグラウンド交換機本体２６にも供給され る。このとき、バックグラウンド交換機本体１２６及びフォアグラウンド交換機 本体２６の 双方は、それぞれの交換機本体コントローラの制御の下で、同一の交換スキーム を用いて、通信セルを指定された出力ポートへマッピングすなわち交換する。こ の出力ポートにおいて、セルは更なる処理のため、そのポートのＩ／Ｏモジュー ルに供給される。通常動作において、フォアグラウンド交換機本体２６の出力に 供給された第１のＩ／Ｏシリアルデータ信号４０は、指定されたＩ／Ｏモジュー ルへ供給される通信セルである。しかしながら、フォアグラウンド交換機制御モ ジュール１０が故障し、又は、サービスから取り外されると、バックグラウンド 交換機本体１２６の出力に供給されたバックグラウンドの第１のシリアルデータ 信号４１が指定されたＩ／Ｏモジュールに供給される。 故障の場合に、バックグラウンド交換機制御モジュール１２によって、サービ スの混乱を最小に抑制しつつ動作を続けられるように、バックグラウンド交換機 制御モジュールの構成部分が適正に動作することが肝要である。このため、バッ クグラウンド交換機制御モジュール１２の動作を定常的に確認して、適正に動作 していることを保証すると共に、バックグラウンド動作の確認によるシステム全 体の性能への悪影響を最小化又は排除することが望ましい。本発明は、上述し、 また、以下に説明する如く、これらの全てを達成する。 上記の目的は、交換機本体コントローラ比較器１５０を用いて達成される。交 換機本体コントローラ比較器１５０は、フォアグラウンドポートマッピング信号 １３４とバックグラウンドポートマッピング信号１３６とを比較し、フォアグラ ウンド交換機本体コントローラ２４とバックグラウンド交換機本体コントローラ １２４とが同一のマッピングすなわち交換信号を発生しているか否かを判定する のに用いられる。この比較の結果、交換機本体コントローラ比較器１５０はポー トエラー信号１３８を発生する。一実施例において、ポートエラー信号１３８は 、メモリにポートエラーテーブルを実装 するフォアグラウンド交換機本体コントローラ２４に供給される。フォアグラウ ンド交換機本体コントローラ２４はポートエラー信号１３８を受信し、その結果 をポートエラーテーブルに格納する。フォアグラウンド交換機本体コントローラ ２４は、ポートエラーテーブルが所定数のエラーが生じたことを示す場合に、他 の信号をイネーブルしてもよい。 図３は、フォアグラウンドポートマッピングメモリ２５及びバックグラウンド ポートマッピングメモリ１２５に結合された交換機本体コントローラ比較器１５ ０を含む交換機本体コントローラ比較器装置２００を示すブロック図である。図 ２に示す如く、一実施例において、フォアグラウンドポートマッピングメモリ２ ５は、フォアグラウンド交換機本体コントローラ２４内のメモリ領域として実装 され、バックグラウンドポートマッピングメモリ１２５はバックグラウンド交換 機本体コントローラ１２４内のメモリ領域として実装されている。しかしながら 、フォアグラウンドポートマッピングメモリ２５及びバックグラウンドポートマ ッピングメモリ１２５は、それらに対応する交換機本体コントローラから独立に 実装されてもよい。 交換機本体コントローラ比較器装置２００は、交換機本体コントローラ比較器 １５０を用いて、フォアグラウンドポートマッピングメモリ２５及びバックグラ ウンドポートマッピングメモリ１２５の内容を比較し、不一致すなわち差違が存 在するか否かを判定する。不一致すなわち差違が存在すれば、このことは、概略 的には、フォアグラウンド交換機制御モジュール１０又はバックグラウンド交換 機制御モジュール１２の何れかが適正に動作していないことを示す。 フォアグラウンドポートマッピングメモリ２５及びバックグラウンドポートマ ッピングメモリ１２５はそれぞれ、対応する交換機本体の各出力ポートへの入力 ポートマッピングを収容している。フォアグラウンドポートマッピングメモリ２ ５について説明すると、一 実施例において、基本となるフォアグラウンド交換機本体２６は、ｎ個の出力ポ ート及びｎ個の入力ポートを収容している。各出力ポートに対する入力ポートマ ッピングが、「入力ポート」と表示された列に示されている。例えば、フォアグ ラウンドポートマッピングメモリ要素１３０はフォアグラウンド出力ポート３に 対応し、フォアグラウンド入力ポートＢがフォアグラウンド出力ポート３にマッ プされていることを示している。バックグラウンドポートマッピングメモリ１２ ５は、上記したフォアグラウンドポートマッピングメモリ２５の場合と同様に構 成され、同様に動作する。例えば、バックグラウンドポートマッピングメモリ要 素１３２はバックグラウンド出力ポート３に対応し、バックグラウンド入力ポー トＤが出力ポート３にマッピングされていることを示している。フォアグラウン ドマッピングメモリ２５のフォアグラウンドポートマッピングメモリ要素１３０ と、バックグラウンドポートマッピングメモリ１２５のバックグラウンドポート マッピングメモリ要素１３２との比較により、フォアグラウンドポートマッピン グメモリ２５とバックグラウンドポートマッピングメモリ１２４とは出力ポート ３において一致していないことが示される。 交換機本体コントローラ比較器１５０は、各メモリ要素を比較して、フォアグ ラウンドポートマッピングメモリ２５及びバックグラウンドポートマッピングメ モリ１２５に供給されたデータが、各出力ポートに対して同一の入力ポートマッ ピングを収容しているか否かを判定する。この判定は、フォアグラウンドポート マッピングメモリ２５の内容を出力ポートごとに供給するフォアグラウンドポー トマッピング信号１３４を用いて実現される。フォアグラウンドポートマッピン グ信号１３４はバックグラウンドポートマッピング信号１３６と比較され、不一 致が存在するか否かが判定される。バックグラウンドポートマッピング信号１３ ６は、バックグラウンドポートマッピングメモリ１２５の内容を供給する点を除 いて、 フォアグラウンドポートマッピング信号１３４と同一である。 交換機本体コントローラ比較器１５０は、デジタル論理回路、比較回路、マイ クロプロセッサ回路などの種々の任意の公知の回路を含んでよい。例えば、一連 のＡＮＤゲートなどのデジタルロジックゲートが交換機本体コントローラ比較器 に設けられることで、全ての出力ポートが同時に比較されてもよい。比較の結果 生成されるエラー信号は、どの出力ポートが同一にマッピングされていないかを 示すデジタル信号となる。 交換機本体コントローラ比較器１５０は、フォアグラウンドポートマッピング 信号１３４及びバックグラウンドポートマッピング信号１３６について行われる 比較の結果、ポートエラー信号を生成する。ポートエラー信号１３８は、ポート エラーメモリなどの任意のメモリ素子に供給される。ポートエラーメモリは、出 力ポートごとに、フォアグラウンドポートマッピング信号１３４がバックグラウ ンドポートマッピング信号１３６と相違する都度、それを登録すなわち記録する ポートを含んでいる。ポートエラーメモリはフォアグラウンド交換機本体コント ローラ２４に設けられている。ポートエラーテーブルの特定の要素が所定値に達 したならば、特定の動作が行われるべきことを示す信号がイネーブルされる。す なわち、例えば、警報が発せられる。 図４は、交換機本体コントローラ比較器２００を作動させる方法を示すフロー チャートである。本方法は、ステップ３００において開始し、ステップ３０２に 進む。ステップ３０２では、フォアグラウンド交換機本体コントローラがバック グラウンド交換機本体コントローラに同期される。この同期は、フォアグラウン ド交換機本体コントローラとバックグラウンド交換機本体コントローラとが、同 一の状態にされた後、同一の信号を受信することを確認する任意数のステップを 含んでいる。 本方法は次にステップ３０４に進む。ステップ３０４では、フォ アグラウンドポートマッピングメモリがバックグラウンドポートマッピングメモ リと比較される。フォアグラウンドポートマッピングメモリはフォアグラウンド ポートマッピングデータを含み、バックグラウンドポートマッピングメモリはバ ックグラウンドポートマッピングデータを含み、それぞれ、フォアグラウンド交 換機本体及びバックグラウンド交換機本体について、各出力ポートに対して、ど の入力ポートがその出力ポートにマッピングされるかを示す。フォアグラウンド ポートマッピングメモリは、ｎ×ｎクロスポイント交換機本体などのフォアグラ ウンド交換機本体に対するフォアグラウンドポートマッピングデータを含んでい る。同様に、バックグラウンドマッピングメモリは、バックグラウンド交換機本 体に対するバックグラウンドポートマッピングデータを含んでいる。ステップ３ ０４は、フォアグラウンドポートマッピングメモリの各出力ポートメモリ位置を 、バックグラウンドポートマッピングメモリの対応する出力ポートメモリ位置と 比較し、これらの出力ポートにマッピングされる入力ポートが同一となることを 保証する。 本方法は次にステップ３０６に進む。ステップ３０６では、フォアグラウンド ポートマッピングメモリ及びバックグラウンドポートマッピングメモリの内容が 相違しているならば、エラー信号が発生される。例えば、フォアグラウンドポー トマッピングメモリは、フォアグラウンド交換機本体の入力ポートＡが出力ポー ト２にマッピングされていることを示し、バックグラウンドポートマッピングメ モリはバックグラウンド交換機本体の入力ポートＣが出力ポート２にマッピング されていることを示すとする。この場合、フォアグラウンド交換機本体コントロ ーラとバックグラウンド交換機本体コントローラとが、その交換機ポートマッピ ングにおいて相違していることを示すエラー信号が発生されることになる。 次に、ステップ３０８へ進み、エラー信号が発生された結果、エラー信号が所 定の状態に達したならば特定の措置が取られる。例え ば、所定数のエラーが検出されたならば、フォアグラウンド交換機本体コントロ ーラは、フォアグラウンド交換機本体コントローラとバックグラウンド交換機本 体コントローラとの間に問題が存在することを示す信号をイネーブルする。本方 法はステップ３１０において終了する。 このように、本発明により上記した利点を満足する交換機本体コントローラ比 較器装置及び方法が提供されることは明らかである。本発明はシステム全体の動 作に対する悪影響を排除又は最小化しつつ、システム全体の利用可能性を向上さ せる。本発明の好ましい実施例について詳細に説明したが、本発明の精神及び範 囲から逸脱することなく、上記した実施例に種々の変更、置換、及び改変を施し 得ることが理解されるべきである。当業者によれば、本発明により示された所望 の結果を実現しつつ、説明した直接接続を、２つの装置が直接接続されるのでは なく、中間装置を介して互いに単に結合されるのみとなるように変更することが できよう。他の変更、置換、及び改変の他の例が当業者により容易に確認され、 添付の請求の範囲により画定される本発明の精神及び範囲を逸脱することなく施 され得る。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年２月１９日（１９９７．２．１９） 【補正内容】 請求の範囲 １． フォアグラウンド交換機本体の入力ポートからフォアグラウンド交換機本 体の出力ポートへのマッピングを特定するフォアグラウンドポートマッピングデ ータを含むフォアグラウンドポートマッピングメモリと、 バックグラウンド交換機本体の入力ポートからバックグラウンド交換機本体の 出力ポートへのマッピングを特定するバックグラウンドポートマッピングデータ を含むバックグラウンドポートマッピングメモリと、 各出力ポートについて、前記フォアグラウンドポートマッピングデータを前記 バックグラウンドマッピングデータと比較するよう動作可能な交換機本体コント ローラ比較器とを備える交換機本体コントローラ比較器装置。 ２． 前記交換機本体コントローラ比較器は、各出力ポートについて、前記フォ アグラウンドポートマッピングデータが前記バックグラウンドポートマッピング データと一致しない場合に、エラー信号を発生するよう動作可能である請求項１ 記載の交換機本体コントローラ比較器装置。 ３． 前記エラー信号を受信し、該エラー信号を格納するよう動作可能なポート エラーメモリを更に備える請求項２記載の交換機本体コントローラ比較器装置。 ４． 前記ポートエラーメモリは、フォアグラウンド交換機本体コントローラ内 に設けられた請求項３記載の交換機本体コントローラ比較器装置。 ５． 前記ポートエラーメモリの内容が所定の状態である場合に、前記フォアグ ラウンド交換機本体コントローラにより信号がイネーブルされる請求項４記載の 交換機本体コントローラ比較器装置。 ６． 前記交換機本体コントローラ比較器は、各クロックサイクルの間に全ての 出力ポートの比較を行う請求項１記載の交換機本体コントローラ比較器装置。 ７． 前記交換機本体コントローラ比較器は、比較を実行するデジタル論理回路 を含む請求項１記載の交換機本体コントローラ比較器装置。 ８． 前記デジタル論理回路は、ＡＮＤゲートを含む請求項７記載の交換機本体 コントローラ比較器装置。 ９． 前記フォアグラウンド交換機本体及び前記バックグラウンド交換機本体は 、通信セルを受信する請求項１記載の交換機本体コントローラ比較器装置。 １０． 前記通信セルはヘッダ部とデータ部とを含む請求項９記載の交換機本体 コントローラ比較器装置。 １１． 前記通信セルは非同期転送モードフォーマットのセルである請求項１０ 記載の交換機本体コントローラ比較器装置。 １２． 交換機本体コントローラ比較器装置を作動させる方法であって、 フォアグラウンド交換機本体コントローラ及びバックグラウンド交換機本体コ ントローラの動作を同期させ、 同期の後、フォアグラウンドポートマッピングメモリをバックグラウンドポー トマッピングメモリと比較し、 前記フォアグラウンドポートマッピングメモリの内容が前記バックグラウンド ポートマッピングメモリと異なっているならばエラー信号を発生する、各段階を 備える方法。 １３． 前記フォアグラウンド交換機本体コントローラはフォアグラウンド帯域 幅アービタであり、前記バックグラウンド交換機本体コントローラはバックグラ ウンド帯域幅アービタである請求項１２記載の方法。 １４． フォアグラウンドポートマッピングメモリをバックグラウンドポートマ ッピングメモリと比較する前記段階の前に、フォアグラウンドポートマッピング データスキームを生成して、該フォアグラウンドポートマッピングデータスキー ムを前記フォアグラウンドポートマッピングメモリに格納し、バックグラウンド ポートマッピングデータスキームを生成して、該バックグラウンドポートマッピ ングデータスキームを前記バックグラウンドポートマッピングメモリに格納する 段階を更に備える請求項１２記載の方法。 １５． 前記エラー信号をポートエラーメモリに格納する段階を更に備える請求 項１２記載の方法。 １６． 前記ポートエラー信号を交換機本体コントローラに供給する請求項１５ 記載の方法。 １７． 前記ポートエラーメモリの内容が所定レベルに達したならば信号をイネ ーブルする段階を更に備える請求項１５記載の方法。 １８． 出力ポートごとに、エラー信号を記録する段階を更に備える請求項１５ 記載の方法。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，Ｈ Ｕ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ， ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 カルダラ，スティーヴン エイ アメリカ合衆国，マサチューセッツ州 01776，サッドベリ，ホースポンド・ロー ド 220番 (72)発明者 ハウザー，スティーヴン エイ アメリカ合衆国，マサチューセッツ州 01803，バーリントン，ファームズ・ドラ イヴ 106番

Claims (1)

1. 【特許請求の範囲】 １． フォアグラウンド交換機本体の入力ポートからフォアグラウンド交換機本 体の出力ポートへのマッピングを特定するフォアグラウンドポートマッピングデ ータを含むフォアグラウンドポートマッピングメモリと、 バックグラウンド交換機本体の入力ポートからバックグラウンド交換機本体の 出力ポートへのマッピングを特定するバックグラウンドポートマッピングデータ を含むバックグラウンドポートマッピングメモリと、 各出力ポートについて、前記フォアグラウンドポートマッピングデータを前記 バックグラウンドマッピングデータと比較するよう動作可能な交換機本体コント ローラ比較器とを備える交換機本体コントローラ比較器装置。 ２． 前記交換機本体コントローラ比較器は、各出力ポートについて、前記フォ アグラウンドポートデータが前記バックグラウンドポートマッピングデータと一 致しない場合に、エラー信号を発生するよう動作可能である請求項１記載の交換 機本体コント ローラ比較器装置。 ３． 前記エラー信号を受信し、該エラー信号を格納するよう動作可能なポート エラーメモリを更に備える請求項２記載の交換機本体コントローラ比較器装置。 ４． 前記ポートエラーメモリは、フォアグラウンド交換機本体コントローラ内 に設けられた請求項３記載の交換機本体コントローラ比較器装置。 ５． 前記ポートエラーメモリの内容が所定の状態である場合に、前記フォアグ ラウンド交換機本体コントローラにより信号がイネーブルされる請求項４記載の 交換機本体コントローラ比較器装置。 ６． 前記交換機本体コントローラ比較器は、各クロックサイクルに全ての出力 ポートの比較を行う請求項１記載の交換機本体コントローラ比較器装置。 ７． 前記交換機本体コントローラ比較器は、比較を実行するデジタル論理回路 を含む請求項１記載の交換機本体コントローラ比較器装置。 ８． 前記デジタル論理回路は、ＡＮＤゲートを含む請求項７記載の交換機本体 コントローラ比較器装置。 ９． 前記フォアグラウンド交換機本体及び前記バックグラウンド交換機本体は 、通信セルを受信する請求項１記載の交換機本体コントローラ比較器装置。 １０． 前記通信セルはヘッダ部とデータ部とを含む請求項９記載の交換機本体 コントローラ比較器装置。 １１． 前記通信セルは非同期転送モードフォーマットのセルである請求項１０ 記載の交換機本体コントローラ比較器装置。 １２． 交換機本体コントローラ比較器装置を作動させる方法であって、 フォアグラウンド交換機本体コントローラ及びバックグラウンド交換機本体コ ントローラの動作を同期させ、 同期の後、フォアグラウンドポートマッピングメモリをバックグラウンドポー トマッピングメモリと比較し、 前記フォアグラウンドポートマッピングメモリの内容が前記バックグラウンド ポートマッピングメモリと異なっているならばエラー信号を発生する、各段階を 備える方法。 １３． 前記フォアグラウンド交換機本体コントローラはフォアグラウンド帯域 幅アービタであり、前記バックグラウンド交換機本体コントローラはバックグラ ウンド帯域幅アービタである請求項１２記載の方法。 １４． フォアグラウンドポートマッピングメモリをバックグラウンドポートマ ッピングメモリと比較する前記段階の前に、フォアグラウンドポートマッピング データスキームを生成して、該フォアグラウンドポートマッピングデータスキー ムを前記フォアグラウンドポートマッピングメモリに格納し、バックグラウンド ポートマッピングデータスキームを生成して、該バックグラウンドポートマッピ ングデータスキームを前記バックグラウンドポートマッピングメモリに格納する 段階を更に備える請求項１２記載の方法。 １５． 前記エラー信号をポートエラーメモリに格納する段階を更に備える請求 項１２記載の方法。 １６． 前記ポートエラー信号を交換機本体コントローラに供給する請求項１５ 記載の方法。 １７． 前記ポートエラーメモリの内容が所定レベルに達したならば信号をイネ ーブルする段階を更に備える請求項１５記載の方法。