JPH05103005A - Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網 - Google Patents

Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網

Info

Publication number
JPH05103005A
JPH05103005A JP8774792A JP8774792A JPH05103005A JP H05103005 A JPH05103005 A JP H05103005A JP 8774792 A JP8774792 A JP 8774792A JP 8774792 A JP8774792 A JP 8774792A JP H05103005 A JPH05103005 A JP H05103005A
Authority
JP
Japan
Prior art keywords
switching
switching matrix
stage
matrix
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8774792A
Other languages
English (en)
Inventor
Ernst-Heinrich Goeldner
ゲルトナー エルンスト‐ハインリツヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05103005A publication Critical patent/JPH05103005A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【目的】 ３段の少なくとも二重化されたＡＴＭセルフ
・ルーティングスイッチングマトリックス回路網を、作
動中断なしに、また予備能力なしに拡張可能にする。 【構成】 ３段の少なくとも二重化されたＡＴＭセルフ
・ルーティングスイッチングマトリックス回路網を拡張
するために、冗長レベルのなかで次々と作動中断なしに
スイッチング段Ｂのスイッチングマトリックスがそれぞ
れ、最初から形成されておりスイッチング段Ａ、スイッ
チング段Ｂおよびスイッチング段Ｃの間を延びている二
重中間線群の数の半減および充満を同時にそのつど行い
ながら倍増され、それらから、スイッチングマトリック
ス回路網の拡張の際に持続する各接続に対して中間線の
同一の群の二重中間線のみが占められる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、３段の少なくとも二重
化されたＡＴＭセルフ・ルーティングスイッチングマト
リックス回路網に関する。
【０００２】
【従来の技術】電気通信技術の最近の開発、特に広帯域
ディジタル総合サービス網（Ｂ‐ＩＳＤＮ）の開発では
非同期の時分割多重化技術に基づく非同期転送モード
（ＡＴＭ）が重要な役割を演じ、その結果として信号伝
送が、需要に応じてパケット化されたメッセージで占め
られる（それぞれヘッドおよび利用情報部分から成る）
たとえば５３オクテットの一定の長さのセルに分割され
ているビットストリームで行われ、まさに利用情報を伝
達してはならないときには特別な空白セルが伝送され
る。ＡＴＭ交換局では仮想接続、すなわち、実際にメッ
セージパケット（ブロック）を伝達すべきときにのみ経
路区間を利用する接続が構成され、その際に各パケット
はそのヘッドのなかになかんずく特定の仮想接続へのパ
ケットの一義的対応付けのためにたとえば２オクテット
を含んでいる１つのアドレスを有している。その際に各
パケットはスイッチングマトリックス回路網への入力端
においてそのつどの選択情報の規範に従ってスイッチン
グマトリックス回路網を通るその経路に関する完全な情
報を得ることができる。この情報によりスイッチングマ
トリックス要素は次いでパケットを決定された経路自体
に通過接続する（セルフ‐ルーティング・ネットワー
ク、たとえば「テレコム・サポート（ｔｅｌｅｃｏｍｒ
ｅｐｏｒｔ）１１」（１９８８年），２１０…２１３を
参照）。
【０００３】その際にスイッチングマトリックス回路網
としては、それぞれ（１６×８）‐スイッチングマトリ
ックス要素により形成された４つのスイッチングマトリ
ックスピラミッドから形成されていてよい（３２×３
２）スイッチングマトリックスを有する２段の反転スイ
ッチングマトリックス回路網を設けることができる（た
とえば「ＩＳＳ´９０ Ｐｒｏｃｅｅｄｉｎｇｓ」第１
巻、ペーパーＡ２．３、第１０図を参照）。接続すべき
入力または出力端の数がより大きい際には、その代わり
に、延長された３段のスイッチングマトリックス回路網
が設けられる。
【０００４】交換装置は実際上中断なしの交換作動を保
証しなければならないので、少なくとも２つの冗長なス
イッチングマトリックスレベルが設けられる。すなわち
スイッチングマトリックス回路網が二重化される（たと
えばヨーロッパ特許出願公開第0384936 号公報を参
照）。
【０００５】交換局の装置ではいま、先ず制限された加
入者数において、先ず最大容量に構成されないスイッチ
ングマトリックス回路網が必要とされ、それどころか先
ず部分容量にのみ構成されたスイッチングマトリックス
回路網が必要とされることがしばしばあり、その後にこ
の回路網は最大容量に構成されるスイッチングマトリッ
クス回路網に拡張され得る。しかし、このような拡張を
作動中断なしに行い得るためには、一般に３段の延長さ
れたスイッチングマトリックス回路網においてその部分
容量構成の際にも既に最初から最大容量に構成された中
央のスイッチング段が設けられる。拡張のためには次い
で第１および第３のスイッチング段のなかのスイッチン
グマトリックスのみがその最大容量構成まで付け加えら
れ、また相応の中間線を介して中央のスイッチング段の
スイッチングマトリックスと接続される。中央のスイッ
チング段の既にスイッチングマトリックス回路網の部分
容量構成の際に設けられてはいるがまだ必要とされない
スイッチングマトリックスはそれまで利用されない予備
能力を成している。
【０００６】
【発明が解決しようとする課題】本発明の課題は、作動
中断なしに、またこのような予備能力なしに拡張され得
る完全な到達可能性の３段の二重化されたＡＴＭスイッ
チングマトリックス回路網を提供することにある。
【０００７】
【課題を解決するための手段】この課題は、本発明によ
れば、延長された３段の少なくとも二重化されたＡＴＭ
セルフ・ルーティングスイッチングマトリックス回路網
であって、スイッチングマトリックス回路網の最大容量
構成の際にａのスイッチングマトリックスを包含する第
１および第３のスイッチング段の各スイッチングマトリ
ックスがｐの入力または出力ポートおよびｚの中間線
と、また中央のスイッチング段の各スイッチングマトリ
ックスが２×２ｎの中間線と接続可能であり、その際に
スイッチングマトリックス回路網の最大容量構成の際に
ｂのスイッチングマトリックスを包含する中央のスイッ
チング段の各スイッチングマトリックスが少なくとも１
つの中間線を介して第１または第３のスイッチング段の
各スイッチングマトリックスと接続されているスイッチ
ングマトリックス回路網において、中間線の２k の群
（ｋ＝…、２、１、０とする）との中央のスイッチング
段の各スイッチングマトリックスの接続の際に中央のス
イッチング段の各スイッチングマトリックスが各隣接す
るスイッチング段の各スイッチングマトリックスと中間
線のこれらの２k の群の各々のそれぞれ少なくとも１つ
の中間線を介して接続されており、スイッチングマトリ
ックス回路網の部分容量構成の際に中央のスイッチング
段が、各隣接するスイッチング段の最大ｂ／ｔのスイッ
チングマトリックスの各々とそれぞれ中間線のｔの群を
介して接続されているｂ／ｔのスイッチングマトリック
ス（ｔ＝２j かつｊ＝…、２、１とする）のみを有し、
それらのうち中央のスイッチング段のなかのｂ／ｅのス
イッチングマトリックスおよびそれぞれ隣接するスイッ
チング段のなかの最大ｂ／ｅのスイッチングマトリック
スへの拡張の際に、先に存在するスイッチングマトリッ
クスの間にそれぞれ、中央のスイッチング段の先に存在
するスイッチングマトリックスを第１または第３のスイ
ッチング段に付け加わるスイッチングマトリックスと接
続する中間線により満たされる中間線のｅの群（ｅ＝２
i かつｉ＝…、２、１、０；ｉ＜ｊとする）のみが残留
し、またそれ以外のｔ−ｅの群は中央のスイッチング段
に付け加えられたスイッチングマトリックスを各隣接す
るスイッチング段の先に存在するスイッチングマトリッ
クスと、同じくそれぞれ、それらにより互いに接続され
るスイッチングマトリックスのなかで先に存在するスイ
ッチングマトリックスの間に残留しなかった中間線がこ
れらにより互いに以前の部分容量構成状態で接続された
スイッチングマトリックスのなかで有した接続位置と等
しい接続位置を有し、また相応の仕方で中央のスイッチ
ング段に付け加えられたスイッチングマトリックスを第
１または第３のスイッチング段に付け加わるスイッチン
グマトリックスと接続する中間線により満たされる中間
線のｅの群を介して接続し、また中央のスイッチング段
の各スイッチングマトリックスのなかでスイッチングマ
トリックス回路網の拡張の際に持続する各接続に対して
中間線の同一の群の中間線のみが占められることを特徴
とする３段の少なくとも二重化されたＡＴＭセルフ・ル
ーティングスイッチングマトリックス回路網により解決
される。
【０００８】本発明は、本発明の別の実施態様で、先ず
二重化されたスイッチングマトリックス回路網の一方の
（冗長）レベルが不作動状態にされ、また中央のスイッ
チング段のなかののスイッチングマトリックスの付加
と、それらにより互いに接続されるスイッチングマトリ
ックスのなかでこれらにより以前の部分容量構成状態で
互いに接続されたスイッチングマトリックスのなかの拡
張の際に先に存在するスイッチングマトリックスの間に
残留しない中間線の接続位置と等しい接続位置を有する
中間線の少なくとも１つの群のそれぞれ少なくとも１つ
の中間線を介しての第１または第３のスイッチング段の
各スイッチングマトリックスとの中央のスイッチング段
の各付加されたスイッチングマトリックスの接続とによ
り拡張され、またその再始動の後に等しい過程がスイッ
チングマトリックス回路網の他方の（冗長）レベルにお
いて実行されることによって、スイッチングマトリック
ス回路網の部分容量構成の際に中央スイッチング段も最
初から最大容量に構成しなくてよく、またそれにもかか
わらず、作動中断なしに、従ってまたまさに存在する接
続の喪失なしに、二重化されたスイッチングマトリック
ス回路網の両（冗長‐）レベルに対して同一の変更され
ないセルフ・ルーティングヘッダーにおいて（第１およ
び第３のスイッチング段も中央のスイッチング段も事後
装備することにより）拡張を行い得るという利点をもた
らす。
【０００９】
【実施例】図面により以下本発明を詳細に説明する。
【００１０】図１に概要を示されているＡＴＭ反転スイ
ッチングマトリックス回路網は、部分容量構成状態でｂ
／ｔのスイッチングマトリックス（ｔ＝２j かつｊ＝
…、２、１とする）、たとえばｂ／ｔ＝ｂ／２＝４のス
イッチングマトリックスＡ１、Ａ２を装備された第１の
スイッチング段Ａと、ｂ／ｔのスイッチングマトリック
ス、たとえばｂ／ｔ＝ｂ／２＝２のスイッチングマトリ
ックスＢ１、Ｂ２を装備された中央のスイッチング段Ｂ
とを有する。スイッチングマトリックスはその際に、図
面を見やすくするため、（４×４）‐スイッチングマト
リックスとして示されているが、実際にはたとえば、た
とえば「ＩＳＳ´９０ Ｐｒｏｃｅｅｄｉｎｇｓ」第Ｉ
巻、第１０５…１１０頁、第１０図から知られているよ
うに、４つのいわゆる（１６×８）スイッチングマトリ
ックス要素から成るいわゆるＳＭ３２モジュールとして
形成できるそれぞれ３２の入力／出力端を有する（３２
×３２）スイッチングマトリックスを設けることができ
る。外側のスイッチング段ＡおよびＣでは、一方ではＢ
スイッチングマトリックスの数に相応する数の中間線と
接続されるスイッチングマトリックスが他方ではそれに
くらべて少数のたとえばクロスのスイッチングマトリッ
クス回路網の原理に相応する数の入力ポートまたは出力
端ポートと接続される必要がある。図１のようにスイッ
チング段Ａの各スイッチングマトリックスＡ１、Ａ２は
ｐ＝４の入力ポートＩ１、…、Ｉ８およびｚ＝４の中間
線と接続されており、またスイッチング段Ｃの各スイッ
チングマトリックス１Ｃ、２Ｃはｐ＝４の出力ポートＯ
１、…、Ｏ８およびｚ＝４の中間線と接続されている。
スイッチング段Ｂの各スイッチングマトリックスＢ１お
よびＢ２は図１のように中間線の２k の群（ｋ＝…、
２、１、０とする）、たとえば中間線Ａ１１Ｘ１１Ｂ、
Ａ２１Ｘ２１Ｂ、Ｂ１１Ｘ１１Ｃ、Ｂ１２Ｘ１２Ｃ；Ａ
１３Ｖ３１Ｂ、Ａ２３Ｖ４１Ｂ、Ｂ１３Ｖ３１Ｃ、Ｂ１
４Ｖ３２ＣまたはＡ１２Ｘ１２Ｂ、Ａ２２Ｘ２２Ｂ、Ｂ
２１Ｘ２１Ｃ、Ｂ２２Ｘ２２Ｃ；Ａ１４Ｖ３２Ｂ、Ａ２
４Ｖ４２Ｂ、Ｂ２３Ｖ４１Ｃ、Ｂ２３Ｖ４２Ｃの２k ＝
２1 ＝２の群（ＸおよびＶ）と接続されている。その際
にスイッチング段Ｂの各スイッチングマトリックス（た
とえばＢ１）はスイッチング段Ａおよびスイッチング段
Ｃの各スイッチングマトリックス（たとえばＡ１および
２Ｃ）とそれぞれ中間線のｔ＝２1 ＝２の群（Ｘおよび
Ｖ）の各々の少なくとも１つの中間線（たとえばＡ１１
Ｘ１１ＢおよびＢ１２Ｘ１２ＣならびにＡ１３Ｖ３１Ｂ
およびＢ１４Ｖ３２Ｃ）を介して接続されており、その
際に、図面を見やすくするため、図１に概要を示されて
いるスイッチングマトリックス回路網ではスイッチング
段Ｂの各スイッチングマトリックスは各隣接するスイッ
チング段ＡおよびＣの各スイッチングマトリックスと中
間線の各群（ＸおよびＶ）のそれぞれまさに１つの中間
線（Ａ１１Ｘ１１ＢおよびＢ１２Ｘ１２ＣならびにＡ１
３Ｖ３１ＢおよびＢ１３Ｖ３２Ｃ）を介して接続されて
いる。
【００１１】言及すべきこととして、図１には、個々の
（冗長）レベルがそれぞれ完全なトラフィックを有する
ことができ、またそれぞれ作動中断なしにスイッチオフ
およびスイッチオンされ得る２つまたはそれ以上の並列
なレベルを有する、すなわち二重化または多重化された
冗長なスイッチングマトリックス回路網の一方の（冗
長）レベルのみが示されている。フィーダ線から供給さ
れ、その際にそれぞれスイッチングマトリックス回路網
の前で完全な経路情報を付け加えられたメッセージパケ
ット（ＡＴＭセル）はその際にそれらの相応の二重化ま
たは多重化の後に互いに並列なスイッチングマトリック
ス回路網レベルを介してそのつどの仮想接続に対して問
題となるサービス線へ伝送され、またそこで再びそれぞ
れＡＴＭセルへ戻され得る。このことはそれ自体（ヨー
ロッパ特許出願公開第0384936 号公報から知られてお
り、従ってここで一層詳細に説明する必要はない。加え
て特に言及すべきこととして、２つの入力／出力ポー
ト、たとえばポートＩ１およびＯ８の各接続に対するス
イッチングマトリックス回路網（冗長）レベルのなかの
経路探索の際にはスイッチング段Ｂのそのつどのスイッ
チングマトリックス、たとえばスイッチングマトリック
スＢ１のなかで、場合によっては中間線の同一の群の中
間線、たとえば中間線Ａ１１Ｘ１１ＢおよびＢ１２Ｘ１
２Ｃ（または中間線Ａ１３Ｖ２１ＣおよびＢ１４Ｖ３２
Ｃ）のみが占められる。
【００１２】図１に概要を示されているスイッチングマ
トリックス回路網の拡張は、スイッチング段Ａのすべて
の入力ポートＩ１、…、Ｉ８およびスイッチング段Ｃの
すべての出力ポートＯ１、…、Ｏ８が接続されており、
また別の構成が必要とされるときに必要である。本発明
はいまスイッチング段Ｂのスイッチングマトリックスの
（２j-i ）重化（ｊ＝…、２、１かつｉ＝…、１、０と
する）、すなわち中間線群の数の同時の、場合によって
は多重の、半減およびスイッチング段Ａ、スイッチング
段Ｂおよびスイッチング段Ｃの間の中間線群の充満の際
にスイッチングマトリックス数の場合によっては多重の
倍増を可能にし、その後にスイッチング段Ａおよびスイ
ッチング段Ｃが現在の需要に相応して事後装備され得
る。
【００１３】例として図１による８つの入力または出力
ポートＩ１、…、Ｉ８またはＯ１、…、Ｏ８を例として
図３による最大それぞれ１６のポートＩ１、…、Ｉ８、
Ｉ９、…、Ｉ１６およびＯ１、…、Ｏ８、Ｏ９、…、Ｏ
１６に拡張する際にはスイッチング段ＡまたはＣの先ず
２つのスイッチングマトリックスＡ１、Ａ２または１
Ｃ、２Ｃ（図１および図２中）に、先にスイッチング段
Ｂの相応のスイッチングマトリックスＢ３、Ｂ４（図２
中）が付け加えられている後に、最大２つの別のスイッ
チングマトリックスＡ３、Ａ４または３Ｃ、４Ｃ（図２
中）が付け加えられ得る。
【００１４】先に、図１によるスイッチングマトリック
ス回路網の部分容量構成の際に、スイッチング段Ｂのｂ
／ｔ＝２のスイッチングマトリックスＢ１、Ｂ２がスイ
ッチング段ＡおよびＣのｂ／ｔ＝２のスイッチングマト
リックスＡ１、Ａ２および１Ｃ、２Ｃの各々とそれぞれ
中間線のｔ＝２の群（Ｘ、Ｖ）を介して接続されたなら
ば、これらのうちスイッチング段Ｂのなかのｂ／ｅのス
イッチングマトリックス（ｅ＝２i かつｉ＝…、２、
１、０；ｉ＜ｊとする）およびスイッチング段Ａおよび
スイッチング段Ｃのなかの最大ｂ／ｅのスイッチングマ
トリックスへの拡張の際に先に存在するスイッチングマ
トリックスの間に、スイッチング段Ｂの先に存在するス
イッチング段Ｂ１、Ｂ２をスイッチング段ＡまたはＣに
付け加わるスイッチングマトリックスと接続する中間線
により満たされるべき中間線のｅの群のみが残留する。
図３による実施例ではｅ＝１であり（このことは同時
に、スイッチングマトリックス回路網がその最大容量構
成に達していることを意味する）、またこうして先に存
在するスイッチングマトリックスＡ１、Ａ２；Ｂ１、Ｂ
２；１Ｃ、２Ｃの間にスイッチング段Ｂの先に存在する
スイッチングマトリックスＢ１、Ｂ２を隣接するスイッ
チング段ＡおよびＣの図３により付け加わるスイッチン
グマトリックスＡ３、Ａ４；３Ｃ、４Ｃと接続する中間
線Ａ３３Ｕ３１Ｂ、Ａ４３Ｕ４１Ｂ；Ｂ１３Ｕ３３Ｃ、
Ｂ１４Ｕ３４ＣまたはＡ３４Ｕ３２Ｂ、Ａ４４Ｕ４２
Ｂ；Ｂ２３Ｕ４３Ｃ、Ｂ２４Ｕ４４Ｃによりその際に満
たされている中間線Ａ１１Ｘ１１Ｂ、…、Ｂ２２Ｘ２２
Ｃの群（Ｘ＋Ｕ）のみが残留する。
【００１５】それ以外のｔ−ｅの群はスイッチング段Ｂ
の付け加えられたスイッチングマトリックスを各隣接す
るスイッチング段ＡおよびＣの各スイッチングマトリッ
クスと、同じくそれぞれ、それらにより互いに接続され
るスイッチングマトリックスのなかで拡張の際に先に存
在するスイッチングマトリックスの間に残留しなかった
中間線がこれらにより互いに以前の部分容量構成状態で
接続されたスイッチングマトリックスのなかで有した接
続位置と等しい接続位置を有する中間線のｅの群を介し
て接続する。図２による実施例では中間線Ａ１３Ｖ３３
Ｂ、Ａ２３Ｖ４３Ｂ、Ａ１４Ｖ３４Ｂ、Ａ２４Ｖ４４Ｂ
およびＢ３３Ｖ３１Ｃ、Ｂ３４Ｖ３２Ｃ、Ｂ４３Ｖ４１
Ｃ、Ｂ４４Ｖ４２Ｃはスイッチング段Ｂの付け加えられ
たスイッチングマトリックスＢ３およびＢ４をスイッチ
ング段ＡまたはＣの既に先に存在するスイッチングマト
リックスＡ１、Ａ２および１Ｃ、２Ｃと接続し、その際
に、これらの中間線により互いに接続されるスイッチン
グマトリックスのなかの接続位置、たとえば中間線Ａ１
４Ｖ３４Ｂに対してスイッチングマトリックスＡ１のな
かの接続位置３およびスイッチングマトリックスＢ４の
なかの接続位置４は、相応の中間線（たとえば中間線Ａ
１４Ｖ３２Ｂ）がこれらにより以前の部分容量構成状態
で互いに接続されたスイッチングマトリックスのなか
で、たとえばスイッチングマトリックスＡ１およびＢ２
のなかで有した（スイッチングマトリックスＡ１のなか
の）接続位置４および（スイッチングマトリックスＢ２
のなかの）接続位置３に等しい。個々のセルの経路情報
（セルフ・ルーティングヘッダー）はその際に二重中間
線に対して拡張の前後でそれぞれ同じものである。
【００１６】図３によりスイッチング段ＡおよびＣのな
かにスイッチングマトリックスＡ３、Ａ４または３Ｃ、
４Ｃが付け加わるならば、中間線…Ｖ…を含んでいる中
間線群（Ｖ＋Ｙ）は相応の仕方でスイッチング段Ｂの図
２により付け加えられたスイッチングマトリックスをス
イッチング段ＡまたはＣの図３により付け加わるスイッ
チングマトリックスと接続する中間線により満たされ
る。図３による実施例ではこれらは中間線Ａ３１Ｙ１３
Ｂ、Ａ４１Ｙ２３Ｂ、Ａ３２Ｙ１４Ｂ、Ａ４２Ｙ２４Ｂ
およびＢ３１Ｙ１３Ｃ、Ｂ３２Ｙ１４Ｃ、Ｂ４１Ｙ２３
Ｃ、Ｂ４２Ｙ２４Ｃである。
【００１７】多数の（冗長）レベルを有し、それらのう
ちの１つが図１、図２および図３中に示されているスイ
ッチングマトリックス回路網では拡張は下記の仕方で進
行する。その他の点ではそれ自体公知の仕方で行われる
経路探索の際にスイッチング段Ｂの各スイッチングマト
リックスのなかで少なくとも時間的に拡張段階のなかに
達する各接続に対して、すなわち半永久的接続に対して
最初から、またその他の接続に対して少なくとも拡張段
階に入る前の適時に、中間線（図１および図２中のＡ１
１Ｘ１１Ｂ、…、Ｂ１２Ｘ１２Ｃ；Ａ１２Ｘ１２Ｂ、
…、Ｂ２２Ｘ２２Ｃまたは図１中のＡ１３Ｖ３１Ｂ、
…、Ａ２４Ｖ４２Ｂ；Ｂ１３Ｖ３１Ｃ、…、Ｂ２４Ｖ４
２Ｃおよび図２中のＡ１３Ｖ３３Ｂ、…、Ａ２４Ｖ４２
Ｂ；Ｂ３３Ｖ３１Ｃ、…、Ｂ４４Ｖ４２Ｃ）の同一の群
（Ｘ）の中間線のみが占められることから出発して、先
ずスイッチングマトリックス回路網の（冗長）レベルは
不作動状態にされるが、他方のレベルは作動中断なしに
継続動作し得る。原理的に図２から明らかなように、ス
イッチオフされた（冗長）レベルのなかで次いでスイッ
チング段Ｂの追加的なスイッチングマトリックス（図２
中のＢ３、Ｂ４）が組み入れられ、また中間線の配線が
再構成され得る。ここに示されている例では、スイッチ
ング段ＡのスイッチングマトリックスＡ１、Ａ２または
スイッチング段Ｃのスイッチングマトリックス１Ｃ、２
Ｃとスイッチング段ＢのスイッチングマトリックスＢ
１、Ｂ２との間の群Ｘの中間線は持続されるが、群Ｖの
中間線はいまやスイッチング段Ａのスイッチングマトリ
ックスＡ１、Ａ２またはスイッチング段Ｃのスイッチン
グマトリックス１Ｃ、２Ｃをスイッチング段Ｂに付け加
えられたスイッチングマトリックスＢ１、Ｂ２と接続
し、その際に、これらの中間線により互いに接続された
スイッチングマトリックスのなかの接続位置、たとえば
中間線Ｂ４３Ｖ４１Ｃに対してはスイッチングマトリッ
クスＢ４のなかの接続位置３およびスイッチングマトリ
ックス１Ｃのなかの接続位置４は、相応の中間線（たと
えば中間線Ｂ２３Ｖ４１Ｃ）がこれらにより先の部分容
量構成状態で互いに接続されたスイッチングマトリック
ス、たとえばスイッチングマトリックスＢ２および１Ｃ
のなかで有した接続位置３（スイッチングマトリックス
Ｂ２のなか）および４（スイッチングマトリックス１Ｃ
のなか）に等しい。その後に、また場合によっては実行
されるオフライン検査の後に、スイッチングマトリック
ス回路網の拡張された（冗長）レベルが再び作動状態に
され、また等しい手順が第２の冗長レベルに対して（ま
たその後に場合によっては存在する他の各冗長レベルに
対して）実行される。
【００１８】ルーティング情報は新しい構成を有する個
々の利用接続に対して変化しないので、交換側の制御の
観点から部分容量構成および拡張された構成は、既に拡
張の前に存在したスイッチング段ＡまたはＣのすべての
スイッチングマトリックス（Ａ１、Ａ２；１Ｃ、２Ｃ）
に対して等しく、また拡張段階の間にも接続が構成およ
び解除され得る。
【００１９】最後になお下記のことに言及しておく。以
上では本発明は図１ないし図３により２倍へのスイッチ
ングマトリックス回路網の拡張を例として説明され、そ
れによって実施例では同時にスイッチングマトリックス
回路網の最大容量構成が達成される。相応の仕方でスイ
ッチングマトリックス回路網は、たとえば図５に概要を
示されている最大２５６の入力ポートおよび２５６の出
力ポートを有するスイッチングマトリックス回路網への
図４に概要を示されている最大１２８の入力ポートおよ
び１２８の出力ポートを有するスイッチングマトリック
ス回路網の構成の場合がそうであるように、より低い部
分容量構成状態からより高い部分容量構成状態へも拡張
され得るし、または図６に概要を示されている最大５１
２の入力ポートおよび５１２の出力ポートを有するスイ
ッチングマトリックス回路網または図７に概要を示され
ている最大１０２４の入力ポートおよび１０２４の出力
ポートを有するスイッチングマトリックス回路網の構成
の場合がそうであるように、１よりも大きい２のベキ乗
にも拡張され得る。その際に、個々のスイッチング段の
間を延びる中間線群の数は、同じく図４ないし図７中に
示されているように、それぞれ２のベキ乗の相応の数と
共に減少する。
【図面の簡単な説明】
【図１】部分容量構成の状態での３段のＡＴＭスイッチ
ングマトリックス回路網の実施例。
【図２】拡張後の３段のＡＴＭスイッチングマトリック
ス回路網の実施例。
【図３】拡張後の３段のＡＴＭスイッチングマトリック
ス回路網の実施例。
【図４】異なる構成状態のスイッチングマトリックス回
路網。
【図５】異なる構成状態のスイッチングマトリックス回
路網。
【図６】異なる構成状態のスイッチングマトリックス回
路網。
【図７】異なる構成状態のスイッチングマトリックス回
路網。
【符号の説明】
Ａ 第１のスイッチング段 Ｂ 中央のスイッチング段 Ｃ 第３のスイッチング段 Ａ１〜Ａ８、Ｂ１〜Ｂ４、１Ｃ〜４Ｃ スイッチングマ
トリックス

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ３段の少なくとも二重化されたＡＴＭセ
    ルフ・ルーティングスイッチングマトリックス回路網で
    あって、 スイッチングマトリックス回路網の最大容量構成の際に
    ａのスイッチングマトリックスを包含する第１および第
    ３のスイッチング段（ＡまたはＣ）の各スイッチングマ
    トリックス（Ａ１、…）がｐの入力または出力ポートお
    よびｚの中間線と、また中央のスイッチング段（Ｂ）の
    各スイッチングマトリックス（Ｂ１、…）が２×２ｎの
    中間線と接続可能であり、 その際にスイッチングマトリックス回路網の最大容量構
    成の際にｂのスイッチングマトリックスを包含する中央
    のスイッチング段（Ｂ）の各スイッチングマトリックス
    （Ｂ１、…）が少なくとも１つの中間線（Ａ１１Ｘ１１
    Ｂ、…）を介して第１または第３のスイッチング段（Ａ
    またはＣ）の各スイッチングマトリックス（Ａ１、…）
    と接続されているスイッチングマトリックス回路網にお
    いて、 中間線（Ａ１１Ｘ１１Ｂ、…）の２k の群（Ｘ；Ｖ）
    （ｋ＝…、２、１、０とする）との中央のスイッチング
    段（Ｂ）の各スイッチングマトリックス（Ｂ１、…）の
    接続の際に中央のスイッチング段（Ｂ）の各スイッチン
    グマトリックス（Ｂ１、…）が各隣接するスイッチング
    段（Ａ、Ｃ）の各スイッチングマトリックス（Ａ１、
    …；１Ｃ、…）と中間線のこれらの２k の群（Ｘ；Ｖ）
    の各々のそれぞれ少なくとも１つの中間線（Ａ１１Ｘ１
    １Ｂ、Ｂ１１Ｘ１１Ｃ、Ａ１３Ｖ３１Ｂ、Ｂ１３Ｖ３１
    Ｃ）を介して接続されており、 スイッチングマトリックス回路網の部分容量構成の際に
    中央のスイッチング段（Ｂ）が、各隣接するスイッチン
    グ段（Ａ、Ｃ）の最大ｂ／ｔのスイッチングマトリック
    ス（Ａ１、…、Ａ２；１Ｃ、…、２Ｃ）の各々とそれぞ
    れ中間線のｔの群（Ｘ；Ｖ）を介して接続されているｂ
    ／ｔのスイッチングマトリックス（Ｂ１；Ｂ２）（ｔ＝
    ２j かつｊ＝…、２、１とする）のみを有し、それらの
    うち中央のスイッチング段（Ｂ）のなかのｂ／ｅのスイ
    ッチングマトリックス（Ｂ１、…Ｂ４）およびそれぞれ
    隣接するスイッチング段（Ａ、Ｃ）のなかの最大ｂ／ｅ
    のスイッチングマトリックス（Ａ１、…Ａ４；１Ｃ、
    …、４Ｃ）への拡張の際に、 先に存在するスイッチングマトリックス（Ａ１、Ａ２；
    Ｂ１、Ｂ２；１Ｃ、２Ｃ）の間にそれぞれ、中央のスイ
    ッチング段（Ｂ）の先に存在するスイッチングマトリッ
    クス（Ｂ１、Ｂ２）を第１または第３のスイッチング段
    （ＡまたはＣ）に付け加わるスイッチングマトリックス
    （Ａ３、Ａ４；３Ｃ、４Ｃ）と接続する中間線（Ａ．．
    Ｕ．１Ｂ、Ｂ１．Ｕ．．Ｃ；Ａ．．Ｕ．２Ｂ、Ｂ２．
    Ｕ．．Ｃ）により満たされる中間線のｅの群（Ｘ＋Ｖ）
    （ｅ＝２i かつｉ＝…、２、１、０；ｉ＜ｊとする）の
    みが残留し、 またそれ以外のｔ−ｅの群（Ｖ＋Ｙ）は中央のスイッチ
    ング段（Ｂ）に付け加えられたスイッチングマトリック
    ス（Ｂ３、Ｂ４）を各隣接するスイッチング段（Ａ、
    Ｃ）の先に存在するスイッチングマトリックス（Ａ１、
    Ａ２；１Ｃ、２Ｃ）と、同じくそれぞれ、それらにより
    互いに接続されるスイッチングマトリックス（Ａ１、Ｂ
    ４、Ｂ４、１Ｃ）のなかで先に存在するスイッチングマ
    トリックスの間に残留しなかった中間線（Ａ１４Ｖ３２
    Ｂ、Ｂ２３Ｖ４１Ｃ）がこれらにより互いに以前の部分
    容量構成状態で接続されたスイッチングマトリックス
    （Ａ１、Ｂ２、Ｂ２、１Ｃ）のなかで有した接続位置
    （４、３、３、４）と等しい接続位置（４、３、３、
    ４）を有し、また相応の仕方で中央のスイッチング段
    （Ｂ）に付け加えられたスイッチングマトリックス（Ｂ
    ３、Ｂ４）を第１または第３のスイッチング段（Ａまた
    はＣ）に付け加わるスイッチングマトリックス（Ａ３、
    Ａ４；３Ｃ、４Ｃ）と接続する中間線（Ａ．．Ｙ．３
    Ｂ、Ｂ３．Ｙ．．Ｃ；Ａ．．Ｙ．４Ｂ、Ｂ４．Ｙ．．
    Ｃ）により満たされる中間線（Ａ１４Ｖ３４Ｂ、Ｂ４３
    Ｖ４１Ｃ）のｅの群を介して接続し、 また中央のスイッチング段（Ｂ）の各スイッチングマト
    リックス（Ｂ１、…）のなかでスイッチングマトリック
    ス回路網の拡張の際に持続する各接続に対して中間線の
    同一の群（Ｘ）の中間線（Ａ１１Ｘ１１Ｂ、Ｂ１２Ｘ１
    ２Ｃ）のみが占められることを特徴とする３段の少なく
    とも二重化されたＡＴＭセルフ・ルーティングスイッチ
    ングマトリックス回路網。
  2. 【請求項２】 中央のスイッチング段（Ｂ）の各スイッ
    チングマトリックス（Ｂ１、…）のなかで個々の接続に
    対してそれぞれ中間線の同一の群（Ｘ）の中間線（Ａ１
    １Ｘ１１Ｂ、Ｂ１２Ｘ１２Ｃ）のみが占められることを
    特徴とする請求項１記載の３段の少なくとも二重化され
    たＡＴＭセルフ・ルーティングスイッチングマトリック
    ス回路網。
  3. 【請求項３】先ず二重化されたスイッチングマトリック
    ス回路網の一方の（冗長）レベルが不作動状態にされ、
    また中央のスイッチング段（Ｂ）のなかの（ｂ／ｅ−ｂ
    ／ｔ）のスイッチングマトリックス（Ｂ３、Ｂ４）の付
    加と、 それらにより互いに接続されるスイッチングマトリック
    ス（Ａ１、Ｂ４、Ｂ４、１Ｃ）のなかでこれらにより以
    前の部分容量構成状態で互いに接続されたスイッチング
    マトリックス（Ａ１、Ｂ２、Ｂ２、１Ｃ）のなかの拡張
    の際に先に存在するスイッチングマトリックスの間に残
    留しない中間線（Ａ１４Ｖ３２Ｂ、Ｂ２３Ｖ４１Ｃ）の
    接続位置（４、３、３、４）と等しい接続位置（４、
    ３、３、４）を有する中間線の少なくとも１つの群（Ｘ
    ＋Ｕ，Ｖ＋Ｙ）のそれぞれ少なくとも１つの中間線を介
    しての第１または第３のスイッチング段（Ａ；Ｃ）の各
    スイッチングマトリックス（Ａ１、…Ａ４；１Ｃ、…４
    Ｃ）との中央のスイッチング段（Ｂ）の各付加されたス
    イッチングマトリックス（Ｂ３、Ｂ４）の接続とにより
    拡張され、またその再始動の後に等しい過程がスイッチ
    ングマトリックス回路網の他方の（冗長）レベルにおい
    て実行されることを特徴とする請求項１または２による
    ３段の少なくとも二重化されたＡＴＭセルフ・ルーティ
    ングスイッチングマトリックス回路網を拡張するための
    方法。
JP8774792A 1991-03-14 1992-03-11 Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網 Pending JPH05103005A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91103976 1991-03-14
AT91103976.6 1991-03-14

Publications (1)

Publication Number Publication Date
JPH05103005A true JPH05103005A (ja) 1993-04-23

Family

ID=8206521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8774792A Pending JPH05103005A (ja) 1991-03-14 1992-03-11 Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網

Country Status (9)

Country Link
US (1) US5325090A (ja)
EP (1) EP0503284B1 (ja)
JP (1) JPH05103005A (ja)
AT (1) ATE137374T1 (ja)
CA (1) CA2062851C (ja)
DE (1) DE59206080D1 (ja)
ES (1) ES2086565T3 (ja)
HU (1) HU213119B (ja)
LU (1) LU87976A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617413A (en) * 1993-08-18 1997-04-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Scalable wrap-around shuffle exchange network with deflection routing
US5664033A (en) * 1994-04-05 1997-09-02 Tektronix, Inc. Remote fiber test system using a non-blocking N×N mechanical fiber optical switch
JPH08102749A (ja) * 1994-08-02 1996-04-16 Fujitsu Ltd Ａｔｍスイッチ及びａｔｍスイッチによるパス張り替え方法
EP0702471B1 (en) * 1994-09-13 2001-11-21 Alcatel Method for modifying a multicast tree in a switching network
JPH08265328A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 多段接続スイッチおよびその増設方法
US6049542A (en) * 1997-12-31 2000-04-11 Samsung Electronics Co., Ltd. Scalable multistage interconnection network architecture and method for performing in-service upgrade thereof
US6985435B1 (en) * 1998-11-17 2006-01-10 Siemens Aktiengesellschaft Method for expanding the switching network of a communications system without interrupting operation
FR2790631B1 (fr) * 1998-12-07 2001-05-04 Cit Alcatel Matrice de commutateurs a deux positions chacun
US20010030785A1 (en) * 2000-02-23 2001-10-18 Pangrac David M. System and method for distributing information via a communication network
US6614904B1 (en) * 2000-08-09 2003-09-02 Alcatel Apparatus and method for effecting a communication arrangement between switch arrays
US7065076B1 (en) * 2000-08-25 2006-06-20 Promise Technology, Inc. Modular scalable switching networks
CN101355430B (zh) * 2007-07-27 2012-02-29 华为技术有限公司 交换框、集群路由器
US9021747B2 (en) * 2009-09-04 2015-05-05 Gutterglove, Inc. Corrugated mesh gutter leaf preclusion system
US8479454B2 (en) * 2009-09-23 2013-07-09 Gutterglove, Inc. Supported mesh debris preclusion system for gutters
US20140215929A1 (en) 2011-09-21 2014-08-07 Robert C. Lenney Raised arc rain gutter debris preclusion device
US20140069028A1 (en) 2011-12-08 2014-03-13 Robert C. Lenney Gutter guard barier
WO2015021233A1 (en) * 2013-08-07 2015-02-12 Gutter Glove, Inc. Gutter debris preclusion device with multiple manipulations and patterns thereof
EP4275337A1 (en) * 2021-01-06 2023-11-15 ADTRAN, Inc. Communication resilience in a network

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729591A (en) * 1970-11-25 1973-04-24 Stromberg Carlson Corp Path finding system for a multi-stage switching network
US4400627A (en) * 1981-05-04 1983-08-23 Bell Telephone Laboratories, Incorporated Telephone switching network
DE3802579A1 (de) * 1988-01-29 1989-08-10 Ant Nachrichtentech Dreistufiges blockierungsfreies koppelfeld
DE3906545A1 (de) * 1989-03-02 1990-09-13 Ant Nachrichtentech Verfahren zur schrittweisen erweiterung eines dreistufigen koppelfeldes
DE58907901D1 (de) * 1989-03-03 1994-07-21 Siemens Ag Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung.
DE3916720A1 (de) * 1989-05-23 1990-11-29 Ant Nachrichtentech Verfahren zur erweiterung eines dreistufigen regelmaessigen koppelfeldes
DE4020775A1 (de) * 1989-08-09 1991-02-14 Standard Elektrik Lorenz Ag Koppelnetz und koppelnetzmodul fuer ein atm-system

Also Published As

Publication number Publication date
CA2062851A1 (en) 1992-09-15
ATE137374T1 (de) 1996-05-15
DE59206080D1 (de) 1996-05-30
EP0503284B1 (de) 1996-04-24
CA2062851C (en) 2000-06-20
US5325090A (en) 1994-06-28
LU87976A1 (de) 1992-04-15
ES2086565T3 (es) 1996-07-01
HUT60584A (en) 1992-09-28
HU9200854D0 (en) 1992-05-28
EP0503284A1 (de) 1992-09-16
HU213119B (en) 1997-02-28

Similar Documents

Publication Publication Date Title
JPH05103005A (ja) Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網
US6229787B1 (en) Mechanism to achieve very fast failover in ATM backbone networks using multi-homed circuits
EP0875123B1 (en) Atm network with ring architecture
JPH09181742A (ja) 完全相互接続型非同期転送モード交換装置
US7428208B2 (en) Multi-service telecommunication switch
US8154994B2 (en) Header conversion technique
US5621722A (en) Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route
US5561661A (en) Method for synchronizing redundantly transmitted message cell streams
US6996116B2 (en) Switching nodes and interface modules for data networks
JPH05103004A (ja) Ａｔｍセルフ・ルーテイング反転スイツチングマトリツクス回路網
US5712854A (en) Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application
JP2002057713A (ja) ネットワーク故障に対する保護を与えるためにネットワーク構成要素間でトラフィックをルーティングする方法
US5604729A (en) ATM communication system having a physical loop form with logical start point and end point
US5740158A (en) ATM communication system
JPH08265343A (ja) 通信信号伝送用の通信ネットワーク
US20020051454A1 (en) Board duplexing apparatus for asynchronous transfer mode switch and method of controlling the same
US7145909B2 (en) Packet switching access platform
JP2002044100A (ja) 現用系予備系切替装置
KR19980061785A (ko) Atm 교환기에서 망관리보드의 이중화회로
JP3151768B2 (ja) 同期・非同期転送モード対応型セルフヒーリング・リング方式
JPH1117686A (ja) Ａｔｍ交換システム
KR0179585B1 (ko) Atm-mss의 가입자 정합 모듈내 셀버스 이중화 장치
JPH0591074A (ja) デイジタルクロスコネクト装置
JP2001136187A (ja) マルチキャスト通信ｖｐ切替方法
JPS63181549A (ja) 多ル−ト通信方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000907