JPH05103004A - Ａｔｍセルフ・ルーテイング反転スイツチングマトリツクス回路網 - Google Patents
Ａｔｍセルフ・ルーテイング反転スイツチングマトリツクス回路網Info
- Publication number
- JPH05103004A JPH05103004A JP8774692A JP8774692A JPH05103004A JP H05103004 A JPH05103004 A JP H05103004A JP 8774692 A JP8774692 A JP 8774692A JP 8774692 A JP8774692 A JP 8774692A JP H05103004 A JPH05103004 A JP H05103004A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching matrix
- stage
- matrix
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1576—Crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
- H04L49/455—Provisions for supporting expansion in ATM switches
Abstract
(57)【要約】
【目的】 （２ｎ×２ｎ）スイッチングマトリックスを
有する２段の少なくとも二重化されたＡＴＭ反転スイッ
チングマトリックス回路網を、作動中断なしに、また予
備能力なしに拡張可能にする。 【構成】 ２段の二重化されたＡＴＭセルフ・ルーティ
ング反転スイッチングマトリックス回路網を拡張するた
めに、冗長レベルのなかで次々と作動中断なしにスイッ
チング段Ｂのスイッチングマトリックスがそれぞれ、最
初から形成されておりスイッチング段Ａとスイッチング
段Ｂとの間を延びている二重中間線群の数の半減および
充満を同時にそのつど行いながら倍増され、それらか
ら、スイッチングマトリックス回路網の拡張の際に持続
する各接続に対して中間線の同一の群の二重中間線のみ
が占められる。
有する２段の少なくとも二重化されたＡＴＭ反転スイッ
チングマトリックス回路網を、作動中断なしに、また予
備能力なしに拡張可能にする。 【構成】 ２段の二重化されたＡＴＭセルフ・ルーティ
ング反転スイッチングマトリックス回路網を拡張するた
めに、冗長レベルのなかで次々と作動中断なしにスイッ
チング段Ｂのスイッチングマトリックスがそれぞれ、最
初から形成されておりスイッチング段Ａとスイッチング
段Ｂとの間を延びている二重中間線群の数の半減および
充満を同時にそのつど行いながら倍増され、それらか
ら、スイッチングマトリックス回路網の拡張の際に持続
する各接続に対して中間線の同一の群の二重中間線のみ
が占められる。
Description
【０００１】
【産業上の利用分野】本発明は、（２ｎ×２ｎ）のスイ
ッチングマトリックスを有する２段の少なくとも二重化
されたＡＴＭセルフ・ルーティング反転スイッチングマ
トリックス回路網に関する。
ッチングマトリックスを有する２段の少なくとも二重化
されたＡＴＭセルフ・ルーティング反転スイッチングマ
トリックス回路網に関する。
【０００２】
【従来の技術】電気通信技術の最近の開発、特に広帯域
ディジタル総合サービス網（Ｂ‐ＩＳＤＮ）の開発では
非同期の時分割多重化技術に基づく非同期転送モード
（ＡＴＭ）が重要な役割を演じ、その結果として信号伝
送が、需要に応じてパケット化されたメッセージで占め
られる（それぞれヘッドおよび利用情報部分から成る）
たとえば５３オクテットの一定の長さのセルに分割され
ているビットストリームで行われ、まさに利用情報を伝
達してはならないときには特別な空白セルが伝送され
る。ＡＴＭ交換局では仮想接続、すなわち、実際にメッ
セージパケット（ブロック）を伝達すべきときにのみ経
路区間を利用する接続が構成され、その際に各パケット
はそのヘッドになかんずく特定の仮想接続へのパケット
の一義的対応付けのためにたとえば２オクテットを含ん
でいるアドレスを有している。その際に各パケットはス
イッチングマトリックス回路網への入力端においてその
つどの選択情報の規範に従ってスイッチングマトリック
ス回路網を通るその経路に関する完全な情報を得ること
ができる。この情報によりスイッチングマトリックス要
素は次いでパケットを決定された経路自体に通過接続す
る（セルフ・ルーティング・ネットワーク、たとえば
「テレコム・リポート（ｔｅｌｅｃｏｍｒｅｐｏｒｔ）
１１」（１９８８年），２１０…２１３頁を参照）。
ディジタル総合サービス網（Ｂ‐ＩＳＤＮ）の開発では
非同期の時分割多重化技術に基づく非同期転送モード
（ＡＴＭ）が重要な役割を演じ、その結果として信号伝
送が、需要に応じてパケット化されたメッセージで占め
られる（それぞれヘッドおよび利用情報部分から成る）
たとえば５３オクテットの一定の長さのセルに分割され
ているビットストリームで行われ、まさに利用情報を伝
達してはならないときには特別な空白セルが伝送され
る。ＡＴＭ交換局では仮想接続、すなわち、実際にメッ
セージパケット（ブロック）を伝達すべきときにのみ経
路区間を利用する接続が構成され、その際に各パケット
はそのヘッドになかんずく特定の仮想接続へのパケット
の一義的対応付けのためにたとえば２オクテットを含ん
でいるアドレスを有している。その際に各パケットはス
イッチングマトリックス回路網への入力端においてその
つどの選択情報の規範に従ってスイッチングマトリック
ス回路網を通るその経路に関する完全な情報を得ること
ができる。この情報によりスイッチングマトリックス要
素は次いでパケットを決定された経路自体に通過接続す
る（セルフ・ルーティング・ネットワーク、たとえば
「テレコム・リポート（ｔｅｌｅｃｏｍｒｅｐｏｒｔ）
１１」（１９８８年），２１０…２１３頁を参照）。
【０００３】その際にスイッチングマトリックス回路網
としては、それぞれ（１６×８）スイッチングマトリッ
クス要素により形成された４つのスイッチングマトリッ
クスピラミッドから形成されていてよい（３２×３２）
スイッチングマトリックスを有する２段の反転スイッチ
ングマトリックス回路網を設けることができる（たとえ
ば「ＩＳＳ´９０ Ｐｒｏｃｅｅｄｉｎｇｓ」第１巻、
ペーパーＡ２．３、第１０図を参照）。
としては、それぞれ（１６×８）スイッチングマトリッ
クス要素により形成された４つのスイッチングマトリッ
クスピラミッドから形成されていてよい（３２×３２）
スイッチングマトリックスを有する２段の反転スイッチ
ングマトリックス回路網を設けることができる（たとえ
ば「ＩＳＳ´９０ Ｐｒｏｃｅｅｄｉｎｇｓ」第１巻、
ペーパーＡ２．３、第１０図を参照）。
【０００４】交換装置は実際上中断なしの交換作動を保
証しなければならないので、少なくとも２つの冗長なス
イッチングマトリックスレベルが設けられる。すなわち
スイッチングマトリックス回路網は二重化される（たと
えばヨーロッパ特許出願公開第0384936 号公報を参
照）。
証しなければならないので、少なくとも２つの冗長なス
イッチングマトリックスレベルが設けられる。すなわち
スイッチングマトリックス回路網は二重化される（たと
えばヨーロッパ特許出願公開第0384936 号公報を参
照）。
【０００５】交換局の装置ではいま、先ず制限された加
入者数において、先ず最大容量に構成されないスイッチ
ングマトリックス回路網が必要とされ、それどころか先
ず部分容量にのみ構成されたスイッチングマトリックス
回路網が必要とされることがしばしばあり、その後にこ
の回路網は最大容量に構成されるスイッチングマトリッ
クス回路網に拡張され得る。しかし、このような拡張を
作動中断なしに行い得るためには、一般に２段の反転ス
イッチングマトリックス回路網においてその部分容量構
成の際にも既に最初から最大容量にのみ構成された第２
の（反転）スイッチングマトリックス回路網が設けられ
る。拡張のためには次いで第１のスイッチング段内のス
イッチングマトリックスのみがその最大容量構成まで付
加され、また相応の中間線を介して第２の（反転）スイ
ッチング段のスイッチングマトリックスと接続される。
第２の（反転）スイッチング段の既にスイッチングマト
リックス回路網の部分容量構成の際に設けられてはいる
がまだ必要とされないスイッチングマトリックスはそれ
まで利用されない予備能力を成している。
入者数において、先ず最大容量に構成されないスイッチ
ングマトリックス回路網が必要とされ、それどころか先
ず部分容量にのみ構成されたスイッチングマトリックス
回路網が必要とされることがしばしばあり、その後にこ
の回路網は最大容量に構成されるスイッチングマトリッ
クス回路網に拡張され得る。しかし、このような拡張を
作動中断なしに行い得るためには、一般に２段の反転ス
イッチングマトリックス回路網においてその部分容量構
成の際にも既に最初から最大容量にのみ構成された第２
の（反転）スイッチングマトリックス回路網が設けられ
る。拡張のためには次いで第１のスイッチング段内のス
イッチングマトリックスのみがその最大容量構成まで付
加され、また相応の中間線を介して第２の（反転）スイ
ッチング段のスイッチングマトリックスと接続される。
第２の（反転）スイッチング段の既にスイッチングマト
リックス回路網の部分容量構成の際に設けられてはいる
がまだ必要とされないスイッチングマトリックスはそれ
まで利用されない予備能力を成している。
【０００６】
【発明が解決しようとする課題】本発明の課題は、作動
中断なしに、またこのような予備能力なしに拡張され得
る完全な到達可能性の（２ｎ×２ｎ）スイッチングマト
リックスを有する２段の二重化されたＡＴＭ反転スイッ
チングマトリックス回路網を提供することにある。
中断なしに、またこのような予備能力なしに拡張され得
る完全な到達可能性の（２ｎ×２ｎ）スイッチングマト
リックスを有する２段の二重化されたＡＴＭ反転スイッ
チングマトリックス回路網を提供することにある。
【０００７】
【課題を解決するための手段】この課題は、本発明によ
れば、（２ｎ×２ｎ）のスイッチングマトリックスを有
する２段の少なくとも二重化されたＡＴＭセルフ・ルー
ティング反転スイッチングマトリックス回路網であっ
て、スイッチングマトリックス回路網の最大容量構成の
際にａのスイッチングマトリックスを包含する第１のス
イッチング段の各スイッチングマトリックスがｐの入力
／出力ポートおよびｚの二重中間線（ｐ＋ｚ＝２ｎとす
る）と、また第２のスイッチング段の各スイッチングマ
トリックスが２ｎの二重中間線と接続可能であり、その
際にスイッチングマトリックス回路網の最大容量構成の
際にｂのスイッチングマトリックスを包含する第２のス
イッチング段の各スイッチングマトリックスが少なくと
も１つの二重中間線を介して第１のスイッチング段の各
スイッチングマトリックスと接続されているスイッチン
グマトリックス回路網において、二重中間線の２k の群
（ｋ＝…、２、１、０とする）との第２のスイッチング
段の各スイッチングマトリックスの接続の際に第２のス
イッチング段の各スイッチングマトリックスが第１のス
イッチング段の各スイッチングマトリックスと二重中間
線のこれらの２k の群の各々のそれぞれ少なくとも１つ
の二重中間線を介して接続されており、スイッチングマ
トリックス回路網の部分容量構成の際に第２のスイッチ
ング段が、第１のスイッチング段の最大ａ／ｔのスイッ
チングマトリックスの各々とそれぞれ二重中間線のｔの
群を介して接続されているｂ／ｔのスイッチングマトリ
ックス（ｔ＝２j かつｊ＝…、２、１とする）のみを有
し、それらのうち第２のスイッチング段のなかのｂ／ｅ
のスイッチングマトリックスおよび第１のスイッチング
段のなかの最大ａ／ｅのスイッチングマトリックスへの
拡張の際に、先に存在するスイッチングマトリックスの
間にそれぞれ、第２のスイッチング段の先に存在するス
イッチングマトリックスを第１のスイッチング段に付け
加わるスイッチングマトリックスと接続する二重中間線
により満たされる二重中間線のｅの群（ｅ＝２i かつｉ
＝…、２、１、０；ｉ＜ｊとする）のみが残留し、また
それ以外のｔ−ｅの群は第２のスイッチング段に付け加
えられたスイッチングマトリックスを第１のスイッチン
グ段の先に存在するスイッチングマトリックスと、同じ
くそれぞれ、それらにより互いに接続されるスイッチン
グマトリックスのなかで先に存在するスイッチングマト
リックスの間に残留しなかった二重中間線がこれらによ
り互いに以前の部分容量構成状態で接続されたスイッチ
ングマトリックスのなかで有した接続位置と等しい接続
位置を有し、また相応の仕方で第２のスイッチング段に
付け加えられたスイッチングマトリックスを第１のスイ
ッチング段に付け加わるスイッチングマトリックスと接
続する二重中間線により満たされる二重中間線のｅの群
を介して接続し、また第２のスイッチング段の各スイッ
チングマトリックスのなかでスイッチングマトリックス
回路網の拡張の際に持続する各接続に対して二重中間線
の同一の群の二重中間線のみが占められることを特徴と
する（２ｎ×２ｎ）のスイッチングマトリックスを有す
る２段の少なくとも二重化されたＡＴＭセルフ・ルーテ
ィング反転スイッチングマトリックス回路網により解決
される。
れば、（２ｎ×２ｎ）のスイッチングマトリックスを有
する２段の少なくとも二重化されたＡＴＭセルフ・ルー
ティング反転スイッチングマトリックス回路網であっ
て、スイッチングマトリックス回路網の最大容量構成の
際にａのスイッチングマトリックスを包含する第１のス
イッチング段の各スイッチングマトリックスがｐの入力
／出力ポートおよびｚの二重中間線（ｐ＋ｚ＝２ｎとす
る）と、また第２のスイッチング段の各スイッチングマ
トリックスが２ｎの二重中間線と接続可能であり、その
際にスイッチングマトリックス回路網の最大容量構成の
際にｂのスイッチングマトリックスを包含する第２のス
イッチング段の各スイッチングマトリックスが少なくと
も１つの二重中間線を介して第１のスイッチング段の各
スイッチングマトリックスと接続されているスイッチン
グマトリックス回路網において、二重中間線の２k の群
（ｋ＝…、２、１、０とする）との第２のスイッチング
段の各スイッチングマトリックスの接続の際に第２のス
イッチング段の各スイッチングマトリックスが第１のス
イッチング段の各スイッチングマトリックスと二重中間
線のこれらの２k の群の各々のそれぞれ少なくとも１つ
の二重中間線を介して接続されており、スイッチングマ
トリックス回路網の部分容量構成の際に第２のスイッチ
ング段が、第１のスイッチング段の最大ａ／ｔのスイッ
チングマトリックスの各々とそれぞれ二重中間線のｔの
群を介して接続されているｂ／ｔのスイッチングマトリ
ックス（ｔ＝２j かつｊ＝…、２、１とする）のみを有
し、それらのうち第２のスイッチング段のなかのｂ／ｅ
のスイッチングマトリックスおよび第１のスイッチング
段のなかの最大ａ／ｅのスイッチングマトリックスへの
拡張の際に、先に存在するスイッチングマトリックスの
間にそれぞれ、第２のスイッチング段の先に存在するス
イッチングマトリックスを第１のスイッチング段に付け
加わるスイッチングマトリックスと接続する二重中間線
により満たされる二重中間線のｅの群（ｅ＝２i かつｉ
＝…、２、１、０；ｉ＜ｊとする）のみが残留し、また
それ以外のｔ−ｅの群は第２のスイッチング段に付け加
えられたスイッチングマトリックスを第１のスイッチン
グ段の先に存在するスイッチングマトリックスと、同じ
くそれぞれ、それらにより互いに接続されるスイッチン
グマトリックスのなかで先に存在するスイッチングマト
リックスの間に残留しなかった二重中間線がこれらによ
り互いに以前の部分容量構成状態で接続されたスイッチ
ングマトリックスのなかで有した接続位置と等しい接続
位置を有し、また相応の仕方で第２のスイッチング段に
付け加えられたスイッチングマトリックスを第１のスイ
ッチング段に付け加わるスイッチングマトリックスと接
続する二重中間線により満たされる二重中間線のｅの群
を介して接続し、また第２のスイッチング段の各スイッ
チングマトリックスのなかでスイッチングマトリックス
回路網の拡張の際に持続する各接続に対して二重中間線
の同一の群の二重中間線のみが占められることを特徴と
する（２ｎ×２ｎ）のスイッチングマトリックスを有す
る２段の少なくとも二重化されたＡＴＭセルフ・ルーテ
ィング反転スイッチングマトリックス回路網により解決
される。
【０００８】本発明は、本発明の別の実施態様で、先ず
二重化されたスイッチングマトリックス回路網の一方の
（冗長な）レベルが不作動状態にされ、また第２のスイ
ッチング段のなかの（ｂ／ｅ−ｂ／ｔ）のスイッチング
マトリックスの付加と、それらにより互いに接続される
スイッチングマトリックスのなかでこれらにより以前の
部分容量構成状態で互いに接続されたスイッチングマト
リックスのなかの拡張の際に先に存在すスイッチングマ
トリックスの間に残留しない二重中間線の接続位置と等
しい接続位置を有する二重中間線の少なくとも１つの群
のそれぞれ少なくとも１つの二重中間線を介しての第１
のスイッチング段の各スイッチングマトリックスとの第
２のスイッチング段の各付加されたスイッチングマトリ
ックスの接続とにより拡張され、またその再始動の後に
等しい過程がスイッチングマトリックス回路網の他方の
（冗長）レベルにおいて実行されることによって、スイ
ッチングマトリックス回路網の部分容量構成の際に第２
の（反転）スイッチング段も最初から最大容量に構成し
なくてよく、またそれにもかかわらず、作動中断なし
に、従ってまたまさに存在する接続の喪失なしに、二重
化されたスイッチングマトリックス回路網の両（冗長）
レベルに対して同一の変更されないセルフ・ルーティン
グヘッダーにおいて（第１のスイッチング段も第２のス
イッチング段も事後装備することにより）拡張を行い得
るという利点をもたらす。
二重化されたスイッチングマトリックス回路網の一方の
（冗長な）レベルが不作動状態にされ、また第２のスイ
ッチング段のなかの（ｂ／ｅ−ｂ／ｔ）のスイッチング
マトリックスの付加と、それらにより互いに接続される
スイッチングマトリックスのなかでこれらにより以前の
部分容量構成状態で互いに接続されたスイッチングマト
リックスのなかの拡張の際に先に存在すスイッチングマ
トリックスの間に残留しない二重中間線の接続位置と等
しい接続位置を有する二重中間線の少なくとも１つの群
のそれぞれ少なくとも１つの二重中間線を介しての第１
のスイッチング段の各スイッチングマトリックスとの第
２のスイッチング段の各付加されたスイッチングマトリ
ックスの接続とにより拡張され、またその再始動の後に
等しい過程がスイッチングマトリックス回路網の他方の
（冗長）レベルにおいて実行されることによって、スイ
ッチングマトリックス回路網の部分容量構成の際に第２
の（反転）スイッチング段も最初から最大容量に構成し
なくてよく、またそれにもかかわらず、作動中断なし
に、従ってまたまさに存在する接続の喪失なしに、二重
化されたスイッチングマトリックス回路網の両（冗長）
レベルに対して同一の変更されないセルフ・ルーティン
グヘッダーにおいて（第１のスイッチング段も第２のス
イッチング段も事後装備することにより）拡張を行い得
るという利点をもたらす。
【０００９】
【実施例】図面により以下本発明を詳細に説明する。
【００１０】図１に概要を示されているＡＴＭ反転スイ
ッチングマトリックス回路網は、部分容量構成状態でａ
／ｔのスイッチングマトリックス（ｔ＝２j かつｊ＝
…、２、１とする）、たとえばａ／ｔ＝ａ／２＝４のス
イッチングマトリックスＡ１、Ａ２、Ａ３、Ａ４を装備
された第１のスイッチング段Ａと、ｂ／ｔのスイッチン
グマトリックス、たとえばｂ／ｔ＝ｂ／２＝２のスイッ
チングマトリックスＢ１、Ｂ２を装備された第２のスイ
ッチング段Ｂとを有する。スイッチングマトリックスは
その際に、図面を見やすくするため、（８×８）‐スイ
ッチングマトリックスとして示されているが、実際には
たとえば、たとえば「ＩＳＳ´９０ Ｐｒｏｃｅｅｄｉ
ｎｇｓ」第I巻、第１０５…１１０頁、第１０図から知
られているように、４つのいわゆる（１６×８）スイッ
チングマトリックス要素から成るいわゆるＳＭ３２モジ
ュールとして形成できるそれぞれ３２の入力／出力端を
有する（３２×３２）スイッチングマトリックスを設け
ることができる。スイッチング段Ａの各スイッチングマ
トリックスＡ１、…、Ａ４は図１のようにｐ＝４の双方
向入力／出力ポートおよびｚ＝４の二重中間線と接続さ
れている。スイッチング段Ｂの各スイッチングマトリッ
クスＢ１およびＢ２は図１のように二重中間線の２k の
群（ｋ＝…、２、１、０とする）、たとえば二重中間線
１１Ｘ１１、２１Ｘ３１、３１Ｘ５１、４１Ｘ７１；１
３Ｖ２１、２３Ｖ４１、３３Ｖ６１、４３Ｖ８１；また
は１２Ｘ１２、２２Ｘ３２、３２Ｘ５２、４２Ｘ７２；
１４Ｖ２２、２４Ｖ４２、３４Ｖ６２、４４Ｖ８２の２
k ＝２1 ＝２の群（ＸおよびＶ）と接続されている。そ
の際にスイッチング段Ｂの各スイッチングマトリックス
（たとえばＢ１）はスイッチング段Ａの各スイッチング
マトリックス（たとえばＡ１）とそれぞれ二重中間線の
ｔ＝２1 ＝２の群の各々の少なくとも１つの二重中間線
（たとえば１１Ｘ１１および１３Ｖ２１）を介して接続
されており、その際に、図面を見やすくするため、図１
に概要を示されているスイッチングマトリックス回路網
ではスイッチング段Ｂの各スイッチングマトリックスは
スイッチング段Ａの各スイッチングマトリックスと二重
中間線の各群（ＸおよびＶ）のそれぞれまさに１つの二
重中間線（１１Ｘ１１および１３Ｖ２１）を介して接続
されている。
ッチングマトリックス回路網は、部分容量構成状態でａ
／ｔのスイッチングマトリックス（ｔ＝２j かつｊ＝
…、２、１とする）、たとえばａ／ｔ＝ａ／２＝４のス
イッチングマトリックスＡ１、Ａ２、Ａ３、Ａ４を装備
された第１のスイッチング段Ａと、ｂ／ｔのスイッチン
グマトリックス、たとえばｂ／ｔ＝ｂ／２＝２のスイッ
チングマトリックスＢ１、Ｂ２を装備された第２のスイ
ッチング段Ｂとを有する。スイッチングマトリックスは
その際に、図面を見やすくするため、（８×８）‐スイ
ッチングマトリックスとして示されているが、実際には
たとえば、たとえば「ＩＳＳ´９０ Ｐｒｏｃｅｅｄｉ
ｎｇｓ」第I巻、第１０５…１１０頁、第１０図から知
られているように、４つのいわゆる（１６×８）スイッ
チングマトリックス要素から成るいわゆるＳＭ３２モジ
ュールとして形成できるそれぞれ３２の入力／出力端を
有する（３２×３２）スイッチングマトリックスを設け
ることができる。スイッチング段Ａの各スイッチングマ
トリックスＡ１、…、Ａ４は図１のようにｐ＝４の双方
向入力／出力ポートおよびｚ＝４の二重中間線と接続さ
れている。スイッチング段Ｂの各スイッチングマトリッ
クスＢ１およびＢ２は図１のように二重中間線の２k の
群（ｋ＝…、２、１、０とする）、たとえば二重中間線
１１Ｘ１１、２１Ｘ３１、３１Ｘ５１、４１Ｘ７１；１
３Ｖ２１、２３Ｖ４１、３３Ｖ６１、４３Ｖ８１；また
は１２Ｘ１２、２２Ｘ３２、３２Ｘ５２、４２Ｘ７２；
１４Ｖ２２、２４Ｖ４２、３４Ｖ６２、４４Ｖ８２の２
k ＝２1 ＝２の群（ＸおよびＶ）と接続されている。そ
の際にスイッチング段Ｂの各スイッチングマトリックス
（たとえばＢ１）はスイッチング段Ａの各スイッチング
マトリックス（たとえばＡ１）とそれぞれ二重中間線の
ｔ＝２1 ＝２の群の各々の少なくとも１つの二重中間線
（たとえば１１Ｘ１１および１３Ｖ２１）を介して接続
されており、その際に、図面を見やすくするため、図１
に概要を示されているスイッチングマトリックス回路網
ではスイッチング段Ｂの各スイッチングマトリックスは
スイッチング段Ａの各スイッチングマトリックスと二重
中間線の各群（ＸおよびＶ）のそれぞれまさに１つの二
重中間線（１１Ｘ１１および１３Ｖ２１）を介して接続
されている。
【００１１】言及すべきこととして、図１には、個々の
（冗長）レベルがそれぞれ完全なトラフィックを有する
ことができ、またそれぞれ作動中断なしにスイッチオフ
およびスイッチオンされ得る２つまたはそれ以上の並列
なレベルを有する、すなわち二重化または多重化された
冗長なスイッチングマトリックス回路網の一方の（冗
長）レベルのみが示されている。フィーダ線から供給さ
れ、その際にそれぞれスイッチングマトリックス回路網
の前で完全な経路情報を付け加えられたメッセージパケ
ット（ＡＴＭセル）はその際にそれらの相応の二重化ま
たは多重化の後に互いに並列なスイッチングマトリック
ス回路網レベルを介してそのつどの仮想接続に対して問
題となるサービス線へ伝送され、またそこで再びそれぞ
れＡＴＭセルへ戻され得る。このことはそれ自体（ヨー
ロッパ特許出願公開第0384936 号公報から知られてお
り、従ってここでは詳細に説明する必要はない。加えて
特に言及すべきこととして、２つの入力／出力端（ポー
ト）、たとえばポートＰ１およびＰ１６の各接続に対す
るスイッチングマトリックス回路網（冗長）レベルのな
かの経路探索の際にはスイッチング段Ｂのそのつどのス
イッチングマトリックス、たとえばスイッチングマトリ
ックスＢ１のなかで、場合によっては二重中間線の同一
の群の二重中間線（たとえば二重中間線１１Ｘ１１およ
び４１Ｘ７１、または二重中間線１３Ｖ２１および４３
Ｖ８１）のみが占められる。
（冗長）レベルがそれぞれ完全なトラフィックを有する
ことができ、またそれぞれ作動中断なしにスイッチオフ
およびスイッチオンされ得る２つまたはそれ以上の並列
なレベルを有する、すなわち二重化または多重化された
冗長なスイッチングマトリックス回路網の一方の（冗
長）レベルのみが示されている。フィーダ線から供給さ
れ、その際にそれぞれスイッチングマトリックス回路網
の前で完全な経路情報を付け加えられたメッセージパケ
ット（ＡＴＭセル）はその際にそれらの相応の二重化ま
たは多重化の後に互いに並列なスイッチングマトリック
ス回路網レベルを介してそのつどの仮想接続に対して問
題となるサービス線へ伝送され、またそこで再びそれぞ
れＡＴＭセルへ戻され得る。このことはそれ自体（ヨー
ロッパ特許出願公開第0384936 号公報から知られてお
り、従ってここでは詳細に説明する必要はない。加えて
特に言及すべきこととして、２つの入力／出力端（ポー
ト）、たとえばポートＰ１およびＰ１６の各接続に対す
るスイッチングマトリックス回路網（冗長）レベルのな
かの経路探索の際にはスイッチング段Ｂのそのつどのス
イッチングマトリックス、たとえばスイッチングマトリ
ックスＢ１のなかで、場合によっては二重中間線の同一
の群の二重中間線（たとえば二重中間線１１Ｘ１１およ
び４１Ｘ７１、または二重中間線１３Ｖ２１および４３
Ｖ８１）のみが占められる。
【００１２】図１に概要を示されているスイッチングマ
トリックス回路網の拡張は、スイッチング段Ａのすべて
の双方向ポートＰ１、…、Ｐ１６が接続されており、ま
た別の構成が必要とされるときに必要である。本発明は
いまスイッチング段Ｂのスイッチングマトリックスの
（２j-i ）重化（ｊ＝…、２、１かつｉ＝…、１、０；
ｉ＜ｊとする）、すなわち二重中間線群の数の同時の、
場合によっては多重の、半減およびスイッチング段Ａと
スイッチング段Ｂとの間の二重中間線群の充満の際にス
イッチングマトリックス数の場合によっては多重の倍増
を可能にし、その後にスイッチング段Ａが現在の需要に
相応して事後装備され得る。
トリックス回路網の拡張は、スイッチング段Ａのすべて
の双方向ポートＰ１、…、Ｐ１６が接続されており、ま
た別の構成が必要とされるときに必要である。本発明は
いまスイッチング段Ｂのスイッチングマトリックスの
（２j-i ）重化（ｊ＝…、２、１かつｉ＝…、１、０；
ｉ＜ｊとする）、すなわち二重中間線群の数の同時の、
場合によっては多重の、半減およびスイッチング段Ａと
スイッチング段Ｂとの間の二重中間線群の充満の際にス
イッチングマトリックス数の場合によっては多重の倍増
を可能にし、その後にスイッチング段Ａが現在の需要に
相応して事後装備され得る。
【００１３】例として図１による１６のポートＰ１、
…、Ｐ１６を例として図３による最大３２のポートＰ
１、…、Ｐ１６、Ｐ１７、…、Ｐ３２に拡張する際に
は、スイッチング段の先ず４つのスイッチングマトリッ
クスＡ１、…、Ａ４（図１および図２中）に、先にスイ
ッチング段Ｂの相応のスイッチングマトリックスＢ３、
Ｂ４（図１および図２中）が付け加えられている後に、
最大４つの別のスイッチングマトリックスＡ５、…、Ａ
８（図２中）が付け加えられ得る。
…、Ｐ１６を例として図３による最大３２のポートＰ
１、…、Ｐ１６、Ｐ１７、…、Ｐ３２に拡張する際に
は、スイッチング段の先ず４つのスイッチングマトリッ
クスＡ１、…、Ａ４（図１および図２中）に、先にスイ
ッチング段Ｂの相応のスイッチングマトリックスＢ３、
Ｂ４（図１および図２中）が付け加えられている後に、
最大４つの別のスイッチングマトリックスＡ５、…、Ａ
８（図２中）が付け加えられ得る。
【００１４】先に、図１によるスイッチングマトリック
ス回路網の部分容量構成の際に、スイッチング段Ｂのｂ
／ｔ＝２のスイッチングマトリックスＢ１、Ｂ２がスイ
ッチング段Ａのａ／ｔ＝４のスイッチングマトリックス
Ａ１、…、Ａ４の各々とそれぞれ二重中間線のｔ＝２の
群（Ｘ、Ｖ）を介して接続されたならば、これらのうち
スイッチング段Ｂのなかのｂ／ｅのスイッチングマトリ
ックス（ｅ＝２i かつｉ＝…、２、１、０；ｉ＜ｊとす
る）およびスイッチング段Ａのなかの最大ａ／ｅのスイ
ッチングマトリックスへの拡張の際に先に存在するスイ
ッチングマトリックスの間に、スイッチング段Ｂの先に
存在するスイッチング段Ｂ１、Ｂ２をスイッチング段Ａ
に付け加わるスイッチングマトリックスと接続する二重
中間線により満たされるべき二重中間線のｅの群のみが
残留する。図３による実施例ではｅ＝１であり（このこ
とは同時に、スイッチングマトリックス回路網がその最
大容量構成に達していることを意味する）、またこうし
て先に存在するスイッチングマトリックスＡ１、…、Ａ
４；Ｂ１、Ｂ２の間にスイッチング段Ｂの先に存在する
スイッチングマトリックスＢ１、Ｂ２をスイッチング段
Ａの図３により付け加わるスイッチングマトリックスＡ
５、…、Ａ８と接続する二重中間線５３Ｕ２１、６３Ｕ
４１、７４Ｕ６１、８３Ｕ８１および５４Ｕ２２、６４
Ｕ４２、７４Ｕ６２、８４Ｕ８２によりその際に満たさ
れている二重中間線１１Ｘ１１、…、４２Ｘ７２の群
（Ｘ＋Ｕ）のみが残留する。
ス回路網の部分容量構成の際に、スイッチング段Ｂのｂ
／ｔ＝２のスイッチングマトリックスＢ１、Ｂ２がスイ
ッチング段Ａのａ／ｔ＝４のスイッチングマトリックス
Ａ１、…、Ａ４の各々とそれぞれ二重中間線のｔ＝２の
群（Ｘ、Ｖ）を介して接続されたならば、これらのうち
スイッチング段Ｂのなかのｂ／ｅのスイッチングマトリ
ックス（ｅ＝２i かつｉ＝…、２、１、０；ｉ＜ｊとす
る）およびスイッチング段Ａのなかの最大ａ／ｅのスイ
ッチングマトリックスへの拡張の際に先に存在するスイ
ッチングマトリックスの間に、スイッチング段Ｂの先に
存在するスイッチング段Ｂ１、Ｂ２をスイッチング段Ａ
に付け加わるスイッチングマトリックスと接続する二重
中間線により満たされるべき二重中間線のｅの群のみが
残留する。図３による実施例ではｅ＝１であり（このこ
とは同時に、スイッチングマトリックス回路網がその最
大容量構成に達していることを意味する）、またこうし
て先に存在するスイッチングマトリックスＡ１、…、Ａ
４；Ｂ１、Ｂ２の間にスイッチング段Ｂの先に存在する
スイッチングマトリックスＢ１、Ｂ２をスイッチング段
Ａの図３により付け加わるスイッチングマトリックスＡ
５、…、Ａ８と接続する二重中間線５３Ｕ２１、６３Ｕ
４１、７４Ｕ６１、８３Ｕ８１および５４Ｕ２２、６４
Ｕ４２、７４Ｕ６２、８４Ｕ８２によりその際に満たさ
れている二重中間線１１Ｘ１１、…、４２Ｘ７２の群
（Ｘ＋Ｕ）のみが残留する。
【００１５】それ以外のｔ−ｅの群はスイッチング段Ｂ
の付け加えられたスイッチングマトリックスをスイッチ
ング段Ａの各スイッチングマトリックスと、同じくそれ
ぞれ、それらにより互いに接続されるスイッチングマト
リックスのなかで拡張の際に先に存在するスイッチング
マトリックスの間に残留しなかった二重中間線がこれら
により互いに以前の部分容量構成状態で接続されたスイ
ッチングマトリックスのなかで有した接続位置と等しい
接続位置を有する二重中間線のｅの群を介して接続す
る。図２による実施例では二重中間線１３Ｖ２３、２３
Ｖ４３、３３Ｖ６３、４３Ｖ８３および１４Ｖ２４、２
４Ｖ４４、３４Ｖ６４、４４Ｖ８４はスイッチング段Ｂ
に付け加えられたスイッチングマトリックスＢ３および
Ｂ４をスイッチング段Ａの既に先に存在するスイッチン
グマトリックスＡ１、…、Ａ４と接続し、その際に、こ
れらの二重中間線により互いに接続されるスイッチング
マトリックスのなかの接続位置、たとえば二重中間線１
３Ｖ２３に対してスイッチングマトリックスＡ１のなか
の接続位置３およびスイッチングマトリックスＢ３のな
かの接続位置２は、相応の二重中間線（たとえば二重中
間線１３Ｖ２１）がこれらにより以前の部分容量構成状
態で互いに接続されたスイッチングマトリックスのなか
で、たとえばスイッチングマトリックスＡ１およびＢ１
のなかで有した（スイッチングマトリックスＡ１のなか
の）接続位置３および（スイッチングマトリックスＢ１
のなかの）接続位置３に等しい。個々のセルの経路情報
（セルフ・ルーティングヘッダー）はその際に二重中間
線に対して拡張の前後でそれぞれ同じものである。
の付け加えられたスイッチングマトリックスをスイッチ
ング段Ａの各スイッチングマトリックスと、同じくそれ
ぞれ、それらにより互いに接続されるスイッチングマト
リックスのなかで拡張の際に先に存在するスイッチング
マトリックスの間に残留しなかった二重中間線がこれら
により互いに以前の部分容量構成状態で接続されたスイ
ッチングマトリックスのなかで有した接続位置と等しい
接続位置を有する二重中間線のｅの群を介して接続す
る。図２による実施例では二重中間線１３Ｖ２３、２３
Ｖ４３、３３Ｖ６３、４３Ｖ８３および１４Ｖ２４、２
４Ｖ４４、３４Ｖ６４、４４Ｖ８４はスイッチング段Ｂ
に付け加えられたスイッチングマトリックスＢ３および
Ｂ４をスイッチング段Ａの既に先に存在するスイッチン
グマトリックスＡ１、…、Ａ４と接続し、その際に、こ
れらの二重中間線により互いに接続されるスイッチング
マトリックスのなかの接続位置、たとえば二重中間線１
３Ｖ２３に対してスイッチングマトリックスＡ１のなか
の接続位置３およびスイッチングマトリックスＢ３のな
かの接続位置２は、相応の二重中間線（たとえば二重中
間線１３Ｖ２１）がこれらにより以前の部分容量構成状
態で互いに接続されたスイッチングマトリックスのなか
で、たとえばスイッチングマトリックスＡ１およびＢ１
のなかで有した（スイッチングマトリックスＡ１のなか
の）接続位置３および（スイッチングマトリックスＢ１
のなかの）接続位置３に等しい。個々のセルの経路情報
（セルフ・ルーティングヘッダー）はその際に二重中間
線に対して拡張の前後でそれぞれ同じものである。
【００１６】図３によりスイッチング段Ａのなかにスイ
ッチングマトリックスＡ５、…Ａ８が付け加わるなら
ば、二重中間線…Ｖ…を含んでいる二重中間線群（Ｖ＋
Ｙ）は相応の仕方でスイッチング段Ｂの図２により付け
加えられたスイッチングマトリックスをスイッチング段
Ａの図３により付け加わるスイッチングマトリックスと
接続する二重中間線ににより満たされる。図３による実
施例ではこれらは二重中間線５１Ｖ１３、６１Ｖ３３、
７１Ｖ５３、８１Ｖ７３および５２Ｙ１４、６２Ｙ３
２、７２Ｙ５４、８２Ｙ７４である。
ッチングマトリックスＡ５、…Ａ８が付け加わるなら
ば、二重中間線…Ｖ…を含んでいる二重中間線群（Ｖ＋
Ｙ）は相応の仕方でスイッチング段Ｂの図２により付け
加えられたスイッチングマトリックスをスイッチング段
Ａの図３により付け加わるスイッチングマトリックスと
接続する二重中間線ににより満たされる。図３による実
施例ではこれらは二重中間線５１Ｖ１３、６１Ｖ３３、
７１Ｖ５３、８１Ｖ７３および５２Ｙ１４、６２Ｙ３
２、７２Ｙ５４、８２Ｙ７４である。
【００１７】多数の（冗長）レベルを有し、それらのう
ちの１つが図１、図２および図３中に示されているスイ
ッチングマトリックス回路網では拡張は下記の仕方で進
行する。その他の点ではそれ自体公知の仕方で行われる
経路探索の際にスイッチング段Ｂの各スイッチングマト
リックスのなかで少なくとも時間的に拡張段階のなかに
達する各接続に対して、すなわち半永久的接続に対して
最初から、またその他の接続に対して少なくとも拡張段
階に入る前の適時に、中間線（図１および図２中の１１
Ｘ１１、４１Ｘ７１；１２Ｘ１２、…、４２Ｘ７２また
は図１中の１３Ｖ２１、…、４３Ｖ８１；１４Ｖ２２、
…、４４Ｖ８２および図２中の１３Ｖ２３、…、４３Ｖ
８３；１４Ｖ２４、…、４４Ｖ８４）の同一の群（Ｘま
たはＶ）の二重中間線のみが占められることから出発し
て、先ずスイッチングマトリックス回路網の（冗長）レ
ベルは不作動状態にされるが、他方のレベルは作動中断
なしに継続動作し得る。原理的に図２から明らかなよう
に、スイッチオフされた（冗長）レベルのなかで次いで
スイッチング段Ｂの追加的なスイッチングマトリックス
（図２中のＢ３、Ｂ４）が組み入れられ、また中間線の
配線が再構成され得る。ここに示されている例では、ス
イッチング段ＡのスイッチングマトリックスＡ１、Ａ２
とスイッチング段ＢのスイッチングマトリックスＢ１、
Ｂ２との間の群Ｘの二重中間線は持続されるが、群Ｖの
二重中間線はいまやスイッチング段Ａのスイッチングマ
トリックスＡ１、Ａ２をスイッチング段Ｂに付け加えら
れたスイッチングマトリックスＢ１、Ｂ２と接続し、そ
の際に、これらの二重中間線により互いに接続されたス
イッチングマトリックスのなかの接続位置、たとえば二
重中間線１３Ｖ２３に対してはスイッチングマトリック
スＡ１のなかの接続位置３およびスイッチングマトリッ
クスＢ３のなかの接続位置２は、相応の二重中間線（た
とえば二重中間線１３Ｖ２１）がこれらにより先の部分
容量構成状態で互いに接続されたスイッチングマトリッ
クス、たとえばスイッチングマトリックスＡ１およびＢ
１のなかで有した接続位置３（スイッチングマトリック
スＡ１のなか）および２（スイッチングマトリックスＢ
１のなか）に等しい。その後に、また場合によっては実
行されるオフライン検査の後に、スイッチングマトリッ
クス回路網の拡張された（冗長）レベルが再び作動状態
にされ、また等しい手順が第２の冗長レベルに対して
（またその後に場合によっては存在する他の各冗長レベ
ルに対して）実行される。
ちの１つが図１、図２および図３中に示されているスイ
ッチングマトリックス回路網では拡張は下記の仕方で進
行する。その他の点ではそれ自体公知の仕方で行われる
経路探索の際にスイッチング段Ｂの各スイッチングマト
リックスのなかで少なくとも時間的に拡張段階のなかに
達する各接続に対して、すなわち半永久的接続に対して
最初から、またその他の接続に対して少なくとも拡張段
階に入る前の適時に、中間線（図１および図２中の１１
Ｘ１１、４１Ｘ７１；１２Ｘ１２、…、４２Ｘ７２また
は図１中の１３Ｖ２１、…、４３Ｖ８１；１４Ｖ２２、
…、４４Ｖ８２および図２中の１３Ｖ２３、…、４３Ｖ
８３；１４Ｖ２４、…、４４Ｖ８４）の同一の群（Ｘま
たはＶ）の二重中間線のみが占められることから出発し
て、先ずスイッチングマトリックス回路網の（冗長）レ
ベルは不作動状態にされるが、他方のレベルは作動中断
なしに継続動作し得る。原理的に図２から明らかなよう
に、スイッチオフされた（冗長）レベルのなかで次いで
スイッチング段Ｂの追加的なスイッチングマトリックス
（図２中のＢ３、Ｂ４）が組み入れられ、また中間線の
配線が再構成され得る。ここに示されている例では、ス
イッチング段ＡのスイッチングマトリックスＡ１、Ａ２
とスイッチング段ＢのスイッチングマトリックスＢ１、
Ｂ２との間の群Ｘの二重中間線は持続されるが、群Ｖの
二重中間線はいまやスイッチング段Ａのスイッチングマ
トリックスＡ１、Ａ２をスイッチング段Ｂに付け加えら
れたスイッチングマトリックスＢ１、Ｂ２と接続し、そ
の際に、これらの二重中間線により互いに接続されたス
イッチングマトリックスのなかの接続位置、たとえば二
重中間線１３Ｖ２３に対してはスイッチングマトリック
スＡ１のなかの接続位置３およびスイッチングマトリッ
クスＢ３のなかの接続位置２は、相応の二重中間線（た
とえば二重中間線１３Ｖ２１）がこれらにより先の部分
容量構成状態で互いに接続されたスイッチングマトリッ
クス、たとえばスイッチングマトリックスＡ１およびＢ
１のなかで有した接続位置３（スイッチングマトリック
スＡ１のなか）および２（スイッチングマトリックスＢ
１のなか）に等しい。その後に、また場合によっては実
行されるオフライン検査の後に、スイッチングマトリッ
クス回路網の拡張された（冗長）レベルが再び作動状態
にされ、また等しい手順が第２の冗長レベルに対して
（またその後に場合によっては存在する他の各冗長レベ
ルに対して）実行される。
【００１８】ルーティング情報は新しい構成を有する個
々の利用接続に対して変化しないので、交換側の制御の
観点から部分容量構成および拡張された構成は、既に拡
張の前に存在したスイッチング段Ａのすべてのスイッチ
ングマトリックス（Ａ１、…、Ａ４）に対して等しく、
また拡張段階の間にも接続が構成および解除され得る。
々の利用接続に対して変化しないので、交換側の制御の
観点から部分容量構成および拡張された構成は、既に拡
張の前に存在したスイッチング段Ａのすべてのスイッチ
ングマトリックス（Ａ１、…、Ａ４）に対して等しく、
また拡張段階の間にも接続が構成および解除され得る。
【００１９】最後になお下記のことに言及しておく。以
上では本発明は図１ないし図３により２倍へのスイッチ
ングマトリックス回路網の拡張を例として説明され、そ
れによって実施例では同時にスイッチングマトリックス
回路網の最大容量構成が達成される。相応の仕方でスイ
ッチングマトリックス回路網は、たとえば図５に概要を
示されている最大２５６の双方向ポートを有するスイッ
チングマトリックス回路網への図４に概要を示されてい
る最大１２８の双方向ポートを有するスイッチングマト
リックス回路網の構成の場合がそうであるように、より
低い部分容量構成状態からより高い部分容量構成状態へ
も拡張され得るし、または図６に概要を示されている最
大５２８の双方向ポートを有するスイッチングマトリッ
クス回路網への図４に概要を示されているスイッチング
マトリックス回路網の構成の場合がそうであるように、
１よりも大きい２のベキ乗にも拡張され得る。
上では本発明は図１ないし図３により２倍へのスイッチ
ングマトリックス回路網の拡張を例として説明され、そ
れによって実施例では同時にスイッチングマトリックス
回路網の最大容量構成が達成される。相応の仕方でスイ
ッチングマトリックス回路網は、たとえば図５に概要を
示されている最大２５６の双方向ポートを有するスイッ
チングマトリックス回路網への図４に概要を示されてい
る最大１２８の双方向ポートを有するスイッチングマト
リックス回路網の構成の場合がそうであるように、より
低い部分容量構成状態からより高い部分容量構成状態へ
も拡張され得るし、または図６に概要を示されている最
大５２８の双方向ポートを有するスイッチングマトリッ
クス回路網への図４に概要を示されているスイッチング
マトリックス回路網の構成の場合がそうであるように、
１よりも大きい２のベキ乗にも拡張され得る。
【図１】部分容量構成の状態での２段のＡＴＭ反転スイ
ッチングマトリックス回路網の実施例。
ッチングマトリックス回路網の実施例。
【図２】拡張後の２段のＡＴＭ反転スイッチングマトリ
ックス回路網の実施例。
ックス回路網の実施例。
【図３】拡張後の２段のＡＴＭ反転スイッチングマトリ
ックス回路網の実施例。
ックス回路網の実施例。
【図４】異なる構成状態のスイッチングマトリックス回
路網。
路網。
【図５】異なる構成状態のスイッチングマトリックス回
路網。
路網。
【図６】異なる構成状態のスイッチングマトリックス回
路網。
路網。
Ａ 第１のスイッチング段 Ｂ 第２のスイッチング段 Ａ１〜Ａ８、Ｂ１〜Ｂ４ スイッチングマトリックス
Claims (3)
- 【請求項１】 （２ｎ×２ｎ）のスイッチングマトリッ
クスを有する２段の少なくとも二重化されたＡＴＭセル
フ・ルーティング反転スイッチングマトリックス回路網
であって、 スイッチングマトリックス回路網の最大容量構成の際に
ａのスイッチングマトリックスを包含する第１のスイッ
チング段（Ａ）の各スイッチングマトリックス（Ａ１、
…）がｐの入力／出力ポートおよびｚの二重中間線（ｐ
＋ｚ＝２ｎとする）と、また第２のスイッチング段
（Ｂ）の各スイッチングマトリックス（Ｂ１、…）が２
ｎの二重中間線と接続可能であり、 その際にスイッチングマトリックス回路網の最大容量構
成の際にｂのスイッチングマトリックスを包含する第２
のスイッチング段（Ｂ）の各スイッチングマトリックス
（Ｂ１、…）が少なくとも１つの二重中間線（１１Ｘ１
１）を介して第１のスイッチング段（Ａ）の各スイッチ
ングマトリックス（Ａ１、…）と接続されているスイッ
チングマトリックス回路網において、 二重中間線（１１Ｘ１１、…）の２k の群（Ｘ；Ｖ）
（ｋ＝…、２、１、０とする）との第２のスイッチング
段（Ｂ）の各スイッチングマトリックス（Ｂ１、…）の
接続の際に第２のスイッチング段（Ｂ）の各スイッチン
グマトリックス（Ｂ１、…）が第１のスイッチング段
（Ａ）の各スイッチングマトリックス（Ａ１、…）と二
重中間線のこれらの２k の群（Ｘ；Ｖ）の各々のそれぞ
れ少なくとも１つの二重中間線（１１Ｘ１１、１３Ｖ２
１）を介して接続されており、 スイッチングマトリックス回路網の部分容量構成の際に
第２のスイッチング段（Ｂ）が、第１のスイッチング段
（Ａ）の最大ａ／ｔのスイッチングマトリックス（Ａ
１、…Ａ４）の各々とそれぞれ二重中間線のｔの群
（Ｘ；Ｖ）を介して接続されているｂ／ｔのスイッチン
グマトリックス（Ｂ１；Ｂ２）（ｔ＝２jかつｊ＝…、
２、１とする）のみを有し、それらのうち第２のスイッ
チング段（Ｂ）のなかのｂ／ｅのスイッチングマトリッ
クス（Ｂ１、…Ｂ４）および第１のスイッチング段
（Ａ）のなかの最大ａ／ｅのスイッチングマトリックス
（Ａ１、…Ａ８）への拡張の際に、 先に存在するスイッチングマトリックス（Ａ１、…Ａ
４；Ｂ１、Ｂ２）の間にそれぞれ、第２のスイッチング
段（Ｂ）の先に存在するスイッチングマトリックス（Ｂ
１、Ｂ２）を第１のスイッチング段（Ａ）の付け加わる
スイッチングマトリックス（Ａ５、…、Ａ８）と接続す
る二重中間線（…Ｕ．１、…Ｕ．２）により満たされる
二重中間線のｅの群（Ｘ＋Ｖ）（ｅ＝２i かつｉ＝…、
２、１、０；ｉ＜ｊとする）のみが残留し、 またそれ以外のｔ−ｅの群（Ｖ＋Ｙ）は第２のスイッチ
ング段（Ｂ）に付け加えられたスイッチングマトリック
ス（Ｂ３、Ｂ４）を第１のスイッチング段（Ａ）の先に
存在するスイッチングマトリックス（Ａ１、…、Ａ４）
と、同じくそれぞれ、それらにより互いに接続されるス
イッチングマトリックス（Ａ１；Ｂ３）のなかで先に存
在するスイッチングマトリックスの間に残留しなかった
二重中間線（１３Ｖ２１）がこれらにより互いに以前の
部分容量構成状態で接続されたスイッチングマトリック
ス（Ａ１；Ｂ１）のなかで有した接続位置（３；２）と
等しい接続位置（３；２）を有し、また相応の仕方で第
２のスイッチング段（Ｂ）に付け加えられたスイッチン
グマトリックス（Ｂ３、Ｂ４）を第１のスイッチング段
（Ａ）に付け加わるスイッチングマトリックス（Ａ５、
…、Ａ８）と接続する二重中間線（…Ｙ．３、…Ｙ．
４）により満たされる二重中間線（１３Ｖ２３）のｅの
群を介して接続し、 また第２のスイッチング段（Ｂ）の各スイッチングマト
リックス（Ｂ１、…）のなかでスイッチングマトリック
ス回路網の拡張の際に持続する各接続に対して二重中間
線の同一の群（ＸまたはＶ）の二重中間線（１１Ｘ１
１、４１Ｘ７１；１３Ｖ２１、４３Ｖ８１）のみが占め
られることを特徴とする（２ｎ×２ｎ）のスイッチング
マトリックスを有する２段の少なくとも二重化されたＡ
ＴＭセルフ・ルーティング反転スイッチングマトリック
ス回路網。 - 【請求項２】 第２のスイッチング段（Ｂ）の各スイッ
チングマトリックス（Ｂ１、…）のなかで個々の接続に
対してそれぞれ二重中間線の同一の群（ＸまたはＶ）の
二重中間線（１１Ｘ１１、４１Ｘ７１；１３Ｖ２１、４
３Ｖ８１）のみが占められることを特徴とする請求項１
記載の（２ｎ×２ｎ）のスイッチングマトリックスを有
する２段の少なくとも二重化されたＡＴＭセルフ・ルー
ティング反転スイッチングマトリックス回路網。 - 【請求項３】 先ず二重化されたスイッチングマトリッ
クス回路網の一方の（冗長）レベルが不作動状態にさ
れ、また第２のスイッチング段（Ｂ）のなかの（ｂ／ｅ
−ｂ／ｔ）のスイッチングマトリックス（Ｂ３、Ｂ４）
の付加と、 それらにより互いに接続されるスイッチングマトリック
ス（Ａ１；Ｂ３）のなかでこれらにより以前の部分容量
構成状態で互いに接続されたスイッチングマトリックス
（Ａ１；Ｂ１）のなかの拡張の際に先に存在するスイッ
チングマトリックスの間に残留しない二重中間線（１３
Ｖ２１）の接続位置（３；２）と等しい接続位置（３；
２）を有する二重中間線（１３Ｖ２３）の少なくとも１
つの群（Ｘ＋Ｕ，Ｖ＋Ｙ）のそれぞれ少なくとも１つの
二重中間線を介しての第１のスイッチング段（Ａ）の各
スイッチングマトリックス（Ａ１、…、Ａ８）との第２
のスイッチング段（Ｂ）の各付加されたスイッチングマ
トリックス（Ｂ３、Ｂ４）の接続とにより拡張され、ま
たその再始動の後に等しい過程がスイッチングマトリッ
クス回路網の他方の（冗長）レベルにおいて実行される
ことを特徴とする請求項１または２による２段の少なく
とも二重化されたＡＴＭ反転スイッチングマトリックス
回路網を拡張するための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT91103977.4 | 1991-03-14 | ||
| EP91103977 | 1991-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05103004A true JPH05103004A (ja) | 1993-04-23 |
Family
ID=8206522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8774692A Pending JPH05103004A (ja) | 1991-03-14 | 1992-03-11 | Ａｔｍセルフ・ルーテイング反転スイツチングマトリツクス回路網 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5325089A (ja) |
| EP (1) | EP0503283B1 (ja) |
| JP (1) | JPH05103004A (ja) |
| AT (1) | ATE137373T1 (ja) |
| CA (1) | CA2062852C (ja) |
| DE (1) | DE59206079D1 (ja) |
| ES (1) | ES2085502T3 (ja) |
| HU (1) | HU213120B (ja) |
| LU (1) | LU87975A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503955A (ja) * | 1999-07-02 | 2003-01-28 | キューロジック スウィッチ プロダクツ，インコーポレイティド | 高性能スイッチ・ファブリック素子およびスイッチ・システム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406607A (en) * | 1994-02-24 | 1995-04-11 | Convex Computer Corporation | Apparatus, systems and methods for addressing electronic memories |
| US5664033A (en) * | 1994-04-05 | 1997-09-02 | Tektronix, Inc. | Remote fiber test system using a non-blocking N×N mechanical fiber optical switch |
| JP3094849B2 (ja) * | 1995-06-21 | 2000-10-03 | 株式会社日立製作所 | 並列計算機およびその多段結合網 |
| US6052376A (en) * | 1996-12-30 | 2000-04-18 | Hyundai Electronics America | Distributed buffering system for ATM switches |
| US6337859B1 (en) * | 1997-12-31 | 2002-01-08 | At&T Corp. | Non-blocking crossconnect apparatus |
| US6366713B1 (en) * | 1998-09-04 | 2002-04-02 | Tellabs Operations, Inc. | Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions |
| CA2351581C (en) * | 1998-11-17 | 2007-09-18 | Siemens Aktiengesellschaft | Method for extending the switching matrix of a communication system without interruption |
| US6891823B1 (en) * | 1999-06-15 | 2005-05-10 | Pluris, Inc. | Apparatus and method for scaling a switching fabric in a network switching node |
| US6614904B1 (en) * | 2000-08-09 | 2003-09-02 | Alcatel | Apparatus and method for effecting a communication arrangement between switch arrays |
| US9207404B2 (en) * | 2013-10-04 | 2015-12-08 | Calient Technologies, Inc. | Compound optical circuit switch |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4201891A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph Corporation | Expandable digital switching network |
| US4173713A (en) * | 1977-02-07 | 1979-11-06 | International Telephone & Telegraph Corporation | Continuously expandable switching network |
| JP2745566B2 (ja) * | 1988-10-03 | 1998-04-28 | 日本電気株式会社 | ３段スイッチの拡張方法 |
| DE3906545A1 (de) * | 1989-03-02 | 1990-09-13 | Ant Nachrichtentech | Verfahren zur schrittweisen erweiterung eines dreistufigen koppelfeldes |
| DE58907901D1 (de) * | 1989-03-03 | 1994-07-21 | Siemens Ag | Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung. |
| DE3916720A1 (de) * | 1989-05-23 | 1990-11-29 | Ant Nachrichtentech | Verfahren zur erweiterung eines dreistufigen regelmaessigen koppelfeldes |
-
1991
- 1991-07-11 LU LU87975A patent/LU87975A1/de unknown
-
1992
- 1992-02-10 EP EP92102213A patent/EP0503283B1/de not_active Expired - Lifetime
- 1992-02-10 AT AT92102213T patent/ATE137373T1/de active
- 1992-02-10 DE DE59206079T patent/DE59206079D1/de not_active Expired - Fee Related
- 1992-02-10 ES ES92102213T patent/ES2085502T3/es not_active Expired - Lifetime
- 1992-03-02 US US07/844,194 patent/US5325089A/en not_active Expired - Fee Related
- 1992-03-11 JP JP8774692A patent/JPH05103004A/ja active Pending
- 1992-03-12 CA CA002062852A patent/CA2062852C/en not_active Expired - Fee Related
- 1992-03-13 HU HU9200853A patent/HU213120B/hu not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503955A (ja) * | 1999-07-02 | 2003-01-28 | キューロジック スウィッチ プロダクツ，インコーポレイティド | 高性能スイッチ・ファブリック素子およびスイッチ・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| LU87975A1 (de) | 1992-04-15 |
| CA2062852A1 (en) | 1992-09-15 |
| HU213120B (en) | 1997-02-28 |
| DE59206079D1 (de) | 1996-05-30 |
| US5325089A (en) | 1994-06-28 |
| ES2085502T3 (es) | 1996-06-01 |
| EP0503283A1 (de) | 1992-09-16 |
| HU9200853D0 (en) | 1992-05-28 |
| CA2062852C (en) | 2000-09-19 |
| EP0503283B1 (de) | 1996-04-24 |
| ATE137373T1 (de) | 1996-05-15 |
| HUT60583A (en) | 1992-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229787B1 (en) | Mechanism to achieve very fast failover in ATM backbone networks using multi-homed circuits | |
| US5627822A (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
| JPH05103005A (ja) | Ａｔｍセルフ・ルーテイングスイツチングマトリツクス回路網 | |
| EP0875123B1 (en) | Atm network with ring architecture | |
| WO1983001549A1 (en) | Telephone switching control arrangement | |
| US5561661A (en) | Method for synchronizing redundantly transmitted message cell streams | |
| US5621722A (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
| US7428208B2 (en) | Multi-service telecommunication switch | |
| US8154994B2 (en) | Header conversion technique | |
| JPH05103004A (ja) | Ａｔｍセルフ・ルーテイング反転スイツチングマトリツクス回路網 | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| US6101184A (en) | Data switching method and data switching apparatus for efficiently handling scan data in information communication network | |
| US5712854A (en) | Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application | |
| US6804229B2 (en) | Multiple node network architecture | |
| JPH1155283A (ja) | Ａｔｍ交換機 | |
| US6788703B2 (en) | DS0 on ATM, mapping and handling | |
| US5740158A (en) | ATM communication system | |
| US6885661B1 (en) | Private branch exchange built using an ATM Network | |
| US6778538B2 (en) | Virtual junctors | |
| CN1306769C (zh) | 一种异步传输模式组网内的业务备份方法 | |
| JPH08265343A (ja) | 通信信号伝送用の通信ネットワーク | |
| JP2002044100A (ja) | 現用系予備系切替装置 | |
| JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
| KR19980061785A (ko) | Atm 교환기에서 망관리보드의 이중화회로 | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000907 |