JP2745566B2 - ３段スイッチの拡張方法 - Google Patents
３段スイッチの拡張方法Info
- Publication number
- JP2745566B2 JP2745566B2 JP63247455A JP24745588A JP2745566B2 JP 2745566 B2 JP2745566 B2 JP 2745566B2 JP 63247455 A JP63247455 A JP 63247455A JP 24745588 A JP24745588 A JP 24745588A JP 2745566 B2 JP2745566 B2 JP 2745566B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switches
- primary
- tertiary
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/68—Grouping or interlacing selector groups or stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Structure Of Telephone Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は３段スイツチ装置に関し、特にその拡張方法
に関するものである。
に関するものである。
第３図は従来の３段スイツチの構成を示す回路図であ
る。同図において、４−１〜４−N/nは１次スイツチ４
を構成するN/n個の１次スイツチ回路、５−１〜５−（2
n−１）は２次スイツチ５を構成する（2n−１）個の２
次スイツチ回路、６−１〜６−N/nは３次スイツチ６を
構成するN/n個の３次スイツチ回路、I1〜1n,I（Ｎ−
（ｎ＋１））〜INは入力端子、O1〜On,O（Ｎ−（ｎ＋
１））〜ONは出力端子である。
る。同図において、４−１〜４−N/nは１次スイツチ４
を構成するN/n個の１次スイツチ回路、５−１〜５−（2
n−１）は２次スイツチ５を構成する（2n−１）個の２
次スイツチ回路、６−１〜６−N/nは３次スイツチ６を
構成するN/n個の３次スイツチ回路、I1〜1n,I（Ｎ−
（ｎ＋１））〜INは入力端子、O1〜On,O（Ｎ−（ｎ＋
１））〜ONは出力端子である。
したがつて、ｎの入力数と（2n−１）の出力数とを有
する１次スイツチ回路４−１〜４−N/nからなる１次ス
イツチ４と、N/nの入力数とN/nの出力数とを有する２次
スイツチ回路５−１〜５−（2n−１）からなる２次スイ
ツチ５と、（2n−１）の入力数とｎの出力数とを有する
３次スイツチ回路６−１〜６−N/nからなる３次スイツ
チ６とにより、Ｎ本の入力数とＮ本の出力数とを電気的
に接続し得る機能を有するＮ×Ｎの３段スイツチが構成
される。
する１次スイツチ回路４−１〜４−N/nからなる１次ス
イツチ４と、N/nの入力数とN/nの出力数とを有する２次
スイツチ回路５−１〜５−（2n−１）からなる２次スイ
ツチ５と、（2n−１）の入力数とｎの出力数とを有する
３次スイツチ回路６−１〜６−N/nからなる３次スイツ
チ６とにより、Ｎ本の入力数とＮ本の出力数とを電気的
に接続し得る機能を有するＮ×Ｎの３段スイツチが構成
される。
第３図の構成からわかるように従来の３段スイツチ装
置においては、特に拡張方式について考慮されていなか
つた。
置においては、特に拡張方式について考慮されていなか
つた。
第４図は従来の2N×2Nの３段スイツチの構成を示す回
路図である。同図においては、2nの入力数と（4n−１）
の出力数とを有する１次スイツチ回路７−１〜７−N/n
からなる１次スイツチ７と、N/nの入力数とN/nの出力数
とを有する２次スイツチ回路５−１〜５−（4n−１）か
らなる２次スイツチ５と、（4n−１）の入力数と2nの出
力数とを有する３次スイツチ回路８−１〜８−N/nから
なる３次スイツチ８とにより、2N本の入力数と2N本の出
力数とを電気的に接続し得る機能を有する2N×2Nの３段
スイツチが構成できる。
路図である。同図においては、2nの入力数と（4n−１）
の出力数とを有する１次スイツチ回路７−１〜７−N/n
からなる１次スイツチ７と、N/nの入力数とN/nの出力数
とを有する２次スイツチ回路５−１〜５−（4n−１）か
らなる２次スイツチ５と、（4n−１）の入力数と2nの出
力数とを有する３次スイツチ回路８−１〜８−N/nから
なる３次スイツチ８とにより、2N本の入力数と2N本の出
力数とを電気的に接続し得る機能を有する2N×2Nの３段
スイツチが構成できる。
前述した従来のＮ×Ｎの３段スイツチは、第４図に示
すような2N×2Nの３段スイツチへ移行し拡張する場合に
は、１次スイツチ４および３次スイツチ６の構成が異な
ることから、置き換えが必要となり、スイツチにより接
続されている入出力は置き換えている間に一時切断され
るという問題があつた。
すような2N×2Nの３段スイツチへ移行し拡張する場合に
は、１次スイツチ４および３次スイツチ６の構成が異な
ることから、置き換えが必要となり、スイツチにより接
続されている入出力は置き換えている間に一時切断され
るという問題があつた。
このような問題を解決するために本発明による３段ス
イッチの拡張方法は、（ａ）拡張前においては、上記１
次スイッチをｎの入力数と2nの出力数とを有する第１お
よび第２のスイッチに論理的に２分割するとともに、こ
の第１および第２のスイッチからそれぞれ１個ずつ出力
を選択し、この選択した２個の出力を上記各２次スイッ
チの入力に接続することを、上記１次スイッチの全てに
対して行い、上記３次スイッチを2nの入力数とｎの出力
数とを有する第１および第２のスイッチに論理的に２分
割するとともに、この第１および第２のスイッチからそ
れぞれ１個ずつ入力を選択し、この選択した２個の入力
を上記各２次スイッチの出力に接続することを、上記３
次スイッチの全てに対して行い、 （ｂ）拡張時においては、上記１次スイッチにおける上
記第１のスイッチから上記３次スイッチかけての信号の
流れを、予め設定された所定の２次スイッチを経由する
ように切り替え、この切り替えている間に上記第１のス
イッチの出力を、上記２次スイッチおよび新たに追加し
た2n個の２次スイッチにおける入力に接続し直すこと
を、同一の２次スイッチには１個の上記出力が接続され
るようにしながら、上記１次スイッチの全てに対して行
い、上記１次スイッチにおける上記第２のスイッチの出
力のみを開放して、新たに追加した2n個の２次スイッチ
における入力に接続し直すことを、同一の２次スイッチ
には１個の上記出力が接続されるようにしながら、上記
１次スイッチの全てに対して行い、上記１次スイッチか
ら上記３次スイッチにおける上記第１のスイッチにかけ
ての信号の流れを、予め設定された所定の２次スイッチ
を経由するように切り替え、この切り替えている間に上
記第１のスイッチの入力を、上記２次スイッチおよび新
たに追加した2n個の２次スイッチにおける出力に接続し
直すことを、同一の２次スイッチには１個の上記入力が
接続されるようにしながら、上記３次スイッチの全てに
対して行い、上記３次スイッチにおける上記第２のスイ
ッチの入力のみを開放して、上記新たに追加した2n個の
２次スイッチにおける出力に接続し直すことを、同一の
２次スイッチには１個の上記入力が接続されるようにし
ながら、上記３次スイッチの全てに対して行い、新たに
追加したN/（2n）個の１次スイッチの出力を上記２次ス
イッチにおいて開放されている入力に接続することを、
同一の２次スイッチには１個の上記出力が接続されるよ
うにしながら、上記新たに追加した１次スイッチの全て
に対して行い、新たに追加したN/（2n）個の３次スイッ
チの入力を上記２次スイッチにおいて開放されている出
力に接続することを、同一の２次スイッチには１個の上
記入力が接続されるようにしながら、上記新たに追加し
た３次スイッチの全てに対して行うものである。
イッチの拡張方法は、（ａ）拡張前においては、上記１
次スイッチをｎの入力数と2nの出力数とを有する第１お
よび第２のスイッチに論理的に２分割するとともに、こ
の第１および第２のスイッチからそれぞれ１個ずつ出力
を選択し、この選択した２個の出力を上記各２次スイッ
チの入力に接続することを、上記１次スイッチの全てに
対して行い、上記３次スイッチを2nの入力数とｎの出力
数とを有する第１および第２のスイッチに論理的に２分
割するとともに、この第１および第２のスイッチからそ
れぞれ１個ずつ入力を選択し、この選択した２個の入力
を上記各２次スイッチの出力に接続することを、上記３
次スイッチの全てに対して行い、 （ｂ）拡張時においては、上記１次スイッチにおける上
記第１のスイッチから上記３次スイッチかけての信号の
流れを、予め設定された所定の２次スイッチを経由する
ように切り替え、この切り替えている間に上記第１のス
イッチの出力を、上記２次スイッチおよび新たに追加し
た2n個の２次スイッチにおける入力に接続し直すこと
を、同一の２次スイッチには１個の上記出力が接続され
るようにしながら、上記１次スイッチの全てに対して行
い、上記１次スイッチにおける上記第２のスイッチの出
力のみを開放して、新たに追加した2n個の２次スイッチ
における入力に接続し直すことを、同一の２次スイッチ
には１個の上記出力が接続されるようにしながら、上記
１次スイッチの全てに対して行い、上記１次スイッチか
ら上記３次スイッチにおける上記第１のスイッチにかけ
ての信号の流れを、予め設定された所定の２次スイッチ
を経由するように切り替え、この切り替えている間に上
記第１のスイッチの入力を、上記２次スイッチおよび新
たに追加した2n個の２次スイッチにおける出力に接続し
直すことを、同一の２次スイッチには１個の上記入力が
接続されるようにしながら、上記３次スイッチの全てに
対して行い、上記３次スイッチにおける上記第２のスイ
ッチの入力のみを開放して、上記新たに追加した2n個の
２次スイッチにおける出力に接続し直すことを、同一の
２次スイッチには１個の上記入力が接続されるようにし
ながら、上記３次スイッチの全てに対して行い、新たに
追加したN/（2n）個の１次スイッチの出力を上記２次ス
イッチにおいて開放されている入力に接続することを、
同一の２次スイッチには１個の上記出力が接続されるよ
うにしながら、上記新たに追加した１次スイッチの全て
に対して行い、新たに追加したN/（2n）個の３次スイッ
チの入力を上記２次スイッチにおいて開放されている出
力に接続することを、同一の２次スイッチには１個の上
記入力が接続されるようにしながら、上記新たに追加し
た３次スイッチの全てに対して行うものである。
本発明において、（ａ）拡張前においては、上記１次
スイッチをｎの入力数と2nの出力数とを有する第１およ
び第２のスイッチに論理的に２分割するとともに、この
第１および第２のスイッチからそれぞれ１個ずつ出力を
選択し、この選択した２個の出力を上記各２次スイッチ
の入力に接続することを、上記１次スイッチの全てに対
して行い、上記３次スイッチを2nの入力数とｎの出力数
とを有する第１および第２のスイッチに論理的に２分割
するとともに、この第１および第２のスイッチからそれ
ぞれ１個ずつ入力を選択し、この選択した２個の入力を
上記各２次スイッチの出力に接続することを、上記３次
スイッチの全てに対して行う。
スイッチをｎの入力数と2nの出力数とを有する第１およ
び第２のスイッチに論理的に２分割するとともに、この
第１および第２のスイッチからそれぞれ１個ずつ出力を
選択し、この選択した２個の出力を上記各２次スイッチ
の入力に接続することを、上記１次スイッチの全てに対
して行い、上記３次スイッチを2nの入力数とｎの出力数
とを有する第１および第２のスイッチに論理的に２分割
するとともに、この第１および第２のスイッチからそれ
ぞれ１個ずつ入力を選択し、この選択した２個の入力を
上記各２次スイッチの出力に接続することを、上記３次
スイッチの全てに対して行う。
また、（ｂ）拡張時においては、上記１次スイッチに
おける上記第１のスイッチから上記３次スイッチかけて
の信号の流れを、予め設定された所定の２次スイッチを
経由するように切り替え、この切り替えている間に上記
第１のスイッチの出力を、上記２次スイッチおよび新た
に追加した2n個の２次スイッチにおける入力に接続し直
すことを、同一の２次スイッチには１個の上記出力が接
続されるようにしながら、上記１次スイッチの全てに対
して行い、上記１次スイッチにおける上記第２のスイッ
チの出力のみを開放して、新たに追加した2n個の２次ス
イッチにおける入力に接続し直すことを、同一の２次ス
イッチには１個の上記出力が接続されるようにしなが
ら、上記１次スイッチの全てに対して行い、上記１次ス
イッチから上記３次スイッチにおける上記第１のスイッ
チにかけての信号の流れを、予め設定された所定の２次
スイッチを経由するように切り替え、この切り替えてい
る間に上記第１のスイッチの入力を、上記２次スイッチ
および新たに追加した2n個の２次スイッチにおける出力
に接続し直すことを、同一の２次スイッチには１個の上
記入力が接続されるようにしながら、上記３次スイッチ
の全てに対して行い、上記３次スイッチにおける上記第
２のスイッチの入力のみを開放して、上記新たに追加し
た2n個の２次スイッチにおける出力に接続し直すこと
を、同一の２次スイッチには１個の上記入力が接続され
るようにしながら、上記３次スイッチの全てに対して行
い、新たに追加したN/（2n）個の１次スイッチの出力を
上記２次スイッチにおいて開放されている入力に接続す
ることを、同一の２次スイッチには１個の上記出力が接
続されるようにしながら、上記新たに追加した１次スイ
ッチの全てに対して行い、新たに追加したN/（2n）個の
３次スイッチの入力を上記２次スイッチにおいて開放さ
れている出力に接続することを、同一の２次スイッチに
は１個の上記入力が接続されるようにしながら、上記新
たに追加した３次スイッチの全てに対して行う。
おける上記第１のスイッチから上記３次スイッチかけて
の信号の流れを、予め設定された所定の２次スイッチを
経由するように切り替え、この切り替えている間に上記
第１のスイッチの出力を、上記２次スイッチおよび新た
に追加した2n個の２次スイッチにおける入力に接続し直
すことを、同一の２次スイッチには１個の上記出力が接
続されるようにしながら、上記１次スイッチの全てに対
して行い、上記１次スイッチにおける上記第２のスイッ
チの出力のみを開放して、新たに追加した2n個の２次ス
イッチにおける入力に接続し直すことを、同一の２次ス
イッチには１個の上記出力が接続されるようにしなが
ら、上記１次スイッチの全てに対して行い、上記１次ス
イッチから上記３次スイッチにおける上記第１のスイッ
チにかけての信号の流れを、予め設定された所定の２次
スイッチを経由するように切り替え、この切り替えてい
る間に上記第１のスイッチの入力を、上記２次スイッチ
および新たに追加した2n個の２次スイッチにおける出力
に接続し直すことを、同一の２次スイッチには１個の上
記入力が接続されるようにしながら、上記３次スイッチ
の全てに対して行い、上記３次スイッチにおける上記第
２のスイッチの入力のみを開放して、上記新たに追加し
た2n個の２次スイッチにおける出力に接続し直すこと
を、同一の２次スイッチには１個の上記入力が接続され
るようにしながら、上記３次スイッチの全てに対して行
い、新たに追加したN/（2n）個の１次スイッチの出力を
上記２次スイッチにおいて開放されている入力に接続す
ることを、同一の２次スイッチには１個の上記出力が接
続されるようにしながら、上記新たに追加した１次スイ
ッチの全てに対して行い、新たに追加したN/（2n）個の
３次スイッチの入力を上記２次スイッチにおいて開放さ
れている出力に接続することを、同一の２次スイッチに
は１個の上記入力が接続されるようにしながら、上記新
たに追加した３次スイッチの全てに対して行う。
次に本発明について図面を参照して説明する。
第１図は本発明による３段スイツチの構成を示す回路
図であり、第２図は本発明の拡張後の2N×2Nの３段スイ
ツチの構成を示す回路図である。第１図において、Ｎ×
Ｎの３段スイツチは、ｎ×2nに２分割したN/（2n）個の
１次スイツチ回路１−１〜１−N/（2n）からなる１次ス
イツチ１と、N/n×N/nの2n個の２次スイツチ回路２−１
〜２−2nからなる２次スイツチ２と、2n×ｎに２分割し
たN/（2n）個の３次スイッチ回路３−１〜３−N/（2n）
からなる３次スイツチ３とから構成されている。ただし
この場合、１次スイツチ回路１−１〜１−N/（2n）は２
分割を解除したときは2n×4n,3次スイツチ回路３−１〜
３−N/（2n）は２分割を解除したときは4n×2nのスイツ
チサイズを有するスイツチ回路となる。
図であり、第２図は本発明の拡張後の2N×2Nの３段スイ
ツチの構成を示す回路図である。第１図において、Ｎ×
Ｎの３段スイツチは、ｎ×2nに２分割したN/（2n）個の
１次スイツチ回路１−１〜１−N/（2n）からなる１次ス
イツチ１と、N/n×N/nの2n個の２次スイツチ回路２−１
〜２−2nからなる２次スイツチ２と、2n×ｎに２分割し
たN/（2n）個の３次スイッチ回路３−１〜３−N/（2n）
からなる３次スイツチ３とから構成されている。ただし
この場合、１次スイツチ回路１−１〜１−N/（2n）は２
分割を解除したときは2n×4n,3次スイツチ回路３−１〜
３−N/（2n）は２分割を解除したときは4n×2nのスイツ
チサイズを有するスイツチ回路となる。
したがつて、１次スイツチ１および３次スイツチ３
は、それぞれN/（2n）個であるが、ｎ×2nのスイツチ回
路としてはN/n個,2n×ｎのスイツチ回路としてはN/n個
としてＮ×Ｎの３段スイツチを構成している。
は、それぞれN/（2n）個であるが、ｎ×2nのスイツチ回
路としてはN/n個,2n×ｎのスイツチ回路としてはN/n個
としてＮ×Ｎの３段スイツチを構成している。
2N×2Nの３段スイツチは、第２図に示すように2n×4n
に２分割を解除した１次スイツチ回路１−１〜１−N/
（2n）をN/（2n）個と拡張用の2n×4nの１次スイツチ回
路１′をN/（2n）個とを有する１次スイツチ1Aと、N/n
×N/nの２次スイツチ回路２−１〜２−2nを2n個と拡張
用のN/n×N/nの２次スイツチ回路２′を2n個とを有する
２次スイツチ2Aと、4n×2nに分割を解除した３次スイツ
チ回路３−１〜３−N/（2n）をN/（2n）個と拡張用の4n
×2nの３次スイツチ回路３′をN/（2n）個とを有する３
次スイツチ3Aとにより構成される。
に２分割を解除した１次スイツチ回路１−１〜１−N/
（2n）をN/（2n）個と拡張用の2n×4nの１次スイツチ回
路１′をN/（2n）個とを有する１次スイツチ1Aと、N/n
×N/nの２次スイツチ回路２−１〜２−2nを2n個と拡張
用のN/n×N/nの２次スイツチ回路２′を2n個とを有する
２次スイツチ2Aと、4n×2nに分割を解除した３次スイツ
チ回路３−１〜３−N/（2n）をN/（2n）個と拡張用の4n
×2nの３次スイツチ回路３′をN/（2n）個とを有する３
次スイツチ3Aとにより構成される。
このような構成によれば、Ｎ×Ｎの３段スイツチから
2N×2Nの３段スイツチへのスイツチサイズ拡張に際して
スイッチの置き換えが不要となる。すなわち、拡張前に
2n個の２次スイッチを設けているため、そのうちの１個
を冗長的に使用することができ、スイッチの拡張時にお
いて、１次スイッチ１から３次スイッチ３にかけての信
号の流れを、一時的にこの冗長的に設けられた２次スイ
ッチに切り替えることにより、１次スイッチ１から３次
スイッチ３にかけての信号の流れを中断させることな
く、３段スイッチの拡張を行うことができる。
2N×2Nの３段スイツチへのスイツチサイズ拡張に際して
スイッチの置き換えが不要となる。すなわち、拡張前に
2n個の２次スイッチを設けているため、そのうちの１個
を冗長的に使用することができ、スイッチの拡張時にお
いて、１次スイッチ１から３次スイッチ３にかけての信
号の流れを、一時的にこの冗長的に設けられた２次スイ
ッチに切り替えることにより、１次スイッチ１から３次
スイッチ３にかけての信号の流れを中断させることな
く、３段スイッチの拡張を行うことができる。
第１図に示すように拡張前においては、１次スイッチ
１をｎの入力数と2nの出力数とを有する第１および第２
のスイッチに論理的に２分割するとともに、この第１お
よび第２のスイッチからそれぞれ１個ずつ出力を選択
し、この選択した２個の出力を各２次スイッチ（２−１
〜２−2n）の入力に接続することを、１次スイッチ１の
全てに対して行う。
１をｎの入力数と2nの出力数とを有する第１および第２
のスイッチに論理的に２分割するとともに、この第１お
よび第２のスイッチからそれぞれ１個ずつ出力を選択
し、この選択した２個の出力を各２次スイッチ（２−１
〜２−2n）の入力に接続することを、１次スイッチ１の
全てに対して行う。
同様に、３次スイッチ３を2nの入力数とｎの出力数と
を有する第１および第２のスイッチに論理的に２分割す
るとともに、この第１および第２のスイッチからそれぞ
れ１個ずつ入力を選択し、この選択した２個の入力を各
２次スイッチ（２−１〜２−2n）の出力に接続すること
を、上記３次スイッチの全てに対して行う。
を有する第１および第２のスイッチに論理的に２分割す
るとともに、この第１および第２のスイッチからそれぞ
れ１個ずつ入力を選択し、この選択した２個の入力を各
２次スイッチ（２−１〜２−2n）の出力に接続すること
を、上記３次スイッチの全てに対して行う。
また、第２図に示すように拡張時においては、１次ス
イッチにおける上記第１のスイッチから上記３次スイッ
チかけての信号の流れを、予め設定された所定の２次ス
イッチを経由するように切り替え、この切り替えている
間に上記第１のスイッチの出力を、上記２次スイッチお
よび新たに追加した2n個の２次スイッチにおける入力に
接続し直すことを、同一の２次スイッチには１個の上記
出力が接続されるようにしながら、上記１次スイッチの
全てに対して行う。
イッチにおける上記第１のスイッチから上記３次スイッ
チかけての信号の流れを、予め設定された所定の２次ス
イッチを経由するように切り替え、この切り替えている
間に上記第１のスイッチの出力を、上記２次スイッチお
よび新たに追加した2n個の２次スイッチにおける入力に
接続し直すことを、同一の２次スイッチには１個の上記
出力が接続されるようにしながら、上記１次スイッチの
全てに対して行う。
そして、１次スイッチにおける上記第２のスイッチの
出力のみを開放して、新たに追加した2n個の２次スイッ
チにおける入力に接続し直すことを、同一の２次スイッ
チには１個の上記出力が接続されるようにしながら、上
記１次スイッチの全てに対して行う。
出力のみを開放して、新たに追加した2n個の２次スイッ
チにおける入力に接続し直すことを、同一の２次スイッ
チには１個の上記出力が接続されるようにしながら、上
記１次スイッチの全てに対して行う。
さらに、１次スイッチから上記３次スイッチにおける
上記第１のスイッチにかけての信号の流れを、予め設定
された所定の２次スイッチを経由するように切り替え、
この切り替えている間に上記第１のスイッチの入力を、
上記２次スイッチおよび新たに追加した2n個の２次スイ
ッチにおける出力に接続し直すことを、同一の２次スイ
ッチには１個の上記入力が接続されるようにしながら、
上記３次スイッチの全てに対して行う。
上記第１のスイッチにかけての信号の流れを、予め設定
された所定の２次スイッチを経由するように切り替え、
この切り替えている間に上記第１のスイッチの入力を、
上記２次スイッチおよび新たに追加した2n個の２次スイ
ッチにおける出力に接続し直すことを、同一の２次スイ
ッチには１個の上記入力が接続されるようにしながら、
上記３次スイッチの全てに対して行う。
そして、３次スイッチにおける上記第２のスイッチの
入力のみを開放して、上記新たに追加した2n個の２次ス
イッチにおける出力に接続し直すことを、同一の２次ス
イッチには１個の上記入力が接続されるようにしなが
ら、上記３次スイッチの全てに対して行う。
入力のみを開放して、上記新たに追加した2n個の２次ス
イッチにおける出力に接続し直すことを、同一の２次ス
イッチには１個の上記入力が接続されるようにしなが
ら、上記３次スイッチの全てに対して行う。
一方、新たに追加したN/（2n）個の１次スイッチの出
力を上記２次スイッチにおいて開放されている入力に接
続することを、同一の２次スイッチには１個の上記出力
が接続されるようにしながら、上記新たに追加した１次
スイッチの全てに対して行う。
力を上記２次スイッチにおいて開放されている入力に接
続することを、同一の２次スイッチには１個の上記出力
が接続されるようにしながら、上記新たに追加した１次
スイッチの全てに対して行う。
同様に、新たに追加したN/（2n）個の３次スイッチの
入力を上記２次スイッチにおいて開放されている出力に
接続することを、同一の２次スイッチには１個の上記入
力が接続されるようにしながら、上記新たに追加した３
次スイッチの全てに対して行う。
入力を上記２次スイッチにおいて開放されている出力に
接続することを、同一の２次スイッチには１個の上記入
力が接続されるようにしながら、上記新たに追加した３
次スイッチの全てに対して行う。
以上説明したように本発明は、Ｎ×Ｎの３段スイツチ
を構成する全ての１次スイツチ,2次スイツチおよび３次
スイツチが2N×2Nの３段スイツチに含まれ、２次スイツ
チが冗長構成であることにより、Ｎ×Ｎの３段スイツチ
から2N×2Nの３段スイツチへのスイツチサイズ拡張に際
し、スイツチの置き換えが不要となり、Ｎ×Ｎの３段ス
イツチで既に接続されている入出力はスイツチを置き換
えている間に切断されることなく、スイツチングによ
り、拡張時においても１次スイッチから３次スイッチに
かけての信号の流れを中断させることがないという極め
て優れた効果が得られる。
を構成する全ての１次スイツチ,2次スイツチおよび３次
スイツチが2N×2Nの３段スイツチに含まれ、２次スイツ
チが冗長構成であることにより、Ｎ×Ｎの３段スイツチ
から2N×2Nの３段スイツチへのスイツチサイズ拡張に際
し、スイツチの置き換えが不要となり、Ｎ×Ｎの３段ス
イツチで既に接続されている入出力はスイツチを置き換
えている間に切断されることなく、スイツチングによ
り、拡張時においても１次スイッチから３次スイッチに
かけての信号の流れを中断させることがないという極め
て優れた効果が得られる。
第１図は本発明による３段スイツチの拡張方法の一実施
例を説明するためのＮ×Ｎの３段スイツチの構成を説明
する回路図、第２図は本発明の拡張後の2N×2Nの３段ス
イツチの構成を説明する回路図、第３図は従来のＮ×Ｎ
の３段スイツチの構成を説明する回路図、第４図は従来
の2N×2Nの３段スイツチの構成を説明する回路図であ
る。 1,1′,1A……１次スイツチ、１−１〜１−N/n……ｎ×2
nに２分割可能な2n×4nの２次スイツチ回路、１′−2N/
n……2N×2Nの３段スイツチの構成のため追加した１次
スイツチ回路、2,2′,2A……２次スイツチ、２−１〜２
−2n……N/n×N/nの２次スイツチ回路、２′−4n……2N
×2Nの３段スイツチの構成のため追加した２次スイツチ
回路、3,3′,3A……３次スイツチ、３−１〜３−N/n…
…2n×ｎに２分割可能な4n×2nの３次スイツチ回路、
３′−2N/n……2N×2Nの３段スイツチの構成のため追加
した３次スイツチ回路。
例を説明するためのＮ×Ｎの３段スイツチの構成を説明
する回路図、第２図は本発明の拡張後の2N×2Nの３段ス
イツチの構成を説明する回路図、第３図は従来のＮ×Ｎ
の３段スイツチの構成を説明する回路図、第４図は従来
の2N×2Nの３段スイツチの構成を説明する回路図であ
る。 1,1′,1A……１次スイツチ、１−１〜１−N/n……ｎ×2
nに２分割可能な2n×4nの２次スイツチ回路、１′−2N/
n……2N×2Nの３段スイツチの構成のため追加した１次
スイツチ回路、2,2′,2A……２次スイツチ、２−１〜２
−2n……N/n×N/nの２次スイツチ回路、２′−4n……2N
×2Nの３段スイツチの構成のため追加した２次スイツチ
回路、3,3′,3A……３次スイツチ、３−１〜３−N/n…
…2n×ｎに２分割可能な4n×2nの３次スイツチ回路、
３′−2N/n……2N×2Nの３段スイツチの構成のため追加
した３次スイツチ回路。
Claims (1)
- 【請求項１】ｎ（n:自然数）の入力数と2nの出力数とを
有するN/（2n）（N,N/n:自然数）個の１次スイッチ回路
からなる１次スイッチと、N/nの入力数とN/nの出力数と
を有する2n個の２次スイッチ回路からなる２次スイッチ
と、2nの入力数とｎの出力数とを有するN/（2n）個の３
次スイッチ回路からなる３次スイッチとによって構成さ
れたＮ×Ｎの３段スイッチに新たに1,2,3次スイッチを
追加することにより、2N×2Nの３段スイッチに拡張する
方法において、 （ａ）拡張前においては、 前記１次スイッチをｎの入力数と2nの出力数とを有する
第１および第２のスイッチに論理的に２分割するととも
に、この第１および第２のスイッチからそれぞれ１個ず
つ出力を選択し、この選択した２個の出力を前記各２次
スイッチの入力に接続することを、前記１次スイッチの
全てに対して行い、 前記３次スイッチを2nの入力数とｎの出力数とを有する
第１および第２のスイッチに論理的に２分割するととも
に、この第１および第２のスイッチからそれぞれ１個ず
つ入力を選択し、この選択した２個の入力を前記各２次
スイッチの出力に接続することを、前記３次スイッチの
全てに対して行い、 （ｂ）拡張時においては、 前記１次スイッチにおける前記第１のスイッチから前記
３次スイッチかけての信号の流れを、予め設定された所
定の２次スイッチを経由するように切り替え、この切り
替えている間に前記第１のスイッチの出力を、前記２次
スイッチおよび新たに追加した2n個の２次スイッチにお
ける入力に接続し直すことを、同一の２次スイッチには
１個の前記出力が接続されるようにしながら、前記１次
スイッチの全てに対して行い、 前記１次スイッチにおける前記第２のスイッチの出力の
みを開放して、新たに追加した2n個の２次スイッチにお
ける入力に接続し直すことを、同一の２次スイッチには
１個の前記出力が接続されるようにしながら、前記１次
スイッチの全てに対して行い、 前記１次スイッチから前記３次スイッチにおける前記第
１のスイッチにかけての信号の流れを、予め設定された
所定の２次スイッチを経由するように切り替え、この切
り替えている間に前記第１のスイッチの入力を、前記２
次スイッチおよび新たに追加した2n個の２次スイッチに
おける出力に接続し直すことを、同一の２次スイッチに
は１個の前記入力が接続されるようにしながら、前記３
次スイッチの全てに対して行い、 前記３次スイッチにおける前記第２のスイッチの入力の
みを開放して、前記新たに追加した2n個の２次スイッチ
における出力に接続し直すことを、同一の２次スイッチ
には１個の前記入力が接続されるようにしながら、前記
３次スイッチの全てに対して行い、 新たに追加したN/（2n）個の１次スイッチの出力を前記
２次スイッチにおいて開放されている入力に接続するこ
とを、同一の２次スイッチには１個の前記出力が接続さ
れるようにしながら、前記新たに追加した１次スイッチ
の全てに対して行い、 新たに追加したN/（2n）個の３次スイッチの入力を前記
２次スイッチにおいて開放されている出力に接続するこ
とを、同一の２次スイッチには１個の前記入力が接続さ
れるようにしながら、前記新たに追加した３次スイッチ
の全てに対して行う ことを特徴とした３段スイッチの拡張方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247455A JP2745566B2 (ja) | 1988-10-03 | 1988-10-03 | ３段スイッチの拡張方法 |
| US07/416,260 US5032837A (en) | 1988-10-03 | 1989-10-03 | Method for expanding N×N three-stage switching network to 2N×2N three-stage switching network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247455A JP2745566B2 (ja) | 1988-10-03 | 1988-10-03 | ３段スイッチの拡張方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0296495A JPH0296495A (ja) | 1990-04-09 |
| JP2745566B2 true JP2745566B2 (ja) | 1998-04-28 |
Family
ID=17163703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247455A Expired - Lifetime JP2745566B2 (ja) | 1988-10-03 | 1988-10-03 | ３段スイッチの拡張方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5032837A (ja) |
| JP (1) | JP2745566B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2659819B1 (fr) * | 1990-03-14 | 1992-05-29 | Alcatel Nv | Reseau de commutation a trajets multiples et a autoacheminement pour la commutation de cellules a multiplexage temporel asynchrone. |
| US5276445A (en) * | 1990-11-30 | 1994-01-04 | Sony Corporation | Polling control system for switching units in a plural stage switching matrix |
| LU87975A1 (de) * | 1991-03-14 | 1992-04-15 | Siemens Ag | Zweistufige,zumindest gedoppelte atm-umkehr-koppelanordnung mit(2nx2n)-koppelvielfachen |
| JP2737600B2 (ja) * | 1993-05-19 | 1998-04-08 | 日本電気株式会社 | ３段スイッチ装置 |
| US5519694A (en) * | 1994-02-04 | 1996-05-21 | Massachusetts Institute Of Technology | Construction of hierarchical networks through extension |
| US6087958A (en) * | 1997-07-14 | 2000-07-11 | Arzt; Lawrence J. | Multi-stage routing switchers with sequential and non-repetitive distributive circuit interconnections |
| US6970458B1 (en) * | 1998-08-18 | 2005-11-29 | Lg Information & Communications, Ltd. | Method of increasing switch capacity |
| FR2789538B1 (fr) * | 1999-02-04 | 2001-03-30 | Cit Alcatel | Modules de commutation, matrice de commutation comportant de tels modules, et reseau de commutation modulaire non bloquant comportant une telle matrice |
| US6653929B1 (en) * | 1999-12-27 | 2003-11-25 | Alcatel Usa Sourcing, L. P. | Method of determining network paths in a three stage switching matrix |
| US6542655B1 (en) * | 2000-08-31 | 2003-04-01 | Lucent Technologies Inc. | N×N crossconnect switch using wavelength routers and space switches |
| US7342922B1 (en) * | 2001-06-18 | 2008-03-11 | Cisco Technology, Inc. | Multi-stage switching for networks |
| DE102013019643A1 (de) * | 2013-11-22 | 2015-05-28 | Siemens Aktiengesellschaft | Zweistufiger Kreuzschienenverteiler und Verfahren zum Betrieb |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4394541A (en) * | 1981-01-02 | 1983-07-19 | Seiden Lewis J | Three stage minimum configuration conditionally non-blocking matrix |
| US4400627A (en) * | 1981-05-04 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Telephone switching network |
| US4417245A (en) * | 1981-09-02 | 1983-11-22 | International Business Machines Corp. | Digital space division exchange |
| US4807280A (en) * | 1987-09-18 | 1989-02-21 | Pacific Bell | Cross-connect switch |
-
1988
- 1988-10-03 JP JP63247455A patent/JP2745566B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-03 US US07/416,260 patent/US5032837A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5032837A (en) | 1991-07-16 |
| JPH0296495A (ja) | 1990-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745566B2 (ja) | ３段スイッチの拡張方法 | |
| JP2717111B2 (ja) | 送信ゲート直列マルチプレクサ | |
| JPS61269493A (ja) | 多段リンク接続網 | |
| JPH0783504B2 (ja) | 光スイツチ装置 | |
| JPH01151390A (ja) | 冗長構成によるデジタル自動交換機の通話路 | |
| JP3758820B2 (ja) | 選択器および選択装置 | |
| JP2737600B2 (ja) | ３段スイッチ装置 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JP2730522B2 (ja) | ユニット切換装置およびユニット切換方法 | |
| JPH0227855A (ja) | 予備ユニット切替制御方式 | |
| JP2663489B2 (ja) | 電源制御装置 | |
| JP2608733B2 (ja) | スイッチング回路網 | |
| JPS62202256A (ja) | 二重化情報処理システムにおける周辺バス制御装置 | |
| JPH04351079A (ja) | ディジタル信号切替器 | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JPH033468A (ja) | スイッチ回路網 | |
| JP2006074371A (ja) | 故障時復旧方法、冗長化構成方法、パケット処理装置 | |
| JPH01221941A (ja) | 光中継器 | |
| JP4165125B2 (ja) | 画像音声処理装置 | |
| JPH04267623A (ja) | 非閉塞型３段スイッチ | |
| JPS5854405B2 (ja) | シ−ケンサ− | |
| JPH05307533A (ja) | 多段結合網実装方式 | |
| JPH0137010B2 (ja) | ||
| JPS6043550B2 (ja) | 通信回線制御装置 | |
| JPH04369728A (ja) | ディジタル符号処理システム |