JPS5854405B2 - シ−ケンサ− - Google Patents

シ−ケンサ−

Info

Publication number
JPS5854405B2
JPS5854405B2 JP12745777A JP12745777A JPS5854405B2 JP S5854405 B2 JPS5854405 B2 JP S5854405B2 JP 12745777 A JP12745777 A JP 12745777A JP 12745777 A JP12745777 A JP 12745777A JP S5854405 B2 JPS5854405 B2 JP S5854405B2
Authority
JP
Japan
Prior art keywords
output
lines
relay
input
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12745777A
Other languages
English (en)
Other versions
JPS5460676A (en
Inventor
正明 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP12745777A priority Critical patent/JPS5854405B2/ja
Publication of JPS5460676A publication Critical patent/JPS5460676A/ja
Publication of JPS5854405B2 publication Critical patent/JPS5854405B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明はマトリクス回路の出力フィードバックライン
を入力ラインとして機能させるようにしたシーケンサ−
に関する。
従来のシーケンサ−はマトリクス回路の容量に応じて入
・出力ラインの数が固定されてしまった。
このため入力ラインを増加したいときにはマトリクス回
路を増加させるか、より容量の大きなマトリクス回路を
使用するかしなく、面倒であるとともにマトリクス回路
を有効に使用することができない欠点があった。
この発明はこのような欠点を除去するために考えられた
もので、マトリクス回路の入力ラインの増加を容易に行
なうことができるとともにマトリクス回路を有効に使用
することができるシーケンサ−を提供することを目的と
する。
以下、この発明の一実施例を図面を参照して説明する。
第1図はシーケンサ−の回路構成を示すもので、1はY
軸方向に条件プログラム設定用の複数のパスライン2,
2・・・と順序プログラム設定用の複数のステップライ
ン3,3・・・を設け、かつX軸方向に複数の入力ライ
ン4,4・・・、複数の出力ライン5.5・・・、複数
の出力フィードバックライン6゜6・・・、複数の歩進
制御ライン7.7・・・、パラレルシリアル設定ライン
8及び複数の外部拡張用ライン9,9・・・等を設けて
なるマトリクス回路である。
10は操作スイッチ11.11・・・、入力リレー12
゜12・・・及びこの各リレー12.12・・・の切換
接点13.13・・・からなる入力部で、この入力部1
0は操作スイッチ11.11・・・により前記入力リレ
ー12.12・・・を選択的に付勢してその切換接点1
3.13・・・を動作し、それによって前記入力ライン
4,4・・・への入力制御を行なうようにしている。
14は出力リレー15.15・・・及びこの各リレー1
5,15・・・の切換接点16,16・・・からなる出
力部で、この出力部14は前記各出力ライン5.5・・
・に上記各出力リレー15.15・・・をそれぞれ接続
し、上記各出力リレー15.15・・・がマトリクス回
路1によって選択的に付勢されるようになっている。
そして出力リレー15.15は切換接点16,16・・
・を動作し負荷制御を行なうようにしている。
前記出力部14を形成するリレーの内2つのリレーがマ
トリクス回路1の出力ライン5,5と接続される回路中
には切換手段として切換スイッチ17.17が介挿され
ている。
この切換スイッチ17.17は出力リレー15.15を
出力ライン5,5及び外部入力端子18.18に選択的
に接続させるようにしている。
前記外部入力端子18.18には操作スイッチ回路が接
続され、前記出力リレー15.15を入力リレーとして
も作動できるようにしている。
前記出力フィードバックライン6.6・・・には前記出
力リレー15゜15・・・の他の切換接点19.19・
・・が接続されている。
この出力フィードバックライン6.6・・・は出力部へ
の出力を確かめるために使用されるラインである。
20は前記歩進制御ライン7.7・・・及びパラレルシ
リアル設定ライン8からの信号を受けてカウンタ部21
を制御し、前記ステップライン3,3・・・をステップ
制御させる制御回路である。
なお、前記制御回路20中の端子1〜16は前記ステッ
プライン3,3・・・の端子1〜16にそれぞれ接続さ
れるものである。
第2図は上述したシーケンサ−の要部の概略回路構成を
示すもので、第1図と対応している部分には同一符号を
付す。
前記切換スイッチ17はその共通接点Cを出力リレー1
5に接続し、その接点aを外部入力端子18に接続し、
その接点すを出力ライン5に接続している。
前記出力リレー15の一方の切換接点16には負荷(図
示せず)が接続されるようになっている。
又前記出力リレー15の他方の切換接点19は出力フィ
ードバックライン6を選択的に接地するようにしている
このような構成であれば切換スイッチ17を切換操作す
ることによって出力リレー15を入力用、出力用に選択
的に使用することができる。
すなわち切換スイッチ17の共通接点Cを接点すに接続
すればリレー15は出力リレーとなる。
このときは切換スイッチ17の一方の切換接点16に負
荷を接続することによって、入力部10からの入力にも
とづいてマトリクス回路1が動作し出力ライン5からの
信号によってリレー15が付勢されて負荷をシーケンス
制御する。
又切換スイッチ17の共通接点Cを接点aに接続すれば
リレー15は入力リレーとなる。
このときはリレー15が外部入力端子18からの入力に
よって付勢されるようになり出力フィードバックライン
6が入力ラインとして使用される。
したがってマトリクス回路1の専用の入力ライン4,4
・・・では入力ライン数が不足しているときでは切換ス
イッチ17を操作することによって出力フィードバック
ライン6.6・・・を入力ラインとして使用することが
できるので、別途マトリクス回路を増設したり、容量の
より大きなマ) IJクス回路を使用するという面倒は
全くいらない。
しかもこのように出力フィードバックラインを入力ライ
ンとしても使用することができるので、各ラインを無駄
なく使用することができ、マトリクス回路を有効に使用
することができる。
次にこの発明の他の実施例を図面を参照して説明する。
なお、前記実施例と同一部分には同一符号を付して詳細
な説明を省略する。
これは第3図に要部の回路構成を示すように入力ライン
を全く無くしたもので、入力部は外部入力端18.18
・・・に接続しておき、切換スイッチ17の切換操作に
よって入力ライン数と出力ライン数を任意設定可能とし
たものである。
このような構成であれば例えば1つの入力で多数の出力
を得るようにすることも逆に多数の入力で1つの出力を
得るようにすることもでき人・出力の設定が広い範囲で
行なうことができマトリクス回路をさらに有効に使用す
ることができるものである。
しかも人力リレーを専用に設ける必要がないので経済性
を向上することができる。
勿論この場合も入力ラインの増加が面倒になるというこ
とはない。
なお、前記実施例では切換手段として切換スイッチを使
用したものについて述べたがかならずしもこれに限定さ
れるものではなく、例えばピン接続やリード線接続で切
換えるようにしてもよい。
以上詳述したようにこの発明によれば、少なくとも出力
ライン及び出力フィードバックラインを設けてなるマト
リクス回路と、外部入力端子と、リレーと、このリレー
を上記出力ライン及び外部入力端子に選択的に接続させ
る切換手段とを設け、前記切換手段によって前記リレー
が前記外部入力端子に接続されたときにはその入力端子
からの入力によって前記出力フィードバックラインを入
力ラインとして機能させるようにしているので、マトリ
クス回路の入力ラインの増加を容易に行なうことができ
るとともにマトリクス回路を有効に使用することができ
るシーケンサ−を提供できるものである。
【図面の簡単な説明】
第1図はこの発明の実施例を示す回路構成図、第2図は
同実施例における要部の概略回路構成図、第3図はこの
発明の他の実施例を示す要部の回路構成図である。 1・・・・・・マトリクス回路、5・・・・・・出力ラ
イン、6・・・・・・出力フィードバックライン、14
・・・・・・出力部、15・・・・・・出力リレー、1
6.19・・・・・・リレーの切換接点、17・・・・
・・切換スイッチ、18・・・・・・外部入力端子。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも複数の出力ライン及び出力フィードバッ
    クラインを設けてなるマトリクス回路と、外部入力端子
    と、リレーと、このリレーを上記各出力ライン及び外部
    入力端子に選択的に接続させる切換手段とを設け、前記
    切換手段によって前記リレーが前記外部入力端子に接続
    されたときにはその入力端子によって前記出力フィード
    バックラインを入力ラインとして機能させるようにした
    ことを特徴とするシーケンサ−0 2マトリクス回路は専用の入力ラインを設けたことを特
    徴とする特許請求の範囲第1項記載のシーケンサ−0
JP12745777A 1977-10-24 1977-10-24 シ−ケンサ− Expired JPS5854405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12745777A JPS5854405B2 (ja) 1977-10-24 1977-10-24 シ−ケンサ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12745777A JPS5854405B2 (ja) 1977-10-24 1977-10-24 シ−ケンサ−

Publications (2)

Publication Number Publication Date
JPS5460676A JPS5460676A (en) 1979-05-16
JPS5854405B2 true JPS5854405B2 (ja) 1983-12-05

Family

ID=14960393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12745777A Expired JPS5854405B2 (ja) 1977-10-24 1977-10-24 シ−ケンサ−

Country Status (1)

Country Link
JP (1) JPS5854405B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866154A (zh) * 2010-05-11 2010-10-20 浙江大学 基于简化继电器矩阵的i/o端口映射方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866154A (zh) * 2010-05-11 2010-10-20 浙江大学 基于简化继电器矩阵的i/o端口映射方法

Also Published As

Publication number Publication date
JPS5460676A (en) 1979-05-16

Similar Documents

Publication Publication Date Title
JP2745566B2 (ja) 3段スイッチの拡張方法
JPS5854405B2 (ja) シ−ケンサ−
JP2510088Y2 (ja) マトリクススイツチ回路
JPS60686B2 (ja) シーケンサー
JPH02245681A (ja) 複合型集積回路
JPH0125271B2 (ja)
JP2746982B2 (ja) 可変遅延回路
JPH021632Y2 (ja)
JPS607804B2 (ja) シ−ケンスコントロ−ラ
JPH0895652A (ja) 電源回路
JP2663489B2 (ja) 電源制御装置
JP2881788B2 (ja) 映像信号切替装置
JPH0416538Y2 (ja)
SU1128241A1 (ru) Устройство дл ввода аналоговой информации
JPS6343558Y2 (ja)
JPS62293840A (ja) 出力選択回路
JPH019085Y2 (ja)
JPS5953583B2 (ja) 切替装置
JPH08327695A (ja) Lsiテスト回路
JPH04369728A (ja) ディジタル符号処理システム
JPH04132473A (ja) ビデオ信号切り換え装置
JPH0636578B2 (ja) 映像切替装置
JPH02296412A (ja) 信号切換回路
JPS63177216A (ja) キ−マトリクス
JPS6385816U (ja)