JPH08172576A - 映像信号切換装置 - Google Patents

映像信号切換装置

Info

Publication number
JPH08172576A
JPH08172576A JP31734794A JP31734794A JPH08172576A JP H08172576 A JPH08172576 A JP H08172576A JP 31734794 A JP31734794 A JP 31734794A JP 31734794 A JP31734794 A JP 31734794A JP H08172576 A JPH08172576 A JP H08172576A
Authority
JP
Japan
Prior art keywords
video signal
switching
switching device
signal switching
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31734794A
Other languages
English (en)
Inventor
Tsutomu Tsuneshima
勤 経島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP31734794A priority Critical patent/JPH08172576A/ja
Publication of JPH08172576A publication Critical patent/JPH08172576A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、映像信号切換装置に係り、詳しく
は切換回路の構成と方式に関し、仕様変更に容易に対応
し、かつ材料費を削減し、安定な動作性能と信頼性を向
上した映像信号切換装置を提供することを目的とする。 【構成】 相互に同期した複数の映像信号入力5を切換
えて選択し、複数の映像信号出力6に各々送出する映像
信号切換装置において、複数の垂直同期分離回路2と、
各映像信号に対応した複数の割込1aと、メモリ部1b
と、切換駆動部1cと、CPU4と送受信するI/O1
dと、カウンタ1eと、自動切換フラグ1fを備えた制
御部1と、マトリクススイッチ3を設け、前記垂直同期
信号を基準として前記複数の映像信号入力を、前記垂直
同期信号の割込処理と、垂直帰線消去期間に前記切換駆
動部を通じて前記マトリクススイッチを設定することに
より切換えて選択すると共に、所定の出力端に接続して
なることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、映像信号切換装置に係
り、詳しくは切換回路の構成と方式に関する。
【0002】
【従来の技術】従来の映像信号切換装置の一例を図3、
及び図4を用いて説明する。同装置の制御部11には、
少なくとも垂直同期分離回路12と垂直消去期間検出回
路13とカウンタ15とカウンタ設定部14を設けてい
る。そして、複数N個の各々の映像信号出力6に対応し
た一対の入力切換回路17と入力選択回路16が設けら
れている。前記入力選択回路は、複数N個の映像信号入
力5の番号を指定するスイッチ等から構成される。
【0003】また前記入力切換回路は、その入力に複数
の映像信号入力と、前記垂直同期分離回路と垂直消去期
間検出回路とカウンタの出力、及び前記入力選択回路が
接続され、その出力は各々の映像信号出力に対応し、リ
レー、アナログスイッチ等で構成されている。一方、前
記カウンタ設定部は、垂直同期分離回路から得られた垂
直同期信号をカウントする所定の値を設定するものであ
り、スイッチ等から構成される。そして、図4のタイミ
ングチャートに示すように、カウンタは前記所定の値を
カウントしたときに、前記入力切換回路にカウンタ出力
のパルス信号を送り、次の映像信号入力と切換える。
【0004】上記構成により、従来の映像信号切換装置
は、垂直消去期間に垂直同期信号に同期し、前記入力選
択回路の映像信号入力の番号指定により順次切換られる
ため、切換時のチラツキなどが防止されている。ところ
がこの場合、仕様変更が発生すると、回路構成、基板な
どのハードウエアの変更が必要となり、また部品点数も
多く、切換える映像信号の数の増加とともに、コストが
上昇する一方、信頼性が低下する問題があった。
【0005】
【発明が解決しようとする課題】本発明の目的は、上記
従来の問題点に鑑みなされたもので、仕様変更に容易に
対応し、かつ材料費を削減し、安定な動作性能と信頼性
を向上した映像信号切換装置を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、相互に同期した複数の映像信号入力を切換えて選択
し、複数の出力に各々送出する映像信号切換装置におい
て、前記の映像信号から各々の垂直同期信号を分離する
複数の垂直同期分離回路と、各映像信号に対応した複数
の割込とメモリ部と切換駆動部を備えた制御部と、複数
の映像信号入力を切換えて選択し所定の複数の出力に接
続するマトリクススイッチを設け、前記各々の映像信号
の垂直同期信号を基準として、前記複数の映像信号入力
を、前記制御部による前記垂直同期信号の割込処理と、
垂直帰線消去期間に前記切換駆動部を通じて、前記マト
リクススイッチを所定のON/OFF状態に設定するこ
とにより、切換えて選択すると共に、所定の出力端に接
続する。
【0007】また、前記制御部にI/Oを設け、外部C
PUを前記I/Oに接続し、前記映像信号切換に必要な
設定データを前記CPUから送信し、前記メモリ部に記
憶する。そして、前記マトリクススイッチの入力信号の
切換及び選択のデータ設定を、前記制御部のメモリ部に
記憶されたデータを前記マトリクススイッチに出力する
ことにより行う。
【0008】また、前記制御部に、前記垂直同期信号を
カウントするカウンタを設け、同カウンタが所定のカウ
ント値に達したとき、前記映像信号を切換えて選択す
る。あるいは、前記制御部に、前記複数の映像信号出力
の各々の垂直同期信号に対応する複数のカウンタを設
け、各々のカウンタが所定のカウント値に達したとき、
前記映像信号を切換えて選択する。更に、前記カウンタ
が、制御部のマイクロプロセッサによる割込処理により
なるようにする。そして、前記所定のカウント値を、前
記メモリ部に記憶する。
【0009】また、前記同期分離回路の入力を、前記マ
トリクススイッチの出力側に接続する。そして、前記制
御部に自動切換フラグを設け、同フラグが前記外部CP
Uにより1にセットされたとき、前記メモリに記憶され
た設定データにより自動切換を行う。あるいは、前記自
動切換フラグが、前記外部CPUにより0にリセットさ
れたとき、前記CPUから送信されるデータにより切換
を行う。
【0010】一方、前記制御部のメモリ部に、不揮発性
のメモリ素子を用いてもよい。また、前記同期分離回路
を、前記映像信号入力の一個に接続している。更に、前
記映像信号切換装置を複数設け、一方の映像信号出力を
他方の映像信号入力に接続し縦続接続している。あるい
は、前記映像信号切換装置を複数設け、並列に入力して
いる。
【0011】
【作用】上記の構成によれば、相互に同期した複数の映
像信号入力を切換えて選択し、複数の出力に各々送出す
る映像信号切換装置において、前記の映像信号から各々
の垂直同期信号を分離する複数の垂直同期分離回路と、
各映像信号に対応した複数の割込とメモリ部と切換駆動
部を備えた制御部と、複数の映像信号入力を切換えて選
択し所定の複数の出力に接続するマトリクススイッチを
設け、前記各々の映像信号の垂直同期信号を基準とし
て、前記複数の映像信号入力を、前記制御部による前記
垂直同期信号の割込処理と、垂直帰線消去期間に前記切
換駆動部を通じて、前記マトリクススイッチを所定のO
N/OFF状態に設定することにより、切換えて選択す
ると共に、所定の出力端に接続している。
【0012】また、前記制御部にI/Oを設け、外部C
PUを前記I/Oに接続し、前記映像信号切換に必要な
設定データを前記CPUから送信し、前記メモリ部に記
憶し、そして、前記マトリクススイッチの入力信号の切
換及び選択のデータ設定を、前記制御部のメモリ部に記
憶されたデータを前記マトリクススイッチに出力するこ
とにより行う。
【0013】また、前記制御部に、前記垂直同期信号を
カウントするカウンタを設け、同カウンタが所定のカウ
ント値に達したとき、前記映像信号を切換えて選択し、
あるいは、前記制御部に、前記複数の映像信号出力の各
々の垂直同期信号に対応する複数のカウンタを設け、各
々のカウンタが所定のカウント値に達したとき、前記映
像信号を切換えて選択し、更に、前記カウンタが、制御
部のマイクロプロセッサによる割込処理によりなるよう
にし、そして、前記所定のカウント値を、前記メモリ部
に記憶し、また、前記同期分離回路の入力を、前記マト
リクススイッチの出力側に接続している。
【0014】そして、前記制御部に自動切換フラグを設
け、同フラグが前記外部CPUにより1にセットされた
とき、前記メモリに記憶された設定データにより自動切
換を行うようにし、あるいは、前記自動切換フラグが、
前記外部CPUにより0にリセットされたとき、前記C
PUから送信されるデータにより切換を行うようにする
一方、前記制御部のメモリ部に、不揮発性のメモリ素子
を用い、また、前記同期分離回路を、前記映像信号入力
の一個に接続している。
【0015】更に、前記映像信号切換装置を複数設け、
一方の映像信号出力を他方の映像信号入力に接続し縦続
接続してなるようにし、あるいは、前記映像信号切換装
置を複数設け、並列に入力してなるように構成したの
で、仕様変更が発生しても、回路構成、基板などのハー
ドウエアは変更せず、外部CPUから仕様に対応した切
換データを送信し、映像信号切換装置に設定することに
より装置を実現することが出来る。
【0016】
【実施例】本発明の実施例について添付図面を参照して
詳細に説明する。なお、従来例と同じ部分の符号は、同
一とする。図1は、本発明の一実施例を示すブロック
図、図2は、その動作を示すフローチャートである。ま
ず、本発明による複数N個の映像信号入力5を切換えて
選択し、複数N個の映像信号出力6に各々送出する映像
信号切換装置は、相互に同期した信号入力である。そし
て、前記の映像信号から各々の垂直同期信号を分離する
複数の垂直同期分離回路2と、各映像信号に対応した複
数の割込1aとメモリ部1bと切換駆動部1cを備えた
制御部1と、複数の映像信号入力を切換えて選択し所定
の複数の出力に接続するマトリクススイッチ3を設けて
いる。
【0017】そして、前記各々の映像信号の垂直同期信
号を基準として、前記複数の映像信号入力を、前記制御
部による前記垂直同期信号の割込処理と、垂直帰線消去
期間に前記切換駆動部を通じて、前記マトリクススイッ
チを所定のON/OFF状態に設定することにより、切
換えて選択すると共に、所定の出力端に接続している。
また、前記制御部にI/O1dを設け、外部CPUを前
記I/Oに接続し、前記映像信号切換に必要な設定デー
タを前記CPUから送信し、前記メモリ部に記憶するよ
うにしている。そして、前記マトリクススイッチの入力
信号の切換及び選択のデータ設定を、前記制御部のメモ
リ部に記憶されたデータを前記マトリクススイッチに出
力することにより行っている。
【0018】また、前記制御部に、前記垂直同期信号を
カウントするカウンタ1eを設け、同カウンタが所定の
カウント値に達したとき、前記映像信号を切換えて選択
するようにしている。あるいは、前記制御部に、前記複
数の映像信号出力の各々の垂直同期信号に対応する複数
のカウンタを設け、各々のカウンタが所定のカウント値
に達したとき、前記映像信号を切換えて選択するように
してもよい。更に、前記カウンタが、制御部のマイクロ
プロセッサによる割込処理によりなるようにしている。
そして、前記所定のカウント値を、前記メモリ部に記憶
している。
【0019】また、前記同期分離回路の入力を、前記マ
トリクススイッチの出力側に接続している。そして、前
記制御部に自動切換フラグを設け、同フラグが前記外部
CPUにより1にセットされたとき、前記メモリに記憶
された設定データにより自動切換を行うようにしてい
る。あるいは、前記自動切換フラグが、前記外部CPU
により0にリセットされたとき、前記CPUから送信さ
れるデータにより切換を行うようにしてもよい。一方、
前記制御部のメモリ部に、不揮発性のメモリ素子を用い
てなるようにしてもよい。また、前記同期分離回路2a
を、前記映像信号入力の一個に接続してもよい。
【0020】更に、前記映像信号切換装置を複数設け、
一方の映像信号出力を他方の映像信号入力に接続し縦続
接続してなるようにしてもよい。あるいは、前記映像信
号切換装置を複数設け、並列に入力してなるようにして
もよい。これは、装置の拡張性を高めることができる。
【0021】ここで、図2のフローチャートを参照して
動作説明を行う。制御部は、本発明の映像信号切換装置
が前記CPUからのデータを受信中かどうかの受信処理
を行う。そして、受信処理を行った後、自動切換の命令
かどうかを判断する(S1)。ここで、もしYESであ
れば、前記自動切換フラグを1にセットする。そして、
メモリ部からデータを読出して、このデータを前記切換
駆動部を通じて、マトリクススイッチに出力する。更
に、所定の割込を割込可能(エネーブル)として、前記
垂直同期信号のカウントを可能とする。一方、前記S1
でもしNOであれば、その他の自動切換でない処理に移
る。
【0022】ここで、前記受信処理のサブルーチンにつ
いて説明する。まず、CPUからのデータの受信中かど
うかを判断する(S2)。ここで、もしYESであれ
ば、メインルーチンに復帰する。もし、NOであれば、
前記自動切換フラグが1かどうかを判断する(S3)。
ここで、もし、NOであれば、このサブルーチンの最初
に戻り、もしYESであれば、カウンタが、所定値Kか
どうかを判断する(S4)。そして、ここでもし、NO
であれば、このサブルーチンの最初に戻り、もしYES
であれば、次の切換データを送信しメモリー部に記憶
し、このサブルーチンの最初に戻る。
【0023】他方、前記垂直同期信号による割込処理の
サブルーチンの説明を行う。前記所定の割込がエネーブ
ルの状態で、前記垂直同期信号が入るとまず、前記自動
切換フラグが1かどうかを判断する(S5)。ここで、
もし、NOであれば、割込前のサブルーチンに復帰す
る。もしYESであれば、カウンタの数値に1を加算し
て割込前のサブルーチンに復帰する。
【0024】上記のように構成したので、前記CPUか
ら、本装置に切換データと所定のカウンタ値を送信する
ことにより、仕様変更及び新規設計が早期に実現でき、
本装置のシステムを拡大することができる。
【0025】
【発明の効果】以上のように本発明においては、相互に
同期した複数の映像信号入力を切換えて選択し、複数の
出力に各々送出する映像信号切換装置において、前記の
映像信号から各々の垂直同期信号を分離する複数の垂直
同期分離回路と、各映像信号に対応した複数の割込とメ
モリ部と切換駆動部を備えた制御部と、複数の映像信号
入力を切換えて選択し所定の複数の出力に接続するマト
リクススイッチを設け、前記各々の映像信号の垂直同期
信号を基準として、前記複数の映像信号入力を、前記制
御部による前記垂直同期信号の割込処理と、垂直帰線消
去期間に前記切換駆動部を通じて、前記マトリクススイ
ッチを所定のON/OFF状態に設定することにより、
切換えて選択すると共に、所定の出力端に接続してい
る。
【0026】また、前記制御部にI/Oを設け、外部C
PUを前記I/Oに接続し、前記映像信号切換に必要な
設定データを前記CPUから送信し、前記メモリ部に記
憶し、そして、前記マトリクススイッチの入力信号の切
換及び選択のデータ設定を、前記制御部のメモリ部に記
憶されたデータを前記マトリクススイッチに出力するこ
とにより行い、また、前記制御部に、前記垂直同期信号
をカウントするカウンタを設け、同カウンタが所定のカ
ウント値に達したとき、前記映像信号を切換えて選択
し、あるいは、前記制御部に、前記複数の映像信号出力
の各々の垂直同期信号に対応する複数のカウンタを設
け、各々のカウンタが所定のカウント値に達したとき、
前記映像信号を切換えて選択し、更に、前記カウンタ
が、制御部のマイクロプロセッサによる割込処理により
なるようにし、そして、前記所定のカウント値を、前記
メモリ部に記憶している。
【0027】また、前記同期分離回路の入力を、前記マ
トリクススイッチの出力側に接続し、そして、前記制御
部に自動切換フラグを設け、同フラグが前記外部CPU
により1にセットされたとき、前記メモリに記憶された
設定データにより自動切換を行うようにし、あるいは、
前記自動切換フラグが、前記外部CPUにより0にリセ
ットされたとき、前記CPUから送信されるデータによ
り切換を行うようにする一方、前記制御部のメモリ部
に、不揮発性のメモリ素子を用い、また、前記同期分離
回路を、前記映像信号入力の一個に接続している。
【0028】更に、前記映像信号切換装置を複数設け、
一方の映像信号出力を他方の映像信号入力に接続し縦続
接続してなるようにし、あるいは、前記映像信号切換装
置を複数設け、一方の映像信号入力を他方の映像信号入
力と並列接続してなるようにしてなるように構成したの
で、仕様変更に即時対応して装置の早期開発を可能と
し、その性能と信頼性を向上させ、コストを削減した映
像信号切換装置を提供することが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例を示す映像信号切換装置のブ
ロック図である。
【図2】本発明の一実施例を示す映像信号切換装置のフ
ローチャートである。
【図3】従来の映像信号切換装置の一例を示すブロック
図である。
【図4】従来の映像信号切換装置の一例を示すタイミン
グチャートである。
【符号の説明】
1 制御部 1a 割込 1b メモリ部 1c 切換駆動部 1d I/O 1e カウンタ 1f 自動切換フラグ 2 垂直同期分離回路 3 マトリクススイッチ 4 CPU 5 映像信号入力 6 映像信号出力

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 相互に同期した複数の映像信号入力を切
    換えて選択し、複数の出力に各々送出する映像信号切換
    装置において、前記の映像信号から各々の垂直同期信号
    を分離する複数の垂直同期分離回路と、各映像信号に対
    応した複数の割込とメモリ部と切換駆動部を備えた制御
    部と、複数の映像信号入力を切換えて選択し所定の複数
    の出力に接続するマトリクススイッチを設け、前記各々
    の映像信号の垂直同期信号を基準として、前記複数の映
    像信号入力を、前記制御部による前記垂直同期信号の割
    込処理と、垂直帰線消去期間に前記切換駆動部を通じ
    て、前記マトリクススイッチを所定のON/OFF状態
    に設定することにより、切換えて選択すると共に、所定
    の出力端に接続してなることを特徴とする映像信号切換
    装置。
  2. 【請求項2】 前記制御部にI/Oを設け、外部CPU
    を前記I/Oに接続し、前記映像信号切換に必要な設定
    データを前記CPUから送信し、前記メモリ部に記憶し
    てなることを特徴とする請求項1記載の映像信号切換装
    置。
  3. 【請求項3】 前記マトリクススイッチの入力信号の切
    換及び選択のデータ設定を、前記制御部のメモリ部に記
    憶されたデータを前記マトリクススイッチに出力するこ
    とにより行うことを特徴とする請求項2記載の映像信号
    切換装置。
  4. 【請求項4】 前記制御部に、前記垂直同期信号をカウ
    ントするカウンタを設け、同カウンタが所定のカウント
    値に達したとき、前記映像信号を切換えて選択すること
    を特徴とする請求項1記載の映像信号切換装置。
  5. 【請求項5】 前記制御部に、前記複数の映像信号出力
    の各々の垂直同期信号に対応する複数のカウンタを設
    け、各々のカウンタが所定のカウント値に達したとき、
    前記映像信号を切換えて選択することを特徴とする請求
    項1記載の映像信号切換装置。
  6. 【請求項6】 前記カウンタが、制御部のマイクロプロ
    セッサによる割込処理によりなることを特徴とする請求
    項4及び請求項5記載の映像信号切換装置。
  7. 【請求項7】 前記所定のカウント値を、前記メモリ部
    に記憶してなることを特徴とする請求項2記載の映像信
    号切換装置。
  8. 【請求項8】 前記同期分離回路の入力を、前記マトリ
    クススイッチの出力側に接続してなることを特徴とする
    請求項1記載の映像信号切換装置。
  9. 【請求項9】 前記制御部に自動切換フラグを設け、同
    フラグが前記外部CPUにより1にセットされたとき、
    前記メモリに記憶された設定データにより自動切換を行
    うようにしてなることを特徴とする請求項2記載の映像
    信号切換装置。
  10. 【請求項10】 前記自動切換フラグが、前記外部CP
    Uにより0にリセットされたとき、前記CPUから送信
    されるデータにより切換を行うようにしてなることを特
    徴とする請求項2記載の映像信号切換装置。
  11. 【請求項11】 前記制御部のメモリ部に、不揮発性の
    メモリ素子を用いてなることを特徴とする請求項1記載
    の映像信号切換装置。
  12. 【請求項12】 前記同期分離回路を、前記映像信号入
    力の一個に接続してなることを特徴とする請求項1記載
    の映像信号切換装置。
  13. 【請求項13】 前記映像信号切換装置を複数設け、一
    方の映像信号出力を他方の映像信号入力に接続し縦続接
    続してなることを特徴とする映像信号切換装置。
  14. 【請求項14】 前記映像信号切換装置を複数設け、並
    列に入力してなることを特徴とする映像信号切換装置。
JP31734794A 1994-12-20 1994-12-20 映像信号切換装置 Pending JPH08172576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31734794A JPH08172576A (ja) 1994-12-20 1994-12-20 映像信号切換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31734794A JPH08172576A (ja) 1994-12-20 1994-12-20 映像信号切換装置

Publications (1)

Publication Number Publication Date
JPH08172576A true JPH08172576A (ja) 1996-07-02

Family

ID=18087217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31734794A Pending JPH08172576A (ja) 1994-12-20 1994-12-20 映像信号切換装置

Country Status (1)

Country Link
JP (1) JPH08172576A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901281A2 (en) * 1997-09-05 1999-03-10 Tektronix, Inc. Switching reference generation using a scanning sync separator
CN101867731A (zh) * 2010-04-06 2010-10-20 长春佳惠视频科技有限责任公司 视频信号中断自动判断优先切换方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901281A2 (en) * 1997-09-05 1999-03-10 Tektronix, Inc. Switching reference generation using a scanning sync separator
EP0901281A3 (en) * 1997-09-05 2000-05-17 Tektronix, Inc. Switching reference generation using a scanning sync separator
CN101867731A (zh) * 2010-04-06 2010-10-20 长春佳惠视频科技有限责任公司 视频信号中断自动判断优先切换方法

Similar Documents

Publication Publication Date Title
JPH08172576A (ja) 映像信号切換装置
JP4329134B2 (ja) 映像入力装置
JPH0352016A (ja) 電源装置の二重化起動方式
JPH05274246A (ja) アービタ装置
JP2881788B2 (ja) 映像信号切替装置
RU97106172A (ru) Устройство для переключения двойного модуля (варианты)
JP2000350360A (ja) 電源制御方式
JPH0721136A (ja) 二重構成信号処理装置
JPH0687563B2 (ja) バイパス装置
JP3049955B2 (ja) 切替制御方式
JPH10336538A (ja) テレビジョン受信機
JPS63221432A (ja) コンピユ−タ
JPH05243933A (ja) クロック信号切り替え装置
JP2510088Y2 (ja) マトリクススイツチ回路
JP2634340B2 (ja) 制御回路
JPH09200299A (ja) 信号伝送装置
JPS6288485A (ja) 映像切替装置
JPH05197662A (ja) 情報処理装置
JPH0349787Y2 (ja)
JPH03166878A (ja) 音声信号切換回路
JPS5854405B2 (ja) シ−ケンサ−
JPH027240B2 (ja)
JPH07192577A (ja) モード設定方法
JPH10303839A (ja) 音声番組切り替え制御装置
JPS58159071A (ja) スイツチヤ−制御回路