JPH0721136A - 二重構成信号処理装置 - Google Patents
二重構成信号処理装置Info
- Publication number
- JPH0721136A JPH0721136A JP5164923A JP16492393A JPH0721136A JP H0721136 A JPH0721136 A JP H0721136A JP 5164923 A JP5164923 A JP 5164923A JP 16492393 A JP16492393 A JP 16492393A JP H0721136 A JPH0721136 A JP H0721136A
- Authority
- JP
- Japan
- Prior art keywords
- state
- signal processing
- switching
- data
- standby state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】運用状態から待機状態への切替時に未処理のデ
ータの消滅を防止する。 【構成】この二重構成信号処理装置は、０系信号処理装
置１と、１系信号処理装置２とから成り、０系，１系信
号処理装置１，２の各々は、上位装置３からの切替指令
１９，２０を受信する切替指令受信部９，１０と、運用
状態の場合に切替指令１９，２０を受信すると運用状態
から待機状態に切替るまでの予め定められた期間を作成
する切替タイミング作成部１１，１２と、自装置の状態
を他装置へ互いに通知する自系状態通知部１３，１４
と、他装置の状態を自装置で受信する他系状態受信部１
５，１６と、運用及び待機状態中の各々のデータを処理
すると共に先行待機状態中に運用状態での未処理のデー
タを処理するデータ処理用マイクロプロセッサ部７，８
とを備えて構成している。
ータの消滅を防止する。 【構成】この二重構成信号処理装置は、０系信号処理装
置１と、１系信号処理装置２とから成り、０系，１系信
号処理装置１，２の各々は、上位装置３からの切替指令
１９，２０を受信する切替指令受信部９，１０と、運用
状態の場合に切替指令１９，２０を受信すると運用状態
から待機状態に切替るまでの予め定められた期間を作成
する切替タイミング作成部１１，１２と、自装置の状態
を他装置へ互いに通知する自系状態通知部１３，１４
と、他装置の状態を自装置で受信する他系状態受信部１
５，１６と、運用及び待機状態中の各々のデータを処理
すると共に先行待機状態中に運用状態での未処理のデー
タを処理するデータ処理用マイクロプロセッサ部７，８
とを備えて構成している。
Description
【０００１】
【産業上の利用分野】本発明は二重構成信号処理装置に
関し、特に上位装置からの信号を処理し他装置へ送信す
る装置構成を二重構成とする二重構成信号処理装置に関
する。
関し、特に上位装置からの信号を処理し他装置へ送信す
る装置構成を二重構成とする二重構成信号処理装置に関
する。
【０００２】
【従来の技術】従来のこの種の二重構成信号処理装置で
は、二重構成を構成している各信号処理装置は更にその
上位装置によって制御されている。そのため、上位装置
の判断によっては、各信号処理装置の信号処理機能その
ものには障害が発生していないにも関わらず、運用待機
切替が発生する場合がある。たとえば、保守監理の場合
や、運用系の信号処理装置中の信号処理とは直接影響の
無い障害が発生した場合などである。また、上位装置よ
り切替指令が発生すると運用状態中に切替指令を受けた
時点で、待機状態へと切替を行っていた。
は、二重構成を構成している各信号処理装置は更にその
上位装置によって制御されている。そのため、上位装置
の判断によっては、各信号処理装置の信号処理機能その
ものには障害が発生していないにも関わらず、運用待機
切替が発生する場合がある。たとえば、保守監理の場合
や、運用系の信号処理装置中の信号処理とは直接影響の
無い障害が発生した場合などである。また、上位装置よ
り切替指令が発生すると運用状態中に切替指令を受けた
時点で、待機状態へと切替を行っていた。
【０００３】
【発明が解決しようとする課題】上述した二重構成信号
処理装置では、一方の装置が運用状態中に上位装置から
切替指令を受けると、切替指令を受け付ける直前までに
上位装置から受け付けていた有益な信号が処理されぬま
ま待機状態に切り替わるために、有益な信号が切り捨て
られるという問題点があった。
処理装置では、一方の装置が運用状態中に上位装置から
切替指令を受けると、切替指令を受け付ける直前までに
上位装置から受け付けていた有益な信号が処理されぬま
ま待機状態に切り替わるために、有益な信号が切り捨て
られるという問題点があった。
【０００４】
【課題を解決するための手段】本発明の二重構成信号処
理装置は、第１の信号処理装置と、第２の信号処理装置
とから成り、前記第１，第２の信号処理装置の各々は、
上位装置からの切替指令を受信すると運用状態の場合に
は前記運用状態から待機状態に切替るまでの予め定めら
れた期間先行待機状態に設定する先行待機状態設定手段
と、自装置と他装置とが各々の状態を表わす信号を相互
に送受信する状態信号送受信手段と、前記運用及び待機
状態中の各々のデータを処理すると共に前記先行待機状
態中に前記運用状態での未処理のデータを処理するデー
タ処理手段とを備えている。
理装置は、第１の信号処理装置と、第２の信号処理装置
とから成り、前記第１，第２の信号処理装置の各々は、
上位装置からの切替指令を受信すると運用状態の場合に
は前記運用状態から待機状態に切替るまでの予め定めら
れた期間先行待機状態に設定する先行待機状態設定手段
と、自装置と他装置とが各々の状態を表わす信号を相互
に送受信する状態信号送受信手段と、前記運用及び待機
状態中の各々のデータを処理すると共に前記先行待機状
態中に前記運用状態での未処理のデータを処理するデー
タ処理手段とを備えている。
【０００５】又、本発明の二重構成信号処理装置は、第
１の信号処理装置と、第２の信号処理装置とから成り、
前記第１，第２の信号処理装置の各々は、上位装置から
の切替指令を受信する切替指令受信部と、運用状態の場
合に前記切替指令を受信すると前記運用状態から待機状
態に切替るまでの予め定められた期間を作成する切替タ
イミング作成部と、自装置の状態を他装置へ互いに通知
する自系状態通知部と、前記他装置の状態を前記自装置
で受信する他系状態受信部と、前記運用及び待機状態中
の各々のデータを処理すると共に前記先行待機状態中に
前記運用状態での未処理のデータを処理するデータ処理
部とを備えている。
１の信号処理装置と、第２の信号処理装置とから成り、
前記第１，第２の信号処理装置の各々は、上位装置から
の切替指令を受信する切替指令受信部と、運用状態の場
合に前記切替指令を受信すると前記運用状態から待機状
態に切替るまでの予め定められた期間を作成する切替タ
イミング作成部と、自装置の状態を他装置へ互いに通知
する自系状態通知部と、前記他装置の状態を前記自装置
で受信する他系状態受信部と、前記運用及び待機状態中
の各々のデータを処理すると共に前記先行待機状態中に
前記運用状態での未処理のデータを処理するデータ処理
部とを備えている。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック
図、図２は本実施例の切替動作を説明するフローチャー
トである。
図、図２は本実施例の切替動作を説明するフローチャー
トである。
【０００８】図１において、本実施例は、０系信号処理
装置１と、１系信号処理装置２とから成り、０系，１系
信号処理装置１，２の各々は、上位装置３からの切替指
令１９，２０を受信する切替指令受信部９，１０と、運
用状態の場合に切替指令１９，２０を受信すると運用状
態から待機状態に切替るまでの予め定められた期間を作
成する切替タイミング作成部１１，１２と、自装置の状
態を他装置へ互いに通知する自系状態通知部１３，１４
と、他装置の状態を自装置で受信する他系状態受信部１
５，１６と、運用及び待機状態中の各々のデータを処理
すると共に先行待機状態中に運用状態での未処理のデー
タを処理するデータ処理用マイクロプロセッサ部７，８
とを備えて構成している。
装置１と、１系信号処理装置２とから成り、０系，１系
信号処理装置１，２の各々は、上位装置３からの切替指
令１９，２０を受信する切替指令受信部９，１０と、運
用状態の場合に切替指令１９，２０を受信すると運用状
態から待機状態に切替るまでの予め定められた期間を作
成する切替タイミング作成部１１，１２と、自装置の状
態を他装置へ互いに通知する自系状態通知部１３，１４
と、他装置の状態を自装置で受信する他系状態受信部１
５，１６と、運用及び待機状態中の各々のデータを処理
すると共に先行待機状態中に運用状態での未処理のデー
タを処理するデータ処理用マイクロプロセッサ部７，８
とを備えて構成している。
【０００９】次に、本実施例の動作について図１，図２
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
【００１０】本実施例では、０系信号処理装置１が運用
状態処理中に、切替指令１９を受け付ける事によって、
待機状態処理となり、同時に１系信号処理装置２が、待
機状態処理中から運用状態となる過程を例に取り説明す
る。
状態処理中に、切替指令１９を受け付ける事によって、
待機状態処理となり、同時に１系信号処理装置２が、待
機状態処理中から運用状態となる過程を例に取り説明す
る。
【００１１】動作ステップＳ１では、０系信号処理装置
１のデータ処理用マイクロプロセッサ部７は自系装置が
運用状態にあるので、通常の信号処理を行っている。１
系信号処理装置２のデータ処理用マイクロプロセッサ部
８は自装置が待機状態にあるので信号処理は行わない。
１のデータ処理用マイクロプロセッサ部７は自系装置が
運用状態にあるので、通常の信号処理を行っている。１
系信号処理装置２のデータ処理用マイクロプロセッサ部
８は自装置が待機状態にあるので信号処理は行わない。
【００１２】動作ステップＳ２で上位装置３から切替指
令１９が発生すると０系信号処理装置１は切替指令１９
を切替指令受信部９で受信する。
令１９が発生すると０系信号処理装置１は切替指令１９
を切替指令受信部９で受信する。
【００１３】動作ステップＳ３で、切替タイミング作成
部１１は切替指令受信部９から切替指令１９を受けた事
が通知され、切替用タイマーのタイマースタートを行う
と共に、データ処理用マイクロプロセッサ部７に切替指
令１９を受信した事を通知する。
部１１は切替指令受信部９から切替指令１９を受けた事
が通知され、切替用タイマーのタイマースタートを行う
と共に、データ処理用マイクロプロセッサ部７に切替指
令１９を受信した事を通知する。
【００１４】動作ステップＳ４でデータ処理用マイクロ
プロセッサ部７は、上位装置３からの信号受信を禁止す
る。
プロセッサ部７は、上位装置３からの信号受信を禁止す
る。
【００１５】動作ステップＳ５でデータ処理用マイクロ
プロセッサ７は、自系状態通知部１３に先行待機状態と
なった事を通知して表示させ、１系信号処理装置２にも
通知する。同時に、動作ステップＳ１２で１系信号処理
装置２は０系信号処理装置１が先行待機状態となった事
を他系状態受信部１６で受ける。
プロセッサ７は、自系状態通知部１３に先行待機状態と
なった事を通知して表示させ、１系信号処理装置２にも
通知する。同時に、動作ステップＳ１２で１系信号処理
装置２は０系信号処理装置１が先行待機状態となった事
を他系状態受信部１６で受ける。
【００１６】動作ステップＳ６で０系信号処理装置１
は、切替指令１９受ける以前に上位装置３から受信した
信号の処理を終了するまでの間、他装置からの見かけ上
は、運用状態処理を継続する。
は、切替指令１９受ける以前に上位装置３から受信した
信号の処理を終了するまでの間、他装置からの見かけ上
は、運用状態処理を継続する。
【００１７】動作ステップＳ７で受信済み信号の処理が
終了していれば、動作ステップＳ９へ進み、また終了し
ていないならば動作ステップＳ８で切替用タイマーがタ
イムアウトしているか判断し、タイムアウトしていなけ
れば動作ステップＳ６へ、タイムアウトしていれば動作
ステップＳ９へ進む。
終了していれば、動作ステップＳ９へ進み、また終了し
ていないならば動作ステップＳ８で切替用タイマーがタ
イムアウトしているか判断し、タイムアウトしていなけ
れば動作ステップＳ６へ、タイムアウトしていれば動作
ステップＳ９へ進む。
【００１８】動作ステップＳ９でデータ処理用マイクロ
プロセッサ部７は自装置を待機状態処理へと遷移させ
る。
プロセッサ部７は自装置を待機状態処理へと遷移させ
る。
【００１９】動作ステップＳ１０でデータ処理用マイク
ロプロセッサ部７は自系状態通知部１３に自装置が待機
状態となった事を通知して表示させる。動作ステップＳ
１１で０系信号処理装置１は待機状態処理中となる。動
作ステップＳ１３で１系信号処理装置２のデータ通信用
マイクロプロセッサ部８は他系状受信部１６から０系信
号処理装置１が待機状態となった事を受ける。
ロプロセッサ部７は自系状態通知部１３に自装置が待機
状態となった事を通知して表示させる。動作ステップＳ
１１で０系信号処理装置１は待機状態処理中となる。動
作ステップＳ１３で１系信号処理装置２のデータ通信用
マイクロプロセッサ部８は他系状受信部１６から０系信
号処理装置１が待機状態となった事を受ける。
【００２０】動作ステップＳ１４でデータ処理用マイク
ロプロセッサ部８は自装置を待機状態から運用状態に遷
移させ、上位装置３からの信号受信を開始する。
ロプロセッサ部８は自装置を待機状態から運用状態に遷
移させ、上位装置３からの信号受信を開始する。
【００２１】動作ステップＳ１５でデータ処理用マイク
ロプロセッサ部８は上位装置３からの受信信号を処理
し、他装置に送出を開始する。
ロプロセッサ部８は上位装置３からの受信信号を処理
し、他装置に送出を開始する。
【００２２】動作ステップＳ１６でデータ処理用マイク
ロプロセッサ部８は自系装置が運用状態になった事を自
系状態通知部１４に通知して表示させる。
ロプロセッサ部８は自系装置が運用状態になった事を自
系状態通知部１４に通知して表示させる。
【００２３】動作ステップ１７で０系信号処理装置１の
データ通信用マイクロプロセッサ部７は他系状態受信部
１５から１系信号処理装置２が運用状態となった事を受
ける。
データ通信用マイクロプロセッサ部７は他系状態受信部
１５から１系信号処理装置２が運用状態となった事を受
ける。
【００２４】
【発明の効果】以上説明したように本発明は、第１の信
号処理装置と、第２の信号処理装置とから成り、第１，
第２の信号処理装置の各々は、上位装置からの切替指令
を受信すると運用状態の場合には運用状態から待機状態
に切替るまでの予め定められた期間先行待機状態に設定
する先行待機状態設定手段と、自装置と他装置とが各々
の状態を表わす信号を相互に送受信する状態信号送受信
手段と、運用及び待機状態中の各々のデータを処理する
と共に先行待機状態中に運用状態での未処理のデータを
処理するデータ処理手段とを備えることにより、切替指
令を受信する直前に上位装置から受信しているデータを
データ処理手段が先行待機状態中に処理するので、従来
のように切替指令を受信する直前に受信したデータが処
理されずに消滅する事を防止することができる。
号処理装置と、第２の信号処理装置とから成り、第１，
第２の信号処理装置の各々は、上位装置からの切替指令
を受信すると運用状態の場合には運用状態から待機状態
に切替るまでの予め定められた期間先行待機状態に設定
する先行待機状態設定手段と、自装置と他装置とが各々
の状態を表わす信号を相互に送受信する状態信号送受信
手段と、運用及び待機状態中の各々のデータを処理する
と共に先行待機状態中に運用状態での未処理のデータを
処理するデータ処理手段とを備えることにより、切替指
令を受信する直前に上位装置から受信しているデータを
データ処理手段が先行待機状態中に処理するので、従来
のように切替指令を受信する直前に受信したデータが処
理されずに消滅する事を防止することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示す本実施例の動作の詳細を説明するた
めのフローチャートである。
めのフローチャートである。
１ ０系信号処理装置 ２ １系信号処理装置 ３ 上位装置 ４ 上位装置からのデータライン ５ 他装置へのデータライン ６ 他装置へのデータライン ７，８ マイクロプロセッサ部 ９，１０ 切替指令受信部 １１，１２ 切替タイミング作成部 １３，１４ 自系状態通知部 １５，１６ 他系状態受信部 １７，１８ 制御バス １９，２０ 切替指令
Claims (2)
- 【請求項１】 第１の信号処理装置と、第２の信号処理
装置とから成り、前記第１，第２の信号処理装置の各々
は、上位装置からの切替指令を受信すると運用状態の場
合には前記運用状態から待機状態に切替るまでの予め定
められた期間先行待機状態に設定する先行待機状態設定
手段と、自装置と他装置とが各々の状態を表わす信号を
相互に送受信する状態信号送受信手段と、前記運用及び
待機状態中の各々のデータを処理すると共に前記先行待
機状態中に前記運用状態での未処理のデータを処理する
データ処理手段とを備えることを特徴とする二重構成信
号処理装置。 - 【請求項２】 第１の信号処理装置と、第２の信号処理
装置とから成り、前記第１，第２の信号処理装置の各々
は、上位装置からの切替指令を受信する切替指令受信部
と、運用状態の場合に前記切替指令を受信すると前記運
用状態から待機状態に切替るまでの予め定められた期間
を作成する切替タイミング作成部と、自装置の状態を他
装置へ互いに通知する自系状態通知部と、前記他装置の
状態を前記自装置で受信する他系状態受信部と、前記運
用及び待機状態中の各々のデータを処理すると共に前記
先行待機状態中に前記運用状態での未処理のデータを処
理するデータ処理部とを備えることを特徴とする二重構
成信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164923A JPH0721136A (ja) | 1993-07-05 | 1993-07-05 | 二重構成信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164923A JPH0721136A (ja) | 1993-07-05 | 1993-07-05 | 二重構成信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721136A true JPH0721136A (ja) | 1995-01-24 |
Family
ID=15802418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164923A Pending JPH0721136A (ja) | 1993-07-05 | 1993-07-05 | 二重構成信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721136A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012027782A (ja) * | 2010-07-26 | 2012-02-09 | Nec Computertechno Ltd | コンピュータシステム、コンピュータ、及び制御方法 |
| JP2016134827A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | ２重系制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154901A (ja) * | 1989-11-14 | 1991-07-02 | Toshiba Corp | ２重化制御装置 |
| JPH03219333A (ja) * | 1990-01-24 | 1991-09-26 | Nippon Signal Co Ltd:The | 待機二重系装置 |
-
1993
- 1993-07-05 JP JP5164923A patent/JPH0721136A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154901A (ja) * | 1989-11-14 | 1991-07-02 | Toshiba Corp | ２重化制御装置 |
| JPH03219333A (ja) * | 1990-01-24 | 1991-09-26 | Nippon Signal Co Ltd:The | 待機二重系装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012027782A (ja) * | 2010-07-26 | 2012-02-09 | Nec Computertechno Ltd | コンピュータシステム、コンピュータ、及び制御方法 |
| JP2016134827A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | ２重系制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0721136A (ja) | 二重構成信号処理装置 | |
| JP2679775B2 (ja) | Ｃｐｕ間通信方法 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JPH057213A (ja) | Ａｔｍセルスイツチ系切替方式 | |
| JPH05341803A (ja) | プログラマブルコントローラの二重化切替装置 | |
| JPH07234802A (ja) | モジュール切替制御方式 | |
| JP2686024B2 (ja) | クロック制御方式 | |
| JPH05206894A (ja) | ２ルート伝送制御システム | |
| JP2557538B2 (ja) | 二重化システム | |
| JP3160927B2 (ja) | ループ試験回路 | |
| JPH0433442A (ja) | パケット交換システム | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPH0740691B2 (ja) | ループバス制御方法 | |
| JPH01111248A (ja) | データ処理システムの系構成変更方式 | |
| JPH08191319A (ja) | データ通信システム | |
| JPH10200602A (ja) | マスター／スレーブ通信システム | |
| JPH06120855A (ja) | 自動信号切替方法 | |
| JPS63236433A (ja) | バツクアツプ切替え方式 | |
| JPH1027111A (ja) | 運用系・予備系切替方法 | |
| JPH06197121A (ja) | Ａｔｍ交換機の冗長構成における系切替え方式 | |
| JPS6276848A (ja) | 初期プログラムロ−ド方式 | |
| JPH0243608A (ja) | システムクロック断対応方法 | |
| JPH0375807A (ja) | 基準時間割り込み方式 | |
| JPH0670380A (ja) | リモートコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980519 |