JPH0375807A - 基準時間割り込み方式 - Google Patents
基準時間割り込み方式Info
- Publication number
- JPH0375807A JPH0375807A JP1211486A JP21148689A JPH0375807A JP H0375807 A JPH0375807 A JP H0375807A JP 1211486 A JP1211486 A JP 1211486A JP 21148689 A JP21148689 A JP 21148689A JP H0375807 A JPH0375807 A JP H0375807A
- Authority
- JP
- Japan
- Prior art keywords
- time
- reference time
- signal
- interrupt
- internal timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000005856 abnormality Effects 0.000 abstract description 2
- 230000011664 signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、複数のマイクロコンピュータを用いた制御シ
ステムの基準時間割り込み方式に関し、特に単一の基準
時間によって複数のマイクロコンピュータに割り込みを
かけ、複数のマイクロコンピュータ間の時間的な同期を
確立する基準時間割り込み方式に関するものである。
ステムの基準時間割り込み方式に関し、特に単一の基準
時間によって複数のマイクロコンピュータに割り込みを
かけ、複数のマイクロコンピュータ間の時間的な同期を
確立する基準時間割り込み方式に関するものである。
［従来の技術］
従来のこの種の基準時間割り込み方式について第２図に
示す。同図において、１はマイクロコンピュータ、２は
基準時間発生部、４は基準時間信号、５は割り込み入力
端子である。
示す。同図において、１はマイクロコンピュータ、２は
基準時間発生部、４は基準時間信号、５は割り込み入力
端子である。
そして、基準時間発生部２（マイクロコンピュータ１に
より制御される場合もある）からの基準時間信号４は各
マイクロコンピュータ１の割り込み入力端子５に送出さ
れる。そして、このとき各マイクロコンピュータ１には
、割り込みがかかることになり、各マイクロコンピュー
タ１はこの割り込み端子に到来する基準時間信号４に基
ついてそれぞれ時間の管理を行っている。
より制御される場合もある）からの基準時間信号４は各
マイクロコンピュータ１の割り込み入力端子５に送出さ
れる。そして、このとき各マイクロコンピュータ１には
、割り込みがかかることになり、各マイクロコンピュー
タ１はこの割り込み端子に到来する基準時間信号４に基
ついてそれぞれ時間の管理を行っている。
［発明が解決しようとする課題］
上述した従来の基準時間割り込み方式は、基準時間発生
部２に異常が発生したとき、各マイクロコンピュータ１
に送出される基準時間発生信号４が途絶え、この基準時
間信号４を共通に使用して時間管理を行う全てのマイク
ロコンピュータ］。
部２に異常が発生したとき、各マイクロコンピュータ１
に送出される基準時間発生信号４が途絶え、この基準時
間信号４を共通に使用して時間管理を行う全てのマイク
ロコンピュータ］。
は、時間管理を行えないという問題があった。
［課題を解決するための手段］
このような課題を解決するために本発明の基準時間割り
込み方式は、マイクロコンピュータのそれぞれに内部タ
イマー回路を備えたものである。
込み方式は、マイクロコンピュータのそれぞれに内部タ
イマー回路を備えたものである。
［作用］
通常は基準時間信号による外部割り込み信号基づいて時
間の管理を行い、割り込み信号発生の時間間隔が一定時
間以上になったときには内部タイマー回路に切り替えて
時間管理を行う。
間の管理を行い、割り込み信号発生の時間間隔が一定時
間以上になったときには内部タイマー回路に切り替えて
時間管理を行う。
［実施例］
次に、本発明について図面を参照して説明する。
第１図は本発明の基準時間割り込み方式の一実施例を示
すブロック図である。同図において、第２図の従来の基
準時間割り込み方式のブロック図と同等部分は同一符号
を付してその説明を省略する。第１−図において、３は
各マイクロコンピュータ１内にそれぞれ設けられた内部
タイマー回路である。
すブロック図である。同図において、第２図の従来の基
準時間割り込み方式のブロック図と同等部分は同一符号
を付してその説明を省略する。第１−図において、３は
各マイクロコンピュータ１内にそれぞれ設けられた内部
タイマー回路である。
以上のように構成された基型時間割り込み方式について
、その動作を説明する。通常は、基準時間発生部２から
の周期的な基準時間信号４が各マイクロコンピュータ１
の割り込み端子４に送１１Ｓされている。そして、各マ
イクロコンピュータ１内では、これに設けた内部タイマ
ー回路３でこの；切り込み端子５に到来する基準時間信
号４の監視を行っている。
、その動作を説明する。通常は、基準時間発生部２から
の周期的な基準時間信号４が各マイクロコンピュータ１
の割り込み端子４に送１１Ｓされている。そして、各マ
イクロコンピュータ１内では、これに設けた内部タイマ
ー回路３でこの；切り込み端子５に到来する基準時間信
号４の監視を行っている。
すなわち、各マイクロコンピュータ］の割り込み端子５
に基準時間信号４が割り込み信号として到来したとき、
この割り込み信号を受信した各マイクロコンピュータ］
の実行する割り込み処理の中で、この基準時間信号４の
到来と同時にこの基準時間信号４の時間間隔に等しい基
準時間を各タイマー回路３にセラ１〜して起動し、次の
基準時間信号４がこの割り込み端子５に到来するまでの
時間を監視する。そして、この基準時間信号４の時間間
隔が所定の値以」二、すなわちこの基準時間信号４の時
間間隔が各タイマ回路３にセラ）へされた基準時間を超
えたとき、この基準時間信号４を異常と判断し、以降既
に起動されている内部タイマー回路３に切り替え、この
内部タイマー回路３から発生される基準時間に基づき時
間管理を行つ。
に基準時間信号４が割り込み信号として到来したとき、
この割り込み信号を受信した各マイクロコンピュータ］
の実行する割り込み処理の中で、この基準時間信号４の
到来と同時にこの基準時間信号４の時間間隔に等しい基
準時間を各タイマー回路３にセラ１〜して起動し、次の
基準時間信号４がこの割り込み端子５に到来するまでの
時間を監視する。そして、この基準時間信号４の時間間
隔が所定の値以」二、すなわちこの基準時間信号４の時
間間隔が各タイマ回路３にセラ）へされた基準時間を超
えたとき、この基準時間信号４を異常と判断し、以降既
に起動されている内部タイマー回路３に切り替え、この
内部タイマー回路３から発生される基準時間に基づき時
間管理を行つ。
このように、本発明の基準時間割り込み方式は、各マイ
クロコンピュータｌにおいて基準時間信号４が一定時間
以上になったとき、基準時間発生部２を異常と判断し、
外部割り込み信号による基準時間を内部タイマー回路３
による基準時間に切り替えて時間の管理を行うようにし
たものである。
クロコンピュータｌにおいて基準時間信号４が一定時間
以上になったとき、基準時間発生部２を異常と判断し、
外部割り込み信号による基準時間を内部タイマー回路３
による基準時間に切り替えて時間の管理を行うようにし
たものである。
［発明の効果］
以上説明したように本発明の基準時間割り込み方式によ
れば、通常は基準時間信号による外部割り込み信号基づ
いて時間の管理を行い、割り込み信号発生の時間間隔が
一定時間以上になったときには内部タイマー回路に切り
替えて時間管理を行うように構成したので、基準時間発
生部に異常が発生して、各マイクロコンピュータに送出
される基準時間発生信号が途絶えても、時間管理を行え
るという効果が得られる。
れば、通常は基準時間信号による外部割り込み信号基づ
いて時間の管理を行い、割り込み信号発生の時間間隔が
一定時間以上になったときには内部タイマー回路に切り
替えて時間管理を行うように構成したので、基準時間発
生部に異常が発生して、各マイクロコンピュータに送出
される基準時間発生信号が途絶えても、時間管理を行え
るという効果が得られる。
第１図は本発明の基準時間割り込み方式の一実施例を示
すブロック図、第２図は従来の基準時間割り込み方式の
ブロック図である。 ］・・−・マイクロコンピュータ、２−・・基準時間発
生部、３・・・・内部タイマー回路、４・・・・基準時
間信号、５・・・・割り込み端子。
すブロック図、第２図は従来の基準時間割り込み方式の
ブロック図である。 ］・・−・マイクロコンピュータ、２−・・基準時間発
生部、３・・・・内部タイマー回路、４・・・・基準時
間信号、５・・・・割り込み端子。
Claims (1)
- 【特許請求の範囲】 １つの基準時間発生部からの基準時間信号を外部割り込
み信号として入力して時間管理を行う複数のマイクロコ
ンピュータからなる制御システムにおいて、 前記マイクロコンピュータのそれぞれに内部タイマー回
路を設け、通常は前記基準時間信号による外部割り込み
信号基づいて時間の管理を行い、割り込み信号発生の時
間間隔が一定時間以上になったときには前記内部タイマ
ー回路に切り替えて時間管理を行うようにしたことを特
徴とする基準時間割り込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211486A JPH0375807A (ja) | 1989-08-18 | 1989-08-18 | 基準時間割り込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211486A JPH0375807A (ja) | 1989-08-18 | 1989-08-18 | 基準時間割り込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0375807A true JPH0375807A (ja) | 1991-03-29 |
Family
ID=16606753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211486A Pending JPH0375807A (ja) | 1989-08-18 | 1989-08-18 | 基準時間割り込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0375807A (ja) |
-
1989
- 1989-08-18 JP JP1211486A patent/JPH0375807A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0375807A (ja) | 基準時間割り込み方式 | |
| KR100239059B1 (ko) | 이중화 액티브/스탠바이 제어 방법 | |
| JPS6053398A (ja) | 遠方監視制御装置 | |
| JPH05206894A (ja) | ２ルート伝送制御システム | |
| JPH0317722A (ja) | 基準時間割込み方法 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPH0721136A (ja) | 二重構成信号処理装置 | |
| JP2557538B2 (ja) | 二重化システム | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPS63248255A (ja) | オンラインデ−タ伝送システム | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPH03192892A (ja) | 切り換え制御回路 | |
| JPH01147761A (ja) | 情報処理システムの構成切替制御方式 | |
| JPH06132920A (ja) | 冗長構成を有する伝送装置の切替回路 | |
| JPH1185202A (ja) | ２重化システムのメンテナンス方法 | |
| JPS63276130A (ja) | 周期タスクの分散起動方法 | |
| JPH0267038A (ja) | 分散形交換システムの制御方式 | |
| JPH01158543A (ja) | 警報信号制御方式 | |
| JPH01137338A (ja) | スタンバイ系のチェック方式 | |
| JPS63236433A (ja) | バツクアツプ切替え方式 | |
| JPH0426596B2 (ja) | ||
| JPH01274543A (ja) | パケット交換システム | |
| JPH07262035A (ja) | ２重化システムにおける切り替え装置 | |
| JPH04275722A (ja) | １：ｎ回線切替方式 |