JPH0317722A - 基準時間割込み方法 - Google Patents

基準時間割込み方法

Info

Publication number
JPH0317722A
JPH0317722A JP1150423A JP15042389A JPH0317722A JP H0317722 A JPH0317722 A JP H0317722A JP 1150423 A JP1150423 A JP 1150423A JP 15042389 A JP15042389 A JP 15042389A JP H0317722 A JPH0317722 A JP H0317722A
Authority
JP
Japan
Prior art keywords
reference time
time
signal
microcomputer
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1150423A
Other languages
English (en)
Inventor
Masato Kobayashi
正人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1150423A priority Critical patent/JPH0317722A/ja
Publication of JPH0317722A publication Critical patent/JPH0317722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のマイクロコンピュータを用いた制御シ
ステムにおいて、単一の基準時間によってシステム内の
マイクロコンピュータに割込みをかけてマイクロコンピ
ュータ間の時間的同期を取る基準時間割込み方法に関す
るものである。
〔従来の技術〕
従来、この種の基準時間割込み方法においては、第２図
に示すように、複数のマイクロコンピュータ１および１
つの基準時間発生部２（マイクロコンピュータ１により
制御される場合もある装置）を持ち、基準時間発生部２
の出力端子２ａからの基準時間信号ａを各マイクロコン
ピュータ１の割込み入力端子１ａに入力し、各マイクロ
コンピュータ１に大して割込みをかけることにより時間
の管理を行なっていた。
〔発明が解決しようとする課題〕
従来のこの種の基準時間割込み方法においては、基準時
間発生部２の不在または異常によって各マイクロコンピ
ュータｌへの割込みが停止した場合に時間の管理ができ
なくなるという欠点があった．〔課題を解決するための
手段〕 このような欠点を除去するために本発明は、基準時間を
発生する基準時間発生部と、基準時間発生部から出力さ
れる基準時間信号を監視する基準時間監視部と、基準時
間信号によって割込みをうける複数のマイクロコンピュ
ータとを有する制御システムにおいて、通常は基準時間
発生部から出力される基準時間信号によって起こった割
込みにより時間の管理を行ない、基準時間監視部からの
異常通知時には各マイクロコンピュータにおいて基準時
間を外部割込みから各マイクロコンピュータの有する内
部タイマに切り替えて時間管理を行なうようにしたもの
である。
〔作用〕
本発明による基準時間割込み方法においては、基準時間
発生部の機能停止時にも各マイクロコンピュータで時間
管理を行なうことができる。
〔実施例〕
第１図は、本発明による基準時間割込み方法の一実施例
を説明するための制御システムを示す系統図である。こ
の制御システムは、内部タイマ３を有する複数のマイク
ロコンピュータ１と１つの基準時間発生部２　（マイク
ロコンピュータ１により制御される場合のある装置）ε
１つの基準時間監視部４とを持ち、基準時間信号ａは各
マイクロコンピュータ１の割込み入力端子１ａに入力さ
れている。なお、第１図において、１ｂはマイクロコン
ピュータ１の入力端子、４ａは基準時間監視部４の入力
端子、４ｂは基準時間監視部４の出力端子である。
通常は基準時間発生部２の出力端子２ａからの基準時間
信号ａによって各マイクロコンピュータ１に対して割込
みをかけることにより時間の管理を行なうが、基準時間
監視部４において入力端子４ａから入力される基準時間
信号ａに異常を検出した場合には、基準時間監視部４は
出力端子４ｂからマイクロコンピュータ１の入力端子１
ｂに異常通知信号ｂを出力することにより各マイクロコ
ンピュータ１に対して異常を通知し、各マイクロコンピ
ュータ１において基準時間を外部割込みから内部タイマ
３に切り替えて時間管理を行なう。
〔発明の効果〕
以上説明したように本発明は、通常は基準時間発生部か
ら出力される基準時間信号によって起こった割込みによ
り時間の管理を行ない、基準時間監視部からの異常通知
時には各マイクロコンピュータにおいて基準時間を外部
割込みから各マイクロコンピュータの有する内部タイマ
に切り替えて時間管理を行なうことにより、基準時間発
生部の機能停止時にも各マイクロコンピュータで時間管
理を行なうことができる効果がある。
【図面の簡単な説明】
第１図は本発明による基準時間割込み方法の一実施例を
説明するための制御システムを示す系統図、第２図は従
来の基準時間割込み方法を説明するための制御システム
を示す系統図である。 ■・・・マイクロコンピュータ、ｌａ，ｌｂｌ　　４ａ
・・・入力端子、２・・・基準時間発生部、２ａ．４ｂ
・・・出力端子、３・・・内部タイマ、４・・・基準時
間監視部．ニｌ　１　　・二

Claims (1)

    【特許請求の範囲】
  1. 基準時間を発生する基準時間発生部と、基準時間発生部
    から出力される基準時間信号を監視する基準時間監視部
    と、前記基準時間信号によって割込みをうける複数のマ
    イクロコンピュータとを有する制御システムにおいて、
    通常は前記基準時間発生部から出力される基準時間信号
    によって起こった割込みにより時間の管理を行ない、前
    記基準時間監視部からの異常通知時には各マイクロコン
    ピュータにおいて基準時間を外部割込みから各マイクロ
    コンピュータの有する内部タイマに切り替えて時間管理
    を行なうことを特徴とする基準時間割込み方法。
JP1150423A 1989-06-15 1989-06-15 基準時間割込み方法 Pending JPH0317722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1150423A JPH0317722A (ja) 1989-06-15 1989-06-15 基準時間割込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1150423A JPH0317722A (ja) 1989-06-15 1989-06-15 基準時間割込み方法

Publications (1)

Publication Number Publication Date
JPH0317722A true JPH0317722A (ja) 1991-01-25

Family

ID=15496612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1150423A Pending JPH0317722A (ja) 1989-06-15 1989-06-15 基準時間割込み方法

Country Status (1)

Country Link
JP (1) JPH0317722A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520097A (ja) * 1991-07-09 1993-01-29 Fujitsu Ltd 情報処理装置
JPH0775183A (ja) * 1993-09-01 1995-03-17 Fujitsu Ten Ltd 通信システムの時間管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520097A (ja) * 1991-07-09 1993-01-29 Fujitsu Ltd 情報処理装置
JPH0775183A (ja) * 1993-09-01 1995-03-17 Fujitsu Ten Ltd 通信システムの時間管理方法

Similar Documents

Publication Publication Date Title
JPH10124167A (ja) システムクロック切り換え装置
JPS5868163A (ja) システム障害検出方式
JPH0317722A (ja) 基準時間割込み方法
JPS6019540B2 (ja) 構成切替制御方式
JPS6093502A (ja) デイジタル制御装置の出力保持方式
JPS6356755A (ja) スレ−ブプロセツサの異常監視方式
JPH0272436A (ja) マイクロコンピュータの冗長システム
JPS63276130A (ja) 周期タスクの分散起動方法
JPH0375807A (ja) 基準時間割り込み方式
JPH0287204A (ja) プロセス入出力装置
JPH01158543A (ja) 警報信号制御方式
JPS62226249A (ja) 入出力装置切り離し方式
JPH01224848A (ja) マルチプロセッシングシステム
JPH06325002A (ja) 複数計算機の同期方法
JPH05244254A (ja) 集中異常監視方式
JPH02181839A (ja) ウォッチドッグ監視回路
JPH03291746A (ja) 複合計算機システム監視制御方法及び装置
JPH0263248A (ja) タスクプログラムの無限ループ障害検出方式
JPH01147761A (ja) 情報処理システムの構成切替制御方式
JPH03169197A (ja) 警報信号の表示・記録方式
JPH02118738A (ja) 二重化制御システムの異常レベルによる切換方式
JPS63291146A (ja) 入出力処理装置
JPH04137834A (ja) 予備回路自己監視装置
JPS59178556A (ja) ログアウト方式
JPS5995664A (ja) 監視制御装置