JPS5872226A - クロツク切替え回路 - Google Patents
クロツク切替え回路Info
- Publication number
- JPS5872226A JPS5872226A JP17116381A JP17116381A JPS5872226A JP S5872226 A JPS5872226 A JP S5872226A JP 17116381 A JP17116381 A JP 17116381A JP 17116381 A JP17116381 A JP 17116381A JP S5872226 A JPS5872226 A JP S5872226A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- output
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明社クロック切替え回路、特に２系統から供給され
るりμツク信号の何れか一方のクロック信号を選択出力
する選択回路を有する装置におけるクロック切替え回路
に関す。
るりμツク信号の何れか一方のクロック信号を選択出力
する選択回路を有する装置におけるクロック切替え回路
に関す。
例えば時分割電子交換機等を構成する各装置は、共通に
設けられたり四ツク信号源から供給されるクロック信号
によシ同期的に動作する場合が多い。
設けられたり四ツク信号源から供給されるクロック信号
によシ同期的に動作する場合が多い。
か＼る場合に、万一クロック信号の供給が途絶する勢の
異常が発生すると、尚該時分割電子交換機が機能を停止
する結果となるので、前記り胃ツク伯号の供給には特に
高信頼性が配慮されている。
異常が発生すると、尚該時分割電子交換機が機能を停止
する結果となるので、前記り胃ツク伯号の供給には特に
高信頼性が配慮されている。
第１図はこの種クロック信号の供給系統の一例を示す図
である。第１図において、クロック信号ＣＬを発生する
クロック信号源１は、二重化された共通装置１１および
１２にそれぞれ一組宛設けられ、咳クロック信号ＣＬを
必要とする複数の個２１乃至２ｎは、第１系統３１およ
び第２系統３２から供給される二組のクロック信号ＣＬ
（以後クロック信号ＣＬ、およびＣＬ、と区別する）を
選択回路５に入力し、図示されぬ制御装置から伝達され
る選択信号ＳＷによシ、クロック信号ＣＬ、およびＣＬ
、の何れかを選択させて、装置内系統６に供給する。次
に各個別装Ｒ２ｘ（ｘは１乃至ｎ）における従来あるク
ロック切替え方式を第２図および第３図によシ説明する
。第２図においては、選択回路５から装置内系統６に供
給されるクロック信号ＣＬｌまたはＣＬ、ｔｉ異常検出
回路７によシ常時監視されている。異常検出回路７は監
視中のクロック信号ＣＬ、またはＣＬ、に異常を検出す
ると検出信号ＤＴを出力し、図示されぬ制御装置に伝達
する。検出信号ＤＴを受領した前記制御装置は、前述の
如く選択回路５に選択信号ＳＷを送シ、装置内系統６に
供給するクロック信号ＣＬ、またはＣＬ、を切替えさせ
る。一方第３図においては、選択回路５に入力される各
クロック信号ＣＬ、およびＣＬ、は異常検出回路８１お
よび８２によシそれぞれ常時監視されている。異常検出
回路８１゛および８２はそれぞれ監視中のクロック信号
ＣＬ、ｔたはＣＬ、に異常を検出すると、検出信号ＤＴ
、またはＤＴ。
である。第１図において、クロック信号ＣＬを発生する
クロック信号源１は、二重化された共通装置１１および
１２にそれぞれ一組宛設けられ、咳クロック信号ＣＬを
必要とする複数の個２１乃至２ｎは、第１系統３１およ
び第２系統３２から供給される二組のクロック信号ＣＬ
（以後クロック信号ＣＬ、およびＣＬ、と区別する）を
選択回路５に入力し、図示されぬ制御装置から伝達され
る選択信号ＳＷによシ、クロック信号ＣＬ、およびＣＬ
、の何れかを選択させて、装置内系統６に供給する。次
に各個別装Ｒ２ｘ（ｘは１乃至ｎ）における従来あるク
ロック切替え方式を第２図および第３図によシ説明する
。第２図においては、選択回路５から装置内系統６に供
給されるクロック信号ＣＬｌまたはＣＬ、ｔｉ異常検出
回路７によシ常時監視されている。異常検出回路７は監
視中のクロック信号ＣＬ、またはＣＬ、に異常を検出す
ると検出信号ＤＴを出力し、図示されぬ制御装置に伝達
する。検出信号ＤＴを受領した前記制御装置は、前述の
如く選択回路５に選択信号ＳＷを送シ、装置内系統６に
供給するクロック信号ＣＬ、またはＣＬ、を切替えさせ
る。一方第３図においては、選択回路５に入力される各
クロック信号ＣＬ、およびＣＬ、は異常検出回路８１お
よび８２によシそれぞれ常時監視されている。異常検出
回路８１゛および８２はそれぞれ監視中のクロック信号
ＣＬ、ｔたはＣＬ、に異常を検出すると、検出信号ＤＴ
、またはＤＴ。
をそれぞれ出力し、前記制御装置に伝達する。該制御装
置は受領する検出信号ＤＴ、またはＤＴ、によシ、伺れ
のクロック信号ＣＬ、またはＣＬ、が異常であるかを判
定し、正常なりロック信号ＣＬＩｔたはＣＬ、を選択す
る選択信号ＳＷを選択回路５に伝達する。
置は受領する検出信号ＤＴ、またはＤＴ、によシ、伺れ
のクロック信号ＣＬ、またはＣＬ、が異常であるかを判
定し、正常なりロック信号ＣＬＩｔたはＣＬ、を選択す
る選択信号ＳＷを選択回路５に伝達する。
以上の説明から明らかな如く、従来あるクロック切替え
方式においては、クロック信号ＣＬ、およびＣＬ、の切
替えは、異常検出回路７ｔたは８１および８２の出力す
る検出信号ＤＴまたはＤＴ、およびＤＴ、によシ判定さ
れていた。然し若し異常検出回路７または８１および８
２が障害等によル、岨った監視を行った場合には、前記
制御装置に１った判定を下させる結果となシ、選択回路
５を誤設定させる結果となる。また選択回路５の前記制
御装置による切替えは、必ずしも迅速には実施されぬの
で、異常検出時の切替えには適切とは言い離い０ 本発明の目的は、前述の如き従来あるクロック切替え方
式の欠点を除去し、確実なりロック信号の切替えを迅速
に実施する手段の実状にある。
方式においては、クロック信号ＣＬ、およびＣＬ、の切
替えは、異常検出回路７ｔたは８１および８２の出力す
る検出信号ＤＴまたはＤＴ、およびＤＴ、によシ判定さ
れていた。然し若し異常検出回路７または８１および８
２が障害等によル、岨った監視を行った場合には、前記
制御装置に１った判定を下させる結果となシ、選択回路
５を誤設定させる結果となる。また選択回路５の前記制
御装置による切替えは、必ずしも迅速には実施されぬの
で、異常検出時の切替えには適切とは言い離い０ 本発明の目的は、前述の如き従来あるクロック切替え方
式の欠点を除去し、確実なりロック信号の切替えを迅速
に実施する手段の実状にある。
この目的は、２系統から供給されるクロック信号の何れ
か一方のり四ツク信号を選択出力する選択回路を有する
装置において、前記一方のクロック信号を監視し異常検
出時に検出信号を出力する異常検出回路と、該異常検出
回路から検出信号が出力され且つ誼異常検出回路の監視
せぬ他方のクロック信号が正常に供給されることを検出
して論理積信号を出力するゲートとを前記各系統に設け
、骸２系統のゲートから出力される論理積信号を受信し
て正常なりロック信号を選択出力する如く前記選択回路
を設定する制御手段とを設けることにより達成される。
か一方のり四ツク信号を選択出力する選択回路を有する
装置において、前記一方のクロック信号を監視し異常検
出時に検出信号を出力する異常検出回路と、該異常検出
回路から検出信号が出力され且つ誼異常検出回路の監視
せぬ他方のクロック信号が正常に供給されることを検出
して論理積信号を出力するゲートとを前記各系統に設け
、骸２系統のゲートから出力される論理積信号を受信し
て正常なりロック信号を選択出力する如く前記選択回路
を設定する制御手段とを設けることにより達成される。
以下、本発明の一実施例を第４図によシ説明する。第４
図は本発明の一実施例によるクロック切替え回路を示す
図である０なお、全図を通じて、同一符号は同一対象を
示す。第４゛図において第１系統３１から供給されるク
ロック信号ＣＬ、は異常検出回路８１によシ監視され、
また第２系統３２かも供給されるクロック信号ＣＬ、は
異常検出回路８２によシ監視されることは第３図と変ら
ない１常検出回路８１がクロック信号ＣＬ、に異常を検
出したときに出力する検出信号ＤＴ、 （論理値１）は
、紋異常検出回路８１が監視していないクロック信号Ｃ
Ｌ、と共にゲート９１に入力される。骸ゲート９１は入
力される検出信号ＤＴ、およびクロック信号ＣＬ、の論
理積をとシ、その結果得られる論理積信号Ａ、を出力し
て、フリップフロップ１０の強制端子Ｓに入力する。同
様に異常検出回路８２が出力する検出信号、ＤＴ、（論
理値１）はクロック信号ＣＬ、と共にゲート９２に入力
される。該ゲート９２は入力される検出信号ＤＴ、およ
びり四ツク信号ＣＬ、の論理積をとシ、その結果得られ
る論理積信号Ａｍを出力して、ツリツブフロップ１０の
強制端子Ｒに入力する。フリップフロップｌＯは公知の
如く、強制端子Ｓに論理値１の論理積信号Ａ、が入力さ
れるときは、入力端子ＪおよびＫに入力される論理値の
如何に拘らず出力端子Ｑから論理値ｌの選択信号ＳＷを
出力し、また強制端子Ｒに論理値１の論理積信号Ａ、が
入力されるときは、入力端子ＪおよびＫに入力される論
理値の如何に拘らず出力端子Ｑから論理値０の選択信号
ＳＷを出力し１論理積信号Ａ、およびＡ、が共に論理値
０の場合に、初めて入力端子ＪおよびＫに入力される論
理値により、出力端子Ｑから出力される選択信号の論理
値を制御させる。今、両系統３１および３２から供給さ
れるクロック信号ＣＬ、およびＣＬ、が共に正常であれ
ば、異常検出回路８１および８２は何れも検出信号ＤＴ
、およびＤＴ、を出力せず（論理値Ｏ入その結果グー）
９１および９２から７リツプフロツプ１０の強制端子Ｓ
およびＲに入力される論理積信号Ａ１およびＡ、は共に
論理値０となる。か＼る状態では、図示されぬ制御装置
から伝達される制御信号ＳＤおよびＳＥによυ、フリッ
プフロップ１０が出力端子Ｑから出力する選択信号ＳＷ
は論理値０または１に設定され、選択回路５をクロック
信号ＣＬ、またはＣＬ、を選択し装置内系統６に供給す
る如く設定させる。今、異常検出回路８１がクロック信
号ＣＬ、に異常を検出し、検出信号ＤＴ、（論理値ｌ）
を出力すると、グー）９１は正常状態に在るクロック信
号ＣＬｓを論理積信号Ａ、とじて強制端子Ｓに入力する
。その結果フリップ７０ツブ１０の出力する選択信号Ｓ
Ｗは論理値ＩＫ設定され、選択回路５はクロック信号Ｃ
Ｌ。
図は本発明の一実施例によるクロック切替え回路を示す
図である０なお、全図を通じて、同一符号は同一対象を
示す。第４゛図において第１系統３１から供給されるク
ロック信号ＣＬ、は異常検出回路８１によシ監視され、
また第２系統３２かも供給されるクロック信号ＣＬ、は
異常検出回路８２によシ監視されることは第３図と変ら
ない１常検出回路８１がクロック信号ＣＬ、に異常を検
出したときに出力する検出信号ＤＴ、 （論理値１）は
、紋異常検出回路８１が監視していないクロック信号Ｃ
Ｌ、と共にゲート９１に入力される。骸ゲート９１は入
力される検出信号ＤＴ、およびクロック信号ＣＬ、の論
理積をとシ、その結果得られる論理積信号Ａ、を出力し
て、フリップフロップ１０の強制端子Ｓに入力する。同
様に異常検出回路８２が出力する検出信号、ＤＴ、（論
理値１）はクロック信号ＣＬ、と共にゲート９２に入力
される。該ゲート９２は入力される検出信号ＤＴ、およ
びり四ツク信号ＣＬ、の論理積をとシ、その結果得られ
る論理積信号Ａｍを出力して、ツリツブフロップ１０の
強制端子Ｒに入力する。フリップフロップｌＯは公知の
如く、強制端子Ｓに論理値１の論理積信号Ａ、が入力さ
れるときは、入力端子ＪおよびＫに入力される論理値の
如何に拘らず出力端子Ｑから論理値ｌの選択信号ＳＷを
出力し、また強制端子Ｒに論理値１の論理積信号Ａ、が
入力されるときは、入力端子ＪおよびＫに入力される論
理値の如何に拘らず出力端子Ｑから論理値０の選択信号
ＳＷを出力し１論理積信号Ａ、およびＡ、が共に論理値
０の場合に、初めて入力端子ＪおよびＫに入力される論
理値により、出力端子Ｑから出力される選択信号の論理
値を制御させる。今、両系統３１および３２から供給さ
れるクロック信号ＣＬ、およびＣＬ、が共に正常であれ
ば、異常検出回路８１および８２は何れも検出信号ＤＴ
、およびＤＴ、を出力せず（論理値Ｏ入その結果グー）
９１および９２から７リツプフロツプ１０の強制端子Ｓ
およびＲに入力される論理積信号Ａ１およびＡ、は共に
論理値０となる。か＼る状態では、図示されぬ制御装置
から伝達される制御信号ＳＤおよびＳＥによυ、フリッ
プフロップ１０が出力端子Ｑから出力する選択信号ＳＷ
は論理値０または１に設定され、選択回路５をクロック
信号ＣＬ、またはＣＬ、を選択し装置内系統６に供給す
る如く設定させる。今、異常検出回路８１がクロック信
号ＣＬ、に異常を検出し、検出信号ＤＴ、（論理値ｌ）
を出力すると、グー）９１は正常状態に在るクロック信
号ＣＬｓを論理積信号Ａ、とじて強制端子Ｓに入力する
。その結果フリップ７０ツブ１０の出力する選択信号Ｓ
Ｗは論理値ＩＫ設定され、選択回路５はクロック信号Ｃ
Ｌ。
を選択出力する如く設定される。一方異常検出回路８２
がクロック信号ＣＬ、に異常を検出し、検出信号ＤＴＩ
（論理値１）を出力すると、ゲート９２は正常状態に在
るクロック信号ＣＬ＋を論理積信号Ａ雷として強制端子
Ｒに入力する。その結果フリップフロップ１０の出力す
る選択信号ＳＷは論理値０に設定され、選択回路５はク
ロック信号ＣＬ。
がクロック信号ＣＬ、に異常を検出し、検出信号ＤＴＩ
（論理値１）を出力すると、ゲート９２は正常状態に在
るクロック信号ＣＬ＋を論理積信号Ａ雷として強制端子
Ｒに入力する。その結果フリップフロップ１０の出力す
る選択信号ＳＷは論理値０に設定され、選択回路５はク
ロック信号ＣＬ。
を選択出力する如く設定される。
以上の説明から明らかな如く、本実施例によれば、クロ
ック信号ＣＬｔおよびＣＬ、が共に正常な場合に杜、選
択回路５は図示されぬ制御装置から伝達される制御信号
ＳＤおよびＳＥの指定に従りて、クロック信号ＣＬ＋お
よびＣＬ、の何れかを選択出力するが、クロック信号Ｃ
Ｌ、およびＣＬ／）何れかソ異常となった場合には、前
記制御装置を介すること無く、直ちに選択回路５を正常
なりロック信号ＣＬ、″！ｌたはＣＬ、を選択出力する
如く設定させる。然も選択信号ＳＷは異常検出されぬク
ロック信号ＣＬ、またはＣＬ、によシ設定されるので、
選択回路５は新たに出力されるクロック信号ＣＬ、ｔた
はＣＬ、の正常性を確認の上で選択設定され、万一異常
検出回路８１または８２が誤った監視結果を出力した場
合にも、異常状態に在るクロック信号ＣＬ、またはＣＬ
、を選択出力することは防止される０ なお、第４図はあく迄本発明の一実施例に過ぎず、例え
ば制御信号ＳＤおよびＳＥの形式および送出元は図示さ
れるものに限定されることは無く、個別装＃２ｘ内部か
ら送出される勢、幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。また選択信号ＳＷの出
力回路は図示されるものに限定されることは無く、幾多
の変形が青線されるが、何れの場合にも本発明の効果は
変らない。
ック信号ＣＬｔおよびＣＬ、が共に正常な場合に杜、選
択回路５は図示されぬ制御装置から伝達される制御信号
ＳＤおよびＳＥの指定に従りて、クロック信号ＣＬ＋お
よびＣＬ、の何れかを選択出力するが、クロック信号Ｃ
Ｌ、およびＣＬ／）何れかソ異常となった場合には、前
記制御装置を介すること無く、直ちに選択回路５を正常
なりロック信号ＣＬ、″！ｌたはＣＬ、を選択出力する
如く設定させる。然も選択信号ＳＷは異常検出されぬク
ロック信号ＣＬ、またはＣＬ、によシ設定されるので、
選択回路５は新たに出力されるクロック信号ＣＬ、ｔた
はＣＬ、の正常性を確認の上で選択設定され、万一異常
検出回路８１または８２が誤った監視結果を出力した場
合にも、異常状態に在るクロック信号ＣＬ、またはＣＬ
、を選択出力することは防止される０ なお、第４図はあく迄本発明の一実施例に過ぎず、例え
ば制御信号ＳＤおよびＳＥの形式および送出元は図示さ
れるものに限定されることは無く、個別装＃２ｘ内部か
ら送出される勢、幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。また選択信号ＳＷの出
力回路は図示されるものに限定されることは無く、幾多
の変形が青線されるが、何れの場合にも本発明の効果は
変らない。
以上、本発明によれば、二系統からクロック信号を供給
される装置において、一方のクロック信クロック信号の
切替えが確実且つ迅速に行われる。
される装置において、一方のクロック信クロック信号の
切替えが確実且つ迅速に行われる。
第１図はクロック信号の供給系統の一例を示す図、第２
図は従来あるクロック切替え方式の一例を示す図 第３
図は従来あるクロック切替え方式の他の一例を示す図、
第４図は本発明の一実施例によるクロック切替え回路を
示す図である。 図において、１１および１２は共通装置、２１乃至２ｎ
および２ｘは個別装置、１はクロック信号源、２は送信
回路、３１は第１系統、３２は第２系統、４１および４
２は受信回路、５は選択回路、６は装置内系統、７．８
１および８２は異常検出回路、９１乃至９４はゲート、
１０Ｉ／ｉフリツプフロツプ、ＣＬ、ＣＬ、およびＣＬ
、はクロック信号、ＤＴ、ＤＴ、およびＤＴ、は積出信
号、ＳＷは選択信号、ＡＩおよびＡ、は論理積信号、Ｓ
ＤおよびＳＥは制御信号、を示す。
図は従来あるクロック切替え方式の一例を示す図 第３
図は従来あるクロック切替え方式の他の一例を示す図、
第４図は本発明の一実施例によるクロック切替え回路を
示す図である。 図において、１１および１２は共通装置、２１乃至２ｎ
および２ｘは個別装置、１はクロック信号源、２は送信
回路、３１は第１系統、３２は第２系統、４１および４
２は受信回路、５は選択回路、６は装置内系統、７．８
１および８２は異常検出回路、９１乃至９４はゲート、
１０Ｉ／ｉフリツプフロツプ、ＣＬ、ＣＬ、およびＣＬ
、はクロック信号、ＤＴ、ＤＴ、およびＤＴ、は積出信
号、ＳＷは選択信号、ＡＩおよびＡ、は論理積信号、Ｓ
ＤおよびＳＥは制御信号、を示す。
Claims (1)
- （１）２系統から供給されるクロック信号の何れか一方
のり四ツク信号を選択出力する選択回路を有する装置に
おいて、前記一方のクロック信号を監視し異常検出時に
検出信号を出力する異常検出回路と、該異常検出回路か
ら検出信号が出力され且つ腋異常検出回路の監視せぬ他
方のクロック信号が正常に供給されることを検出して論
理積信号を出力するゲートとを前記各系統に設け、該２
系統のゲートから出力される論理積信号を受信して正常
なりロック信号を選択出力する如く前記選択回路を設定
する制御手段とを設けることを特徴とするクロック切替
え回路。 Ｑ）前記制御手段は、前記２組のゲートが何れも論理積
信号を出力せぬ時に、前記論理積信号以外の制御信号に
よシ前記選択回路を制御可能とすることを特徴とする特
許請求の範囲第１項記載のクロック切替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17116381A JPS5872226A (ja) | 1981-10-26 | 1981-10-26 | クロツク切替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17116381A JPS5872226A (ja) | 1981-10-26 | 1981-10-26 | クロツク切替え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5872226A true JPS5872226A (ja) | 1983-04-30 |
Family
ID=15918155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17116381A Pending JPS5872226A (ja) | 1981-10-26 | 1981-10-26 | クロツク切替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872226A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063633A (ja) * | 1983-09-16 | 1985-04-12 | Sanyo Electric Co Ltd | ディスクコントロ−ラのクロック制御回路 |
| JPH0250716A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | クロック障害処理方式 |
-
1981
- 1981-10-26 JP JP17116381A patent/JPS5872226A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063633A (ja) * | 1983-09-16 | 1985-04-12 | Sanyo Electric Co Ltd | ディスクコントロ−ラのクロック制御回路 |
| JPH0318207B2 (ja) * | 1983-09-16 | 1991-03-12 | Sanyo Electric Co | |
| JPH0250716A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | クロック障害処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945540A (en) | Gate circuit for bus signal lines | |
| EP0642080A2 (en) | Clock selection control device | |
| US8831912B2 (en) | Checking of functions of a control system having components | |
| JPS62226271A (ja) | Ｐｏｓル−プ自動切換装置 | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| KR100240959B1 (ko) | 입출력 다중화 피엘씨 시스템 | |
| JPH06162390A (ja) | 信号灯制御システム | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP2551666B2 (ja) | クロック供給切替回路 | |
| JPH06161799A (ja) | Ｃｐｕ多重化瞬時切換装置 | |
| JP2591110B2 (ja) | 信号切替方式 | |
| JPH0262136A (ja) | 選択回路 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS63240145A (ja) | デイジタル信号伝送方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS61184603A (ja) | プロセス表示装置 | |
| JPH06132920A (ja) | 冗長構成を有する伝送装置の切替回路 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH01213096A (ja) | ホットスタンバイ用スイッチ制御回路 | |
| JPH03192892A (ja) | 切り換え制御回路 | |
| JPH07107021A (ja) | 遠隔機器制御方式 | |
| JPH0683040B2 (ja) | 選択制御回路 | |
| JPS62278601A (ja) | 論理制御装置 | |
| JPH06252901A (ja) | 伝送路切替制御装置 | |
| JPS63110839A (ja) | 遅延素子自動選択方式 |