JPS62278601A - 論理制御装置 - Google Patents
論理制御装置Info
- Publication number
- JPS62278601A JPS62278601A JP12025386A JP12025386A JPS62278601A JP S62278601 A JPS62278601 A JP S62278601A JP 12025386 A JP12025386 A JP 12025386A JP 12025386 A JP12025386 A JP 12025386A JP S62278601 A JPS62278601 A JP S62278601A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- coincidence
- signals
- logical
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
[発明の目的]
(産業上の利用分野)
本発明は論理演算回路を2重化し、その出力信号を適切
な選択論理により処理して制御対象へ出力するように構
成した論理制御装置の改良に関する。
な選択論理により処理して制御対象へ出力するように構
成した論理制御装置の改良に関する。
(従来の技術)
高信頼度、高稼動率が要求される論理制御装置において
は、しばしば論理演算部を2重化することで、その要求
を満たすようにしている。この場合、2つの論理演算部
からの出力信号を処理して最終的にひとつの出力信号す
なわち制御対象への指令信号とする必要がある。
は、しばしば論理演算部を2重化することで、その要求
を満たすようにしている。この場合、2つの論理演算部
からの出力信号を処理して最終的にひとつの出力信号す
なわち制御対象への指令信号とする必要がある。
かかる2重化した制御装置において、2系列ある論理演
算結果の値がくい違っていた場合、そのいずれを採用す
べきかの問題がある゛。2つの論理信号の値だけからは
、いずれが正しく、いずれが誤りであるかを客観的に判
断する一般的な手段は考えにくい。これを判定するため
には、論理演算部そのものの状態を調べなくてはならず
、このためには、別に診断機能を付加する必要があり、
また診断機能を付加したとしても装置の故障や異常を1
00%検出できるものではない。制御装置が複雑かつ大
型になれば、それに比例して診断機能も増大、高度化し
1次第に実現が困難なものとなる。
算結果の値がくい違っていた場合、そのいずれを採用す
べきかの問題がある゛。2つの論理信号の値だけからは
、いずれが正しく、いずれが誤りであるかを客観的に判
断する一般的な手段は考えにくい。これを判定するため
には、論理演算部そのものの状態を調べなくてはならず
、このためには、別に診断機能を付加する必要があり、
また診断機能を付加したとしても装置の故障や異常を1
00%検出できるものではない。制御装置が複雑かつ大
型になれば、それに比例して診断機能も増大、高度化し
1次第に実現が困難なものとなる。
そこで、2系列の論理信号だけから、適当な論理処理に
よって簡単に出力信号を絞る方式がよくとられる。この
ための論理処理としては種々考えられ、一般的にはAN
D (論理積)やOR(論理和)がよく用いられる。ど
の方式を用いるかは適用する制御システムに要求される
安全性や機器保護等の個有の特性と、制御装置側で生じ
る故障モード等を考慮して決められる。例えば、2重化
した論理演算部の片系が故障した時、制御対象に対して
積極的な指令を出力するのが好ましいシステムではOR
論理を、また、逆に停止等のように消極的な指令が好ま
しいシステムではAND論理を用いるという具合である
。
よって簡単に出力信号を絞る方式がよくとられる。この
ための論理処理としては種々考えられ、一般的にはAN
D (論理積)やOR(論理和)がよく用いられる。ど
の方式を用いるかは適用する制御システムに要求される
安全性や機器保護等の個有の特性と、制御装置側で生じ
る故障モード等を考慮して決められる。例えば、2重化
した論理演算部の片系が故障した時、制御対象に対して
積極的な指令を出力するのが好ましいシステムではOR
論理を、また、逆に停止等のように消極的な指令が好ま
しいシステムではAND論理を用いるという具合である
。
(発明が解決しようとする問題点)
ところが、制御装置からの誤った指令出力が、制御対象
の運転形態上、重大な支障を与えかねない制御システム
あるいはAND 、OR論理のいずれかを採決すべきか
を容易に決めかねる制御システムにおいては、前述のA
ND、OR論理は必ずしもふされしいものではない。こ
のような特性を有するシステムにおいては、2系列の論
理演算結果の不一致。
の運転形態上、重大な支障を与えかねない制御システム
あるいはAND 、OR論理のいずれかを採決すべきか
を容易に決めかねる制御システムにおいては、前述のA
ND、OR論理は必ずしもふされしいものではない。こ
のような特性を有するシステムにおいては、2系列の論
理演算結果の不一致。
すなわち制御装置側に何らかの異常があるとみなされた
時、その影響を制御対象に伝達しない方式が速切である
。具体的には演算結果の不一致が発生した場合には、操
作指令出力をそれ以前の値のままに保持し、更新しない
方式である。ただし。
時、その影響を制御対象に伝達しない方式が速切である
。具体的には演算結果の不一致が発生した場合には、操
作指令出力をそれ以前の値のままに保持し、更新しない
方式である。ただし。
この方式による論理処理の構成は単純なAND、OR論
理に比べ複雑である。この論理処理を直接的に実現しよ
うとすれば、2つの論理信号の一致、不一致を判定する
排他的論理和回路やその演算結果に従って制御対象への
操作指令出力を更新あるいは保持するための処理回路が
必要となる。!ILも身近な論理素子であるリレーを用
いたシーケンス回路での実現を考えてみても、上記のよ
うに直接的な方法では比較的単純な論理構成での実現も
むずかしくなる問題点があった。
理に比べ複雑である。この論理処理を直接的に実現しよ
うとすれば、2つの論理信号の一致、不一致を判定する
排他的論理和回路やその演算結果に従って制御対象への
操作指令出力を更新あるいは保持するための処理回路が
必要となる。!ILも身近な論理素子であるリレーを用
いたシーケンス回路での実現を考えてみても、上記のよ
うに直接的な方法では比較的単純な論理構成での実現も
むずかしくなる問題点があった。
そこで1本発明は2重化した論理演算回路の出力結果が
相違するときに、制御対象への操作指令信号をそれ以前
の値のままに保持する機能を簡単な回路構成で実現し得
る論理制御装置を提供することを目的とする。
相違するときに、制御対象への操作指令信号をそれ以前
の値のままに保持する機能を簡単な回路構成で実現し得
る論理制御装置を提供することを目的とする。
[発明の構成コ
(問題点を解決するための手段)
本発明は、2重化した論理演算回路の出力を選択する信
号選択回路を、上記2重化した論理演算回路の出力信号
と自らの論理出力のフィードバック入力との2 out
of 3論理(以下、2/3論理という)で構成した
ことを特徴とする。
号選択回路を、上記2重化した論理演算回路の出力信号
と自らの論理出力のフィードバック入力との2 out
of 3論理(以下、2/3論理という)で構成した
ことを特徴とする。
(作用)
上記のように構成することによって、2系列の論理演算
結果が一致している時はその値を、逆に一致しない時に
は更新しないで寸前の値を制御対象に与えることができ
るので、制御対象が誤動作する危険を抑制することがで
きる。
結果が一致している時はその値を、逆に一致しない時に
は更新しないで寸前の値を制御対象に与えることができ
るので、制御対象が誤動作する危険を抑制することがで
きる。
(実施例)
第1図は本発明による論理制御装置の構成図を示したも
のである。、この図において1本実施例の論理制御装@
1は2値信号を出力する2つの論理演算回路21.22
と、これら演算回路の出力の一つを選択する信号選択回
路3とから構成される。2重化された論理演算回路21
.22は制御対象4のプロセス信号pを入力し、同じ論
理演算を実行してそれぞれの論理出力信号d+、d:を
得る。信号選択回路3は論理出力信号d1.d2の中か
らひとつに絞って制御対象4へ送金信号Cを伝えるもの
である。ここで、指令信号Cは、同時に信号選択回路3
への入力としてフィードバックされる。信号選択回路3
は以上3つの論理信号ds、d2.cを入力とすると2
73論理で構成し、その出力を再び指令信Cとするもの
である。
のである。、この図において1本実施例の論理制御装@
1は2値信号を出力する2つの論理演算回路21.22
と、これら演算回路の出力の一つを選択する信号選択回
路3とから構成される。2重化された論理演算回路21
.22は制御対象4のプロセス信号pを入力し、同じ論
理演算を実行してそれぞれの論理出力信号d+、d:を
得る。信号選択回路3は論理出力信号d1.d2の中か
らひとつに絞って制御対象4へ送金信号Cを伝えるもの
である。ここで、指令信号Cは、同時に信号選択回路3
への入力としてフィードバックされる。信号選択回路3
は以上3つの論理信号ds、d2.cを入力とすると2
73論理で構成し、その出力を再び指令信Cとするもの
である。
上記のように構成した信号選択回路3の入出力信号d
1rd 2 、eに関する真偽表を第1表に示す6上記
第1表から明らかなように、2つの論理出力信号d+、
d2の論理値が一致している場合は、指令信号Cはそれ
までの値にかかわらず、信号d1゜d2と同値となる。
1rd 2 、eに関する真偽表を第1表に示す6上記
第1表から明らかなように、2つの論理出力信号d+、
d2の論理値が一致している場合は、指令信号Cはそれ
までの値にかかわらず、信号d1゜d2と同値となる。
また、逆に信号d+、d2が不一致の場合には指令信号
Cは、それまでの値を保持し更新されない。
Cは、それまでの値を保持し更新されない。
さて、第1図で論理演算回路21.22は同一の入力信
号、同一の論理演算機能を有するものであるから、通常
時その論理出力信号d+、dzの値は一致するはずであ
り、これが不一致になるということは論理演算回路21
.22のいずれかが正常な状態でないと判断するのが妥
当であるが、このように片系が異常になっても信号選択
回路3の論理処理によって、誤っている可能性のある指
令信号で制御対象を駆動することを回避することができ
る。
号、同一の論理演算機能を有するものであるから、通常
時その論理出力信号d+、dzの値は一致するはずであ
り、これが不一致になるということは論理演算回路21
.22のいずれかが正常な状態でないと判断するのが妥
当であるが、このように片系が異常になっても信号選択
回路3の論理処理によって、誤っている可能性のある指
令信号で制御対象を駆動することを回避することができ
る。
次に、信号選択回路3は任意の素子を用いて適宜に構成
できるが、リレーを用いた例を第2図に示す。リレー5
1.52はそれぞれ論理演算回路21.22の出力リレ
ーであり、またリレー6は信号選択回路3の出力リレー
である。信号選択回路3ではリレー51.52.6の各
接点による2/3論理を組み、制御対象4への指令信号
となるべきリレー6を励磁している。
できるが、リレーを用いた例を第2図に示す。リレー5
1.52はそれぞれ論理演算回路21.22の出力リレ
ーであり、またリレー6は信号選択回路3の出力リレー
である。信号選択回路3ではリレー51.52.6の各
接点による2/3論理を組み、制御対象4への指令信号
となるべきリレー6を励磁している。
この実施例で示すように、2/3論理で構成した信号選
択回路3は、演算結果の一致、不一致を直接判定する必
要がなく、極く簡潔なリレーロジックで実現可能である
ため実用的である。
択回路3は、演算結果の一致、不一致を直接判定する必
要がなく、極く簡潔なリレーロジックで実現可能である
ため実用的である。
なお、上記実施例においては、説明の容易さからリレー
を用いた論理回路について記述したがデジタルIC等を
用いた静止型の類似装置、あるいは論理演算をソフトウ
ェアで実行する計算機やシーケンスコントローラ等にも
容易に適用できることは明白である。
を用いた論理回路について記述したがデジタルIC等を
用いた静止型の類似装置、あるいは論理演算をソフトウ
ェアで実行する計算機やシーケンスコントローラ等にも
容易に適用できることは明白である。
[発明の効果]
以上のように本発明によれば、2重化した論理演算回路
の片系の異常に対し、フィードバック式の2/3論理を
用いて、制御対象を誤動作から守ることのできる信頼性
の高い論理制御装置が得られる。
の片系の異常に対し、フィードバック式の2/3論理を
用いて、制御対象を誤動作から守ることのできる信頼性
の高い論理制御装置が得られる。
第1図は本発明による論理制御回路の構成図、第2図は
本発明をリレーを適用して実現した、一実施例を示す論
理制御装置の構成図である。 1・・・論理制御装置、3・・・信号選択回路。 4・・・制御対象、 6,51.52・・・ リレー、
21.22・・・論理演算回路。
本発明をリレーを適用して実現した、一実施例を示す論
理制御装置の構成図である。 1・・・論理制御装置、3・・・信号選択回路。 4・・・制御対象、 6,51.52・・・ リレー、
21.22・・・論理演算回路。
Claims (1)
- 2重化した演算回路と、これら演算回路からの2つの論
理出力信号のいずれか1つを選択して制御対象へ出力す
る信号選択回路とを備えた論理制御装置において、前記
信号選択回路を、前記2つの論理出力信号と、自らの論
理出力信号とを入力する2 out of 3論理回路
を用いて構成したことを特徴とする論理制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12025386A JPS62278601A (ja) | 1986-05-27 | 1986-05-27 | 論理制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12025386A JPS62278601A (ja) | 1986-05-27 | 1986-05-27 | 論理制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62278601A true JPS62278601A (ja) | 1987-12-03 |
Family
ID=14781619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12025386A Pending JPS62278601A (ja) | 1986-05-27 | 1986-05-27 | 論理制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62278601A (ja) |
-
1986
- 1986-05-27 JP JP12025386A patent/JPS62278601A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3303474A (en) | Duplexing system for controlling online and standby conditions of two computers | |
US3377623A (en) | Process backup system | |
JPS62278601A (ja) | 論理制御装置 | |
JPS63271540A (ja) | フエイルセイフ形コンピユ−タ装置 | |
JPH05160759A (ja) | 切替制御方式 | |
JPS6091415A (ja) | デイジタル制御装置 | |
JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
JPS6337271A (ja) | 電子回路診断方法 | |
JPH08106400A (ja) | プロセス入出力装置を二重化した二重化制御装置 | |
JPS5872226A (ja) | クロツク切替え回路 | |
JPS6351295B2 (ja) | ||
JPS617901A (ja) | デイジタル制御装置 | |
JPS6227814A (ja) | 故障検出回路 | |
JPS6113627B2 (ja) | ||
JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
JPS6143039A (ja) | デ−タ伝送ル−プの切換装置 | |
JPH03142632A (ja) | 初期値決定装置 | |
JPH0380303A (ja) | 二重化装置 | |
JPS60191339A (ja) | 冗長化デイジタル式制御装置 | |
JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
JP2931998B2 (ja) | コントローラシステム | |
JPS63269234A (ja) | 系統切替装置 | |
JPH06161799A (ja) | Cpu多重化瞬時切換装置 | |
JPS59112349A (ja) | 二重化演算システム |