JPH06161799A - Ｃｐｕ多重化瞬時切換装置 - Google Patents
Ｃｐｕ多重化瞬時切換装置Info
- Publication number
- JPH06161799A JPH06161799A JP4335542A JP33554292A JPH06161799A JP H06161799 A JPH06161799 A JP H06161799A JP 4335542 A JP4335542 A JP 4335542A JP 33554292 A JP33554292 A JP 33554292A JP H06161799 A JPH06161799 A JP H06161799A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- data
- groups
- cpus
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】同期並列運転される３台以上のＣＰＵを２重系
の比較照合監視用の伝送ネットワークを設け、接続する
ことにより、総ての機能を２重化し、システムダウンを
回避し、運転継続を可能とすることにある。 【構成】ＣＰＵ若しくは入出力制御部からなる小局群手
段と、この小局群手段の出力データを入力或いは出力す
るＣＰＵ群手段と、このＣＰＵ群手段から出力される各
データを比較照合せしめるデータ比較手段と、このデー
タ比較手段によって比較された異常データをＣＰＵ群間
で比較するＣＰＵ群比較手段と、ＣＰＵ群の中から代表
となる親局を選定する選局手段とから構成されている。
の比較照合監視用の伝送ネットワークを設け、接続する
ことにより、総ての機能を２重化し、システムダウンを
回避し、運転継続を可能とすることにある。 【構成】ＣＰＵ若しくは入出力制御部からなる小局群手
段と、この小局群手段の出力データを入力或いは出力す
るＣＰＵ群手段と、このＣＰＵ群手段から出力される各
データを比較照合せしめるデータ比較手段と、このデー
タ比較手段によって比較された異常データをＣＰＵ群間
で比較するＣＰＵ群比較手段と、ＣＰＵ群の中から代表
となる親局を選定する選局手段とから構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ制御システムに
係り、特に部品の故障等において、ＣＰＵが停止もしく
は誤動作した場合、その影響がシステム全体に波及する
ことを防止するため、ＣＰＵを多重化し、不具合の発生
したＣＰＵを切り離し、瞬時にＣＰＵへ制御を切り換え
る切換装置に関するものである。
係り、特に部品の故障等において、ＣＰＵが停止もしく
は誤動作した場合、その影響がシステム全体に波及する
ことを防止するため、ＣＰＵを多重化し、不具合の発生
したＣＰＵを切り離し、瞬時にＣＰＵへ制御を切り換え
る切換装置に関するものである。
【０００２】
【従来の技術】従来のＣＰＵの２重化瞬時切換装置は、
図４（ａ）に示すようなデュアルＣＰＵ切換装置あっ
た。この装置によれば、パリティーチェックビットなど
のチェック機能および誤りを検知する機能をＣＰＵ11，
12に付加し、この状態を判別し、切換機能を有する切換
部13で２台のＣＰＵ11，12を監視し、誤りの発生したＣ
ＰＵを切り離し、正常なＣＰＵに切り換えて切換部13、
さらに入出力制御部14を介して外部信号を送受信し、運
転を継続している。また、図４（ｂ）は多数決論理方式
を採用したＣＰＵ切換装置で、この装置によれば、ＣＰ
Ｕ21，22，23の３台、もしくは３台以上のＣＰＵを並列
運転し、さらにこれらＣＰＵ21，22，23の演算制御状態
を比較判断し、切換部24を設け、一致するＣＰＵ数の多
いＣＰＵを正常、少ないＣＰＵを異常と判断し、入出力
制御部25を介して外部信号を送受信し、運転を継続して
いる。
図４（ａ）に示すようなデュアルＣＰＵ切換装置あっ
た。この装置によれば、パリティーチェックビットなど
のチェック機能および誤りを検知する機能をＣＰＵ11，
12に付加し、この状態を判別し、切換機能を有する切換
部13で２台のＣＰＵ11，12を監視し、誤りの発生したＣ
ＰＵを切り離し、正常なＣＰＵに切り換えて切換部13、
さらに入出力制御部14を介して外部信号を送受信し、運
転を継続している。また、図４（ｂ）は多数決論理方式
を採用したＣＰＵ切換装置で、この装置によれば、ＣＰ
Ｕ21，22，23の３台、もしくは３台以上のＣＰＵを並列
運転し、さらにこれらＣＰＵ21，22，23の演算制御状態
を比較判断し、切換部24を設け、一致するＣＰＵ数の多
いＣＰＵを正常、少ないＣＰＵを異常と判断し、入出力
制御部25を介して外部信号を送受信し、運転を継続して
いる。
【０００３】
【発明が解決しようとする課題】しかし、従来の装置に
おいては、ＣＰＵと入出力制御装置との制御信号，デー
タは、デュアルＣＰＵ切換装置の誤り検出の切換部13、
もしくは多数決方式の比較判断の切換部24を必ず経由し
なければならず、究極的には２重系を構成することは不
可能であった。このため、この部位が故障、もしくは誤
動作した場合、システムの制御に与える影響は致命的と
なった。また、これらを防止するため高信頼性部品を使
用しなければならない。さらにこのような切換部の他、
デュアルＣＰＵ切換装置においては誤りチェック機能を
付加しなければならない。したがって、回路構成、シス
テム構成が複雑なものとなり、価格の高いものとなって
いた。本発明は上述した点に鑑みて創案されたもので、
その目的とするところは、２重系を構成することが可能
となり、部位が故障もしくは誤動作してもシステムに悪
影響を及ぼすことなく、更には誤りチェック機能を付加
することがないなどの種々の利点を備えたＣＰＵ多重化
瞬時切換装置を提供することにある。
おいては、ＣＰＵと入出力制御装置との制御信号，デー
タは、デュアルＣＰＵ切換装置の誤り検出の切換部13、
もしくは多数決方式の比較判断の切換部24を必ず経由し
なければならず、究極的には２重系を構成することは不
可能であった。このため、この部位が故障、もしくは誤
動作した場合、システムの制御に与える影響は致命的と
なった。また、これらを防止するため高信頼性部品を使
用しなければならない。さらにこのような切換部の他、
デュアルＣＰＵ切換装置においては誤りチェック機能を
付加しなければならない。したがって、回路構成、シス
テム構成が複雑なものとなり、価格の高いものとなって
いた。本発明は上述した点に鑑みて創案されたもので、
その目的とするところは、２重系を構成することが可能
となり、部位が故障もしくは誤動作してもシステムに悪
影響を及ぼすことなく、更には誤りチェック機能を付加
することがないなどの種々の利点を備えたＣＰＵ多重化
瞬時切換装置を提供することにある。
【０００４】
【課題を解決するための手段】その目的を達成するため
の手段は、ＣＰＵもしくは入出力制御部からなる小局群
手段と、この小局群手段の出力データを入力あるいは出
力するＣＰＵ群手段と、ＣＰＵ群手段から出力される各
データを比較照合せしめるデータ比較手段と、このデー
タ比較手段によって比較された異常データを前記ＣＰＵ
群間で比較するＣＰＵ群比較手段と、ＣＰＵ群の中から
代表となる親局を選定する選局手段とから構成されるこ
とにある。
の手段は、ＣＰＵもしくは入出力制御部からなる小局群
手段と、この小局群手段の出力データを入力あるいは出
力するＣＰＵ群手段と、ＣＰＵ群手段から出力される各
データを比較照合せしめるデータ比較手段と、このデー
タ比較手段によって比較された異常データを前記ＣＰＵ
群間で比較するＣＰＵ群比較手段と、ＣＰＵ群の中から
代表となる親局を選定する選局手段とから構成されるこ
とにある。
【０００５】すなわち、制御用伝送ネットワークとは別
に、データの比較，照合，監視を目的とした伝送ネット
ワークを設け、多重化する小局群としての複数のＣＰＵ
を制御用ネットワークおよびデータの比較，照合，監視
を目的とする伝送ネットワーク（比較監視用伝送ネット
ワーク）に接続し、データの比較，照合，正常／異常の
判断を目的とするＣＰＵを比較監視伝送ネットワークに
接続し、同期信号によりこれらＣＰＵを入力信号に基づ
き、必要により、同一プログラムの演算，制御およびデ
ータの比較照合、正常／異常判断等の並列運転し、多数
決論理によりデータ等一致しない演算結果を生じせしめ
た少数のＣＰＵを異常と判定し、必要により異常なＣＰ
Ｕの制御を正常なＣＰＵに切換えて運転を継続するもの
である。
に、データの比較，照合，監視を目的とした伝送ネット
ワークを設け、多重化する小局群としての複数のＣＰＵ
を制御用ネットワークおよびデータの比較，照合，監視
を目的とする伝送ネットワーク（比較監視用伝送ネット
ワーク）に接続し、データの比較，照合，正常／異常の
判断を目的とするＣＰＵを比較監視伝送ネットワークに
接続し、同期信号によりこれらＣＰＵを入力信号に基づ
き、必要により、同一プログラムの演算，制御およびデ
ータの比較照合、正常／異常判断等の並列運転し、多数
決論理によりデータ等一致しない演算結果を生じせしめ
た少数のＣＰＵを異常と判定し、必要により異常なＣＰ
Ｕの制御を正常なＣＰＵに切換えて運転を継続するもの
である。
【０００６】
【作用】かかる手段によれば、多重化を構成する３台以
上のＣＰＵのうち、２台以上が互いに演算結果として得
られる出力データを比較照合することにより、ＣＰＵの
制御全体、および各演算処理の異常をチェックすること
が可能となり、正常と判断されるデータのみを出力す
る。また、ＣＰＵ，比較照合部，伝送ネットワーク等い
ずれの機能も２重系を構成することが可能となり、特定
部位部品の故障等によりシステム全体に悪影響が波及す
ることはない。さらにパリティチェックビット等チェッ
ク機能、また誤り検知切換機能、比較判断切換機能とい
った特殊なカードウェアを外部に付加することなくシス
テムを構成することが可能となり、単純でしかも安価と
なる。以下、本発明の一実施例を、図面に基づいて詳述
する。
上のＣＰＵのうち、２台以上が互いに演算結果として得
られる出力データを比較照合することにより、ＣＰＵの
制御全体、および各演算処理の異常をチェックすること
が可能となり、正常と判断されるデータのみを出力す
る。また、ＣＰＵ，比較照合部，伝送ネットワーク等い
ずれの機能も２重系を構成することが可能となり、特定
部位部品の故障等によりシステム全体に悪影響が波及す
ることはない。さらにパリティチェックビット等チェッ
ク機能、また誤り検知切換機能、比較判断切換機能とい
った特殊なカードウェアを外部に付加することなくシス
テムを構成することが可能となり、単純でしかも安価と
なる。以下、本発明の一実施例を、図面に基づいて詳述
する。
【０００７】
【実施例】図１はプログラマブルコントローラにおる本
発明の一実施例を示す構成図、図２は図１の作用を示す
説明図、図３は監視用ループを介して伝送されるデータ
構成図である。図１および図２において、伝送ネットワ
ークで構成されるＣＰＵシステムにおいて、ＣＰＵもし
くは入出力制御部からなる小局群手段と、この小局群手
段の出力データを入力あるいは出力するＣＰＵ群手段
と、ＣＰＵ群手段から出力される各データを比較照合せ
しめるデータ比較手段と、このデータ比較手段によって
比較された異常データを前記ＣＰＵ群間で比較するＣＰ
Ｕ群比較手段と、ＣＰＵ群の中から代表となる親局を選
定する選局手段とから構成されている。
発明の一実施例を示す構成図、図２は図１の作用を示す
説明図、図３は監視用ループを介して伝送されるデータ
構成図である。図１および図２において、伝送ネットワ
ークで構成されるＣＰＵシステムにおいて、ＣＰＵもし
くは入出力制御部からなる小局群手段と、この小局群手
段の出力データを入力あるいは出力するＣＰＵ群手段
と、ＣＰＵ群手段から出力される各データを比較照合せ
しめるデータ比較手段と、このデータ比較手段によって
比較された異常データを前記ＣＰＵ群間で比較するＣＰ
Ｕ群比較手段と、ＣＰＵ群の中から代表となる親局を選
定する選局手段とから構成されている。
【０００８】すなわち、35，36，37はＣＰＵもしくは入
出力制御部からなる小局群手段としての小局群、31，3
2，33，34はこの小局群手段の出力データを入力あるい
は出力する同一ハードウェアからなるＣＰＵ群手段とし
てのＣＰＵ群、Ｘは制御用の伝送ループ、ＹはＣＰＵの
２重化を構成するための比較照合監視用の伝送ループで
あり、それぞれの伝送ループは２重系伝送路である。ま
た、ＣＰＵ群31，32，33，34は部品故障により、制御
中、停止することは許されない親局となり得るＣＰＵの
伝送に同期して並列処理される４台のＣＰＵ群であり、
ＣＰＵの多重化システムを構成している。
出力制御部からなる小局群手段としての小局群、31，3
2，33，34はこの小局群手段の出力データを入力あるい
は出力する同一ハードウェアからなるＣＰＵ群手段とし
てのＣＰＵ群、Ｘは制御用の伝送ループ、ＹはＣＰＵの
２重化を構成するための比較照合監視用の伝送ループで
あり、それぞれの伝送ループは２重系伝送路である。ま
た、ＣＰＵ群31，32，33，34は部品故障により、制御
中、停止することは許されない親局となり得るＣＰＵの
伝送に同期して並列処理される４台のＣＰＵ群であり、
ＣＰＵの多重化システムを構成している。
【０００９】これらのＣＰＵ群31，32，33，34におい
て、ＣＰＵ群33，34は伝送ループＹに接続それ、ＣＰＵ
群31，32は伝送ループＸ，Ｙのそれぞれに接続され、い
ずれか一方が親局と同期する代表ＣＰＵとして伝送制御
を行い、小局群35，36，37からの入力信号データを伝送
ループＸを介して受信し、ＣＰＵ群33，34へこのデータ
を送信する。またＣＰＵ群31，32は、データ比較手段に
て、このデータに基づき演算処理するとともに、必要に
応じて他のＣＰＵとの出力データの比較照合を行う。Ｃ
ＰＵ群33，34は、データ比較手段にて、伝送ループＹを
介して入力されるデータに基づきＣＰＵ群31，32と同様
演算処理を行うとともに、他出力データとの比較照合を
行う。ＣＰＵ群31，32，33，34で演算処理され、正常と
判断された出力データは伝送ループＸを介して小局群3
5，36，37に送信され、この小局群35，36，37を介し
て、もしくはさらにこれら小局群で演算処理され、制御
対象に出力される。
て、ＣＰＵ群33，34は伝送ループＹに接続それ、ＣＰＵ
群31，32は伝送ループＸ，Ｙのそれぞれに接続され、い
ずれか一方が親局と同期する代表ＣＰＵとして伝送制御
を行い、小局群35，36，37からの入力信号データを伝送
ループＸを介して受信し、ＣＰＵ群33，34へこのデータ
を送信する。またＣＰＵ群31，32は、データ比較手段に
て、このデータに基づき演算処理するとともに、必要に
応じて他のＣＰＵとの出力データの比較照合を行う。Ｃ
ＰＵ群33，34は、データ比較手段にて、伝送ループＹを
介して入力されるデータに基づきＣＰＵ群31，32と同様
演算処理を行うとともに、他出力データとの比較照合を
行う。ＣＰＵ群31，32，33，34で演算処理され、正常と
判断された出力データは伝送ループＸを介して小局群3
5，36，37に送信され、この小局群35，36，37を介し
て、もしくはさらにこれら小局群で演算処理され、制御
対象に出力される。
【００１０】次に、これらの作用について説明する。比
較照合監視用ループＹを介して伝送されるデータ構成は
図２に示すように、データ40は今回新たに小局群35，3
6，37から入力されたデータであり、これに基づいて各
ＣＰＵ群31，32，33，34は演算処理を行う。データ41，
42，43，44は、それぞれのＣＰＵ群31，32，33，34によ
って演算処理された出力用データである。図３に示す登
録データ41R ，42R ，43R ，44R は、各ＣＰＵ群比較手
段でデータ41，42，43，44を比較照合した結果、多数決
論理によって異常と判断されたＣＰＵ番号の登録データ
であり、それぞれＣＰＵ群31，32，33，34の判定結果に
対応する。比較照合時に複数データに不一致があり、し
かもそれが複数ＣＰＵにまたがると判定される場合に
は、この異常ＣＰＵ番号登録データには特定の出力不可
コードを登録する。登録データ41R ，42R ，43R ，44R
は、親局（ＣＰＵ群31か32のいずれか）によって収集さ
れ、正常と判断されるＣＰＵの出力データが制御用の伝
送ループＸを介して各小局群35，36，37へ送信される。
較照合監視用ループＹを介して伝送されるデータ構成は
図２に示すように、データ40は今回新たに小局群35，3
6，37から入力されたデータであり、これに基づいて各
ＣＰＵ群31，32，33，34は演算処理を行う。データ41，
42，43，44は、それぞれのＣＰＵ群31，32，33，34によ
って演算処理された出力用データである。図３に示す登
録データ41R ，42R ，43R ，44R は、各ＣＰＵ群比較手
段でデータ41，42，43，44を比較照合した結果、多数決
論理によって異常と判断されたＣＰＵ番号の登録データ
であり、それぞれＣＰＵ群31，32，33，34の判定結果に
対応する。比較照合時に複数データに不一致があり、し
かもそれが複数ＣＰＵにまたがると判定される場合に
は、この異常ＣＰＵ番号登録データには特定の出力不可
コードを登録する。登録データ41R ，42R ，43R ，44R
は、親局（ＣＰＵ群31か32のいずれか）によって収集さ
れ、正常と判断されるＣＰＵの出力データが制御用の伝
送ループＸを介して各小局群35，36，37へ送信される。
【００１１】自局以外のＣＰＵで登録データ41R ，42R
，43R ，44R により、異常であると判定されたＣＰＵ
が選局手段により現在の親局であった場合、親局となり
得る他のＣＰＵは自局で親局としてのコントロールフラ
グを立て、親局としての制御権を獲得し、伝送ループＸ
およびＹ等の同期その他の制御を行い、他局の親局とし
てのコントロールフラグを通し、故障フラグを立て、他
局へ自局が親局であることを登録データ45に登録し送信
する。また親局としての制御の切換えと同時に故障警告
を発する。なお、親局としての制御権は電源オン時のイ
ニシャルスタート時にはあらかじめ決められた手順によ
り、いずれかのＣＰＵが親局となる。制御用の伝送ルー
プＸへのデータ出力時、データ41R ，42R ，43R ，44R
において、複数の出力不可コードが存在する場合、また
親局において正常と判断されるＣＰＵを特定することが
できない場合は、制御用の伝送ループＸへデータを出力
することなく次に実行される結果を持つものとし、定め
られた一定回数以上連続して正常と判断するＣＰＵを特
定できない場合は、故障として警告を発する。ここで、
図２において、ＣＰＵ群34，31，32への入力データおよ
び小局部36，37への出力データは、ＣＰＵ群33への入力
データ40、出力データ41に類するため省略してある。ま
たデータ比較手段並びにその後のユニット間比較、親局
選定手段も図示せず。なお、本実施例では２重化を構成
するＣＰＵ数を４台で示したが、ＣＰＵは３台以上あれ
ば３重化瞬時切換える機能を満足することは言うまでも
ない。また本実施例では親局となるＣＰＵに関する２重
化例を示したが、重要度により小局に適用することも当
然可能である。
，43R ，44R により、異常であると判定されたＣＰＵ
が選局手段により現在の親局であった場合、親局となり
得る他のＣＰＵは自局で親局としてのコントロールフラ
グを立て、親局としての制御権を獲得し、伝送ループＸ
およびＹ等の同期その他の制御を行い、他局の親局とし
てのコントロールフラグを通し、故障フラグを立て、他
局へ自局が親局であることを登録データ45に登録し送信
する。また親局としての制御の切換えと同時に故障警告
を発する。なお、親局としての制御権は電源オン時のイ
ニシャルスタート時にはあらかじめ決められた手順によ
り、いずれかのＣＰＵが親局となる。制御用の伝送ルー
プＸへのデータ出力時、データ41R ，42R ，43R ，44R
において、複数の出力不可コードが存在する場合、また
親局において正常と判断されるＣＰＵを特定することが
できない場合は、制御用の伝送ループＸへデータを出力
することなく次に実行される結果を持つものとし、定め
られた一定回数以上連続して正常と判断するＣＰＵを特
定できない場合は、故障として警告を発する。ここで、
図２において、ＣＰＵ群34，31，32への入力データおよ
び小局部36，37への出力データは、ＣＰＵ群33への入力
データ40、出力データ41に類するため省略してある。ま
たデータ比較手段並びにその後のユニット間比較、親局
選定手段も図示せず。なお、本実施例では２重化を構成
するＣＰＵ数を４台で示したが、ＣＰＵは３台以上あれ
ば３重化瞬時切換える機能を満足することは言うまでも
ない。また本実施例では親局となるＣＰＵに関する２重
化例を示したが、重要度により小局に適用することも当
然可能である。
【００１２】
【発明の効果】以上説明したように本発明によれば、同
期並列処理される３台以上のＣＰＵを２重系の比較監視
用伝送ネットワークで接続し、ＣＰＵの多重化瞬時切換
方式を実現することにより、従来２重化できなかった故
障検知，判断，切換え機能をすべて２重化したシステム
で構成することが可能となり、特定の部位，部品の故障
等により、システム全体のライン停止等の致命的なダメ
ージを与えることなく、しかも伝送ネットワークを故障
ＣＰＵ手前での折りかえしを可能な光ループネットワー
ク、もしくはＢＵＳ等で構成することにより、不具合の
発生したＣＰＵをシステムの運転に支障をきたすことな
く、交換することが可能となる。更に、切換え機能等を
外部に付加することなく、単純にシステムを構成し、安
価な多重化瞬時切換え方式が得られ、実用上、極めて有
用性の高いものである。
期並列処理される３台以上のＣＰＵを２重系の比較監視
用伝送ネットワークで接続し、ＣＰＵの多重化瞬時切換
方式を実現することにより、従来２重化できなかった故
障検知，判断，切換え機能をすべて２重化したシステム
で構成することが可能となり、特定の部位，部品の故障
等により、システム全体のライン停止等の致命的なダメ
ージを与えることなく、しかも伝送ネットワークを故障
ＣＰＵ手前での折りかえしを可能な光ループネットワー
ク、もしくはＢＵＳ等で構成することにより、不具合の
発生したＣＰＵをシステムの運転に支障をきたすことな
く、交換することが可能となる。更に、切換え機能等を
外部に付加することなく、単純にシステムを構成し、安
価な多重化瞬時切換え方式が得られ、実用上、極めて有
用性の高いものである。
【００１３】
【図面の簡単な説明】
【図１】図１は本発明の一実施例を示す構成図である。
【図２】図２は図１の作用を示す説明図である。
【図３】図３は監視用ループを介して伝送されるデータ
構成図である。
構成図である。
【図４】図４は従来の一例を示すブロック図である。
【００１４】
31 ＣＰＵ群 32 ＣＰＵ群 33 ＣＰＵ群 34 ＣＰＵ群 35 小局群 36 小局群 37 小局群 Ｘ 伝送ループ Ｙ 伝送ループ 40 入力データ 41 出力データ 42 出力データ 43 出力データ 44 出力データ 41R 登録データ 42R 登録データ 43R 登録データ 44R 登録データ 45 登録データ
Claims (1)
- 【請求項１】 電送ネットワークで構成されるＣＰＵシ
ステムにおいて、ＣＰＵもしくは入出力制御部からなる
小局群手段と、この小局群手段の出力データを入力ある
いは出力するＣＰＵ群手段と、このＣＰＵ群手段から出
力される各データを比較照合せしめるデータ比較手段
と、このデータ比較手段によって比較された異常データ
を前記ＣＰＵ群間で比較するＣＰＵ群比較手段と、ＣＰ
Ｕ群の中から代表となる親局を選定する選局手段とから
構成されたことを特徴とするＣＰＵ多重化瞬時切換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335542A JPH06161799A (ja) | 1992-11-20 | 1992-11-20 | Ｃｐｕ多重化瞬時切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335542A JPH06161799A (ja) | 1992-11-20 | 1992-11-20 | Ｃｐｕ多重化瞬時切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161799A true JPH06161799A (ja) | 1994-06-10 |
Family
ID=18289745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4335542A Pending JPH06161799A (ja) | 1992-11-20 | 1992-11-20 | Ｃｐｕ多重化瞬時切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161799A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009215944A (ja) * | 2008-03-10 | 2009-09-24 | Hitachi Ltd | 電子制御装置及びその運転方法 |
| JP2017173942A (ja) * | 2016-03-22 | 2017-09-28 | Ｋｙｂ株式会社 | 制御装置 |
-
1992
- 1992-11-20 JP JP4335542A patent/JPH06161799A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009215944A (ja) * | 2008-03-10 | 2009-09-24 | Hitachi Ltd | 電子制御装置及びその運転方法 |
| JP2017173942A (ja) * | 2016-03-22 | 2017-09-28 | Ｋｙｂ株式会社 | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5740157A (en) | Distributed control methodology and mechanism for implementing automatic protection switching | |
| EP0722637A1 (en) | Protection switching apparatus and method | |
| JPH06161799A (ja) | Ｃｐｕ多重化瞬時切換装置 | |
| KR100240959B1 (ko) | 입출력 다중화 피엘씨 시스템 | |
| JPH1132449A (ja) | 分散形監視制御システム | |
| JPS62150948A (ja) | バス故障箇所検出方式 | |
| KR200183008Y1 (ko) | 근거리 정보 통신망 시스템의 통신망 자동복구장치 | |
| JPH11168502A (ja) | 通信障害処理装置及び方法 | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPH08163162A (ja) | ループ式データ伝送装置 | |
| JPH06326716A (ja) | 通信バス監視装置 | |
| JP2716783B2 (ja) | 監視制御装置 | |
| JP2000286828A (ja) | 伝送装置の冗長部位の監視切替方法および装置 | |
| JPH02171801A (ja) | 並列多重電子連動装置ならびにその切換方法 | |
| JPH085380B2 (ja) | 並列多重電子連動装置 | |
| JPS60197045A (ja) | ル−プ接続制御方式 | |
| JPH07202861A (ja) | 予備回線切替制御方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH0258939A (ja) | 多重・分離装置 | |
| JPH0414939A (ja) | 有線通信システム | |
| JPH0294748A (ja) | 自動診断方式 | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPH05145533A (ja) | 伝送網従属同期方式 | |
| JPH07132826A (ja) | 並列多重電子連動装置の制御方法 |