JPH085380B2 - 並列多重電子連動装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、複数の同一仕様の連動制御系を組み合わせ
て成り、相互補完して電子端末群を制御する並列多重電
子連動装置に関する。

「従来の技術」 信号機や転てつ機などを含む軌道上において、車両が
安全に運行されるためには、これ等信号機や転てつ機な
どの制御ならびに操作に一定の順序と制限を加えるため
の装置として電子連動装置がある。

信頼性とフェイルセーフ性を確保するため、並列多重
電子連動装置とし、相互補完して動作させることが行な
われており、並列多重電子連動装置は完全並列二重にす
るとデータリンクが複雑になるので、主系と従系との組
合わせとした待機二重系とするのが一般的である。

従来の待機二重系方式の並列多重電子連動装置は、故
障があって使用系から待機系に切り換わる場合、一度シ
ステムダウンしてイニシャル立ち上げとするか、使用系
のデータを待機系に入力し、そのデータを使用して立ち
上げていた。

「発明が解決しようとする課題」 しかしながら、このような従来の並列多重電子連動装
置では、系の切換が多発すると機能一時停止が多発し、
システムの運行上支障が生じることがあるという問題点
があった。

本発明は、このような従来の問題点に着目してなされ
たもので、機能停止することなく系の切換をすることが
できるようにした並列多重電子連動装置を提供すること
を目的としている。

「課題を解決するための手段」 かかる目的を達成するための本発明の要旨とするとこ
ろは、 複数の同一仕様の連動制御系（20,30）を組み合わせ
て成り、相互補完して機器制御端末群（ET〜）を制御す
る並列多重電子連動装置であって、 機器制御端末群（ET〜）と連動制御系（20,30）とは
ポーリング通信により所定のシステム周期で複数回信号
を受信するよう接続していて、機器制御端末群（ET〜）
は、一システム周期内にデータ不良による異常信号を受
けてもその後のシステム周期に正しい信号を受けたら継
続して正常に動作するよう設定されているものにおい
て、 各連動制御系（20,30）は、対をなすCPU（1,2）と、
ウオッチドッグタイマー用リレー（WDT1,2）とを備え、 前記CPU（1,2）は、いずれも共通のプログラムで動作
するよう対をなしていて、該対をなすCPU（1,2）が同一
の動作をしなかった時は異常判断出力を発するものであ
り、 前記ウオッチドッグタイマ用リレー（WDT1,2）は、前
記対をなすCPU（1,2）による異常判断出力により動作す
るものであり、該ウオッチドッグタイマ用リレー（WDT
1,2）の動作時間を前記所定システム周期の半分程度に
設定したことを特徴とする並列多重電子連動装置に存す
る。

「作用」 機器制御端末群と連動制御系とはポーリング通信によ
り所定周期で複数回信号を授受しており、機器制御端末
群は、ノイズ等により異常信号を受けてもその後の周期
に正しい信号を受けたら停止することなく正常に動作
し、異常信号の発生が多周期に跨がった場合は、システ
ム自体の異常と判断して動作を停止する。

各連動制御系では、共通のプログラムで動作するよう
対をなすCPUが常時異常判断をしており、異常が検出さ
れて異常判断出力がなされるとウオッチドッグタイマ用
リレーが動作して当該制御系が機能しないようにし、従
系が主系に切り換えられる。

ウオッチドッグタイマ用リレーは機器制御端末群が異
常と判断する所定周期の半分程度の時間で動作し、従系
は主系に切り換わって一周期以内に正しい信号を出力す
る。

機器制御端末群では、従系が主系に切り換わったとき
の信号を乱丁はノイズによる回復可能な異常と判断し、
次に出力された正しい信号で正常に継続動作する。

「実施例」 以下、図面に基づき本発明の一実施例を説明する。

並列多重電子連動装置10は、第１図に示すように、同
等の構成を有する第１の連動制御系20と第２の連動制御
系30とを並列に設けて成る。以下、便宜上第１の連動制
御系20を主系、第２の連動制御系30を従系とする。

各連動制御系20,30の制御部21,31はそれぞれワンチッ
プCPU1,CPU2を有して構成されており、各CPU1,CPU2は同
一のプログラムによって同一の動作をなすよう設定され
ている。

そして、第１の連動制御系20,第２の連動制御系30の
それぞれにおいて、各CPU間の何らかの不一致信号が所
定時間以上のとき、システム不良として検出するための
ウオッチドッグタイマ用リレーWDT1,WDT2が設けられて
いる。

第１の連動制御系20の制御部21と第２の連動制御系30
の制御部31には、手動切換スイッチ11を前に置いた切換
回路12が接続されている。切換回路12は、ウオッチドッ
グタイマ用リレーWDT1,WDT2の接点が接離を逆にして連
動するように構成されている。

第１の連動制御系20の制御部21には、光電変換部22を
介して制御出力用の共通回線23と表示用の共通回線24と
が接続している。同様に第２の連動制御系30の制御部31
には、光電変換部32を介して制御出力用の共通回線33と
表示用の共通回線34とが接続している。

切換回路12からの出力は第１の連動制御系20の光電変
換部22および第２の連動制御系30の光電変換部32に入力
され、切換回路12の状態により光電変換部22,32が一方
の連動制御系のみを機能させ、他方の制御系は出力をカ
ットされるようになっている。

第１の連動制御系20の制御出力用の共通回線23,表示
用の共通回線24と、第２の連動制御系30の制御出力用の
共通回線33,表示用の共通回線34とは並行に延び、その
先に機器制御端末ET1,ET2が接続されている。機器制御
端末ET1,ET2には図示省略した信号機，転てつ機，起動
回路等の機器が接続されており、機器制御端末ET1,ET2
は、それらに第１の連動制御系20,第２の連動制御系30
からの指示を伝達するとともに、機器の情報を収集する
ものである。

第１の連動制御系20の制御部21と第２の連動制御系30
の制御部31には、それぞれ再セット可能なタイマ25,35
が付設されており、再セット可能なタイマ25,35は制御
部21,31の動作周期を設定するもので、同期用リンク回
線26,36が相互に制御部21,31に接続されている。

再セット可能なタイマ25,35はプログラマブルタイマ
あるいはタイマを内蔵したワンチップCPU等で構成され
る。

第２図は機器制御端末ET1またはET2の機能ブロック図
を示している。

機器制御端末は、共通回線23,33上のデータを受信し
て一時保持するデータ受信部41と、このデータ受信部41
の出力から第１の連動制御系20,第２の連動制御系30の
いずれかの障害発生を検出する障害発生検出部42と、デ
ータ受信部41から一方の系のデータを選択する系切換部
43と、制御データおよびポーリングが自端末を指定して
いることを検出し、かつ端末の種類に応じた処理および
立上げデータの格納読出処理を行う処理部44と、この処
理部44の処理データおよび立上げデータが格納される記
憶部45と、端末の処理結果である表示コードあるいは立
上げデータを共通回線24,34に送信するデータ送信部46
とを備えて成る。

なお、系切換部43は機能ブロックとして示したもので
あり、ハードウェアとしてのスイッチに限るものではな
く、ソフトウェア的に処理部44がデータ受信部41内の一
方のバッファを選択読み出しするものであってもよい。

また、記憶部45は、通常、書換え可能メモリ（RAM）
で構成される。立上げデータの記憶は、既存のメモリの
一部領域を立上げデータ格納領域として行うことができ
るが、別個のメモリを設けてもよい。

次に作用を説明する。

機器の情報は機器制御端末ET1,ET2から表示用の共通
回線24,34を通って両連動制御系20,30に並列に入力さ
れ、この情報を前提として制御部21,31は同期してデー
タ処理を行ない、制御出力用の共通回線23,33から機器
制御端末ET1,ET2に指示情報が送出される。

ただし、従系である第２連動制御系30の出力はカット
されているので、機能するのは第１の連動制御系20の出
力である。第２の連動制御系30は第１の連動制御系20と
同等に機器制御端末ET1,ET2からの情報を受け等価に動
作して異常に備えている。

機器制御端末ET1,ET2は次のように動作する。

データ受信部41は、２チャンネルのシリアルデータ入
力端を有し、受信したデータをチャンネル別に一時バッ
ファに保持する。同時に同一故障があり得ないとされる
バス同期型または位相同期型の電子計算機を使用してい
る現在の電子連動装置では、不具合のある系は必ずダウ
ンするようになっているので、その系の制御回線にはデ
ータが送出されない。

したがって、障害発生検出部42は、データ受信部41内
の有意データの存在の有無によって、系の障害発生を容
易に検出できる。なお、本実施例では、データ受信部41
の出力に基づいて障害検出を行っているが、データ受信
部41の前段の共通回線23,33から直接検出するようにし
てもよい。

系切換部43は、障害発生検出部42で一方の系の障害発
生が検出された場合には、障害のない方の系を選択する
ように切り換えられる。系切換部43は、その他、後述す
るように、処理部44の指示によっても切り換えられる。

処理部44は、第１の連動制御系20,第２の連動制御系3
0からのデータを受けて、系からの自端末指定を検出す
るとともに、制御データに応じた処理をし、また各周期
毎に立上げデータを受けて記憶部45に格納する。

さらに、処理部44は、自端末指定ポーリング時に処理
結果を表示データとして、データ送信部46に与え、ある
いは立上げポーリング時（後述）に記憶部45から立上げ
データをデータ送信部46に与える。データ送信部46はこ
れらのデータを共通回線24,34に送信する。

第１の連動制御系20,第２の連動制御系30の同期は次
のようにしてなされる。

立ち上げ時は、自系が主系であるかどうか判断し、主
系の第１の連動制御系20であればそのまま再セット可能
なタイマ25をタイマーセットし、従系であれば、主系の
タイマーオン条件をみてタイマーセットし、主系と従系
との立ち上がり時の同期を取る。

立ち上がってから並列多重電子連動装置10の動作中、
再セット可能なタイマ25,35が単独に時刻を進めている
と、精度のよい水晶発振子でもクロックタイミングに差
が生じてきていつかは同期ずれを生じることになる。

そこで、主系が正常に作動しているときは、そのシス
テム周期を正として従系でタイマー再セットを行ない、
また、その他の要因も含めて主系でも再セットを行なう
ことにより同期ずれを未然に防止する。

機器制御端末群と連動制御系とはポーリング通信によ
り所定周期で複数回信号を授受しており、機器制御端末
群は、ノイズ等により異常信号を受けてもその次の周期
に正しい信号を受けたら停止することなく正常に動作
し、異常信号の発生が２周期に跨がった場合は、システ
ム自体の異常と判断して動作を停止する。

異常信号とは、ノイズ等によりデータ不良を含むこと
となったような信号のことである。

システムに異常がなく正常に動作しているときは、第
３図に示すように、所定のシステム周期で制御１〜３デ
ータおよび「ポ」で示したポーリング信号が第１の連動
制御系20から共通回線23を介して機器制御端末群に送出
され、ポーリング信号に応じた機器制御端末が当該情報
を受け取る。また機器制御端末は共通回線24,34から表
示データを第１の連動制御系20および第２の連動制御系
30に出力する。

各連動制御系20,30では、共通のプログラムで動作す
るよう対をなすCPU1,CPU2が常時異常判断をしており、
異常が検出されて異常判断出力がなされるとウオッチド
ッグタイマ用リレーWDT1またはWDT2が動作して当該制御
系が機能しないようにし、従系が主系に切り換えられ
る。

すなわち、主系である第１の連動制御系20の制御部21
で何らかの異常が検出され、ウオッチドッグタイマ用リ
レーWDT1が動作すると、切換回路12により切り換わり、
第２の連動制御系30が機能するようになる。必要により
手動切換スイッチ11で強制的に切換をすることもでき
る。また、第２の連動制御系30で異常が生じたときは切
換はなされず、故障判断がなされて修理が行なわれる。

主系から従系への切換時、切換回路12においてウオッ
チドッグタイマ用リレーWDT1の接点がオフになる一方、
ウオッチドッグタイマ用リレーWDT2の接点はオンにな
り、その動作時間は機器制御端末群が異常と判断する所
定周期の半分程度の時間である。これにより、従系であ
る第２の連動制御系30は主系第１の連動制御系20に切り
換わって一周期以内に正しい信号を出力する。

機器制御端末群では、従系が主系に切り換わったとき
の信号の乱丁はノイズによる回復可能な異常と判断し、
次に出力された正しい信号で正常に継続動作する。

例えば、第４図に示すように、システム周期の初めに
ウオッチドッグタイマ用リレーWDT1が動作したとする
と、第１の連動制御系20からの信号の送出は全くなされ
なくなる。第２の連動制御系30は正常な信号を送出して
おり、システム周期の半分程度で第２の連動制御系30が
主系となる。

機器制御端末からみたとき、第１の連動制御系20によ
る無信号状態で異常を察知するが、次の周期で第２の連
動制御系30が正しい信号を送出するので、無信号のとき
は前回のデータを使用し、第２の連動制御系30から信号
を受け取ったとき、当該信号を最新の正しい信号として
受け取る。

また、第５図に示すように、システム周期の中間でウ
オッチドッグタイマー用リレーWDT1が動作したとする
と、第１の連動制御系20による信号は一部が欠けたもの
となっており、第２の連動制御系30は正常な信号を送出
している。

機器制御端末は、第１の連動制御系20のデータ異常を
察知するが、次の周期で第２の連動制御系30が正しい信
号を送出するので、異常を感知したときは前回のデータ
を使用し、第２の連動制御系30から信号を受け取ったと
き、当該信号を最新の正しい信号として受け取る。

このように、切換時にデータ異常は発生するが、シス
テムダウンには至らず、次の周期には系が切り換わって
正常に動作する。２周期に跨がって切り換わるときでも
同様であり、この場合は、機器制御端末群と処理制御部
との各々に１周期ずつデータ異常が発生するのみであ
る。

通常電子連動装置のシステム周期は300〜600ミリ秒で
あるため、仮に信号の現示が１秒くらい長く進行現示を
していたとしても、転てつ機の転換時間の４秒程度、列
車の走行時速等を考えた場合、電子連動装置としての保
安性が損なわれることはない。

１システム周期内に切換動作が行なわれれば、１シス
テム周期のデータ不良は無視されるので、結果的に処理
の継続性は保たれる。

「発明の効果」 本発明に係る並列多重電子連動装置によれば、主系と
従系との切換時間をシステム周期の半分程度に設定し、
機器制御端末からみたとき、データ異常はシステムダウ
ンに至らないようにしたから、連動制御系の切換時に処
理の継続性を保つことができ、構成要素の増設も不要で
あり、確実に動作する並列多重電子連動装置を安価に提
供することができる。

【図面の簡単な説明】

各図は本発明の一実施例を示しており、第１図は並列多
重電子連動装置のブロック図、第２図は機器制御端末の
ブロック図、第３図は正常時のデータ授受の様子を示す
信号タイミング図、第４図はシステム周期の始めに異常
が発生した場合の信号タイミング図、第５図はシステム
周期の中間に異常が発生した場合の信号タイミング図で
ある。 10……並列多重電子連動装置 20……第１の連動制御系 30……第２の連動制御系 21,31……制御部 23,33……制御出力用の共通回線 24,34……表示用の共通回線 25,35……再セット可能なタイマ 26,36……同期用リンク回線 WDT1,WDT2……ウオッチドッグタイマ用リレー ET1,ET2……機器制御端末

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の同一仕様の連動制御系（20,30）を
   組み合わせて成り、相互補完して機器制御端末群（ET
   〜）を制御する並列多重電子連動装置であって、 機器制御端末群（ET〜）と連動制御系（20,30）とはポ
   ーリング通信により所定のシステム周期で複数回信号を
   受信するよう接続していて、機器制御端末群（ET〜）
   は、一システム周期内にデータ不良による異常信号を受
   けてもその後のシステム周期に正しい信号を受けたら継
   続して正常に動作するよう設定されているものにおい
   て、 各連動制御系（20,30）は、対をなすCPU（1,2）と、ウ
   オッチドッグタイマ用リレー（WDT1,2）とを備え、 前記CPU（1,2）は、いずれも共通のプログラムで動作す
   るよう対をなしていて、該対をなすCPU（1,2）が同一の
   動作をしなかった時は異常判断出力を発するものであ
   り、 前記ウオッチドッグタイマ用リレー（WDT1,2）は、前記
   対をなすCPU（1,2）による異常判断出力により動作する
   ものであり、該ウオッチドッグタイマ用リレー（WDT1,
   2）の動作時間を前記所定システム周期の半分程度に設
   定したことを特徴とする並列多重電子連動装置。