JPS5816497B2 - システム共通部をそなえたデ−タ処理システム - Google Patents

システム共通部をそなえたデ−タ処理システム

Info

Publication number
JPS5816497B2
JPS5816497B2 JP55048997A JP4899780A JPS5816497B2 JP S5816497 B2 JPS5816497 B2 JP S5816497B2 JP 55048997 A JP55048997 A JP 55048997A JP 4899780 A JP4899780 A JP 4899780A JP S5816497 B2 JPS5816497 B2 JP S5816497B2
Authority
JP
Japan
Prior art keywords
control unit
power supply
processing
state
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55048997A
Other languages
English (en)
Other versions
JPS56145453A (en
Inventor
安孫子広幸
丸岡寛
清水康雄
中健一
木下昭男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP55048997A priority Critical patent/JPS5816497B2/ja
Publication of JPS56145453A publication Critical patent/JPS56145453A/ja
Publication of JPS5816497B2 publication Critical patent/JPS5816497B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture

Description

【発明の詳細な説明】 2 本発明は、システム共通部をそなえたテーク処理シ
ステム、特にテーク処理システムにおけるシステム共通
部を複数ユニットに区分しておき各区分されたユニット
における障害発生に対処するよう構成し2、システム全
体の信頼性を向上するようヌにしたシステム共通部をそ
なえたテーク処理システムに関するものである。
例えば複数台の中央処理装置系が複数群の周辺装置系を
共用するマルチプロセッサ処理システムにおける電源監
視制御などにおいて、システム全2体の電源状態を監視
し制御することが考慮されている。
しかしこのような監視と制御とを行なうシステム共通部
自体の障害がシステム全体の信頼性に大きい影響を与え
る。
このようなシステム共通部自体の障害に対処す♂る方式
としては、従来技術の延長として、囚システム共通部の
構成を出来るだけ簡単化して故障率を小さくする、(B
)システム共通部を2重化する、などが考慮される。
しかし上記穴の方式の場合、システム共通部にもたせ得
る機能が大きく削減されると共にシステム共通部内体に
仮に障害が発生したとするとシステム・ダウンとなって
しまう。
また上記(B)の方式の場合、回路構成が複雑となり、
設計工数が犬となって高価となる。
本発明は、上記の点を解決することを目的としており、
上記システム共通部の内部を複数ユニットに区分してお
いて少な(とも障害前の状態を健全ユニット内で保持す
るよう構成し、システム全体の信頼性を向上するように
することを目的としている。
そしてそのため、本発明のシステム共通部をそなえたデ
ータ処理システムは、複数の中央処理装置と周辺装置を
含む処理装置をそなえると共に、該複数の各処理装置に
おける状態監視と上記各処理装置に対する制御を行なう
システム共通部をそなえたデータ処理システムにおいて
、上記複数の各処理装置に対応してもうけられる処理装
置対応電源制御装置をそなえると共に、上記システム共
通部は、独立した電源Aからの給電を受けて上記各処理
装置対応電源制御装置に対する指示を与える状態保持回
路を有する処理装置制御部と独立した電源Bからの給電
を受けて上記各処理装置対応電源制御装置からのシステ
ム状態情報を取込んでシステム状態を監視するシステム
監視回路を有するシステム監視制御部とをそなえてなり
、上記システム状態監視制御部からの制御情報を上記処
理装置制御部における状態保持回路に時間選択的に保持
せしめて該状態保持回路から上記処理装置対応電源制御
装置に指令を発するよう構成し=L記各処理装置対応電
源制御装置は上記処理装置制御部の障害発生時に上記状
態保持回路からの上記指令を無視して状態を保持し、か
つ上記処理装置制御部は上記システム監視制御部の障害
発生時に上記制御情報を無視して状態保持回路の内容を
保持し、更に上記システム監視制御部は自己の障害発生
が回復されたときに当該障害回復時におけるシステム状
態情報を上記システム監視回路内に復元しかつ処理装置
制御部の障害回復時には保持回路を障害発生前の状態に
復元するようにしたことを特徴としている。
以下図面を参照しつつ説明する。
第1図は本発明の一実施例構成、第2図は第1図図示の
システム共通部の一実施例構成を示す。
第1図において、1Aないし1Dは夫々中央処理装置、
2Eないし2Gは夫々入出力制御装置(又は入出力装置
)、3Aないし3Dは夫々CPU母線、4Fないし4G
は夫々CH母線、5Aないし5Gは夫々処理装置対応電
源制御装置、6はシステム共通部、SW、1ないし5W
43は夫々バス切換スイッチ、7はシステム電源制御部
であって本発明にいう処理装置制御部に対応するもの、
8はシステム監視制御部、SWIは電源スィッチ、SW
■はシステム電源制御部機能無効化スイッチであってシ
ステム電源制御部1を取はずすなどの場合にオンされる
もの、SW■はシステム監視制御部機能無効化スイッチ
であってシステム監視制御部8を取はずすなどの場合に
オンされるものを表わしている。
第1図図示のマルチプロセッサ処理システムにおいては
、各中央処理装置例えば1Aがバス切換スイッチSW1
.をソフトウェア制御によってオンしてCPU母線3A
とCH母線4Eとを連繋して処理を実行する。
勿論該中央処理装置1Aはソフトウェア制御によってバ
ス切換スイッチSW1.をオフしCH母線4Eを解放す
ることが可能である。
図示の場合、各中央処理装置1Aないし1Dや各CH母
線上の入出力制御装置に対応して、処理装置対応電源制
御装置5人ないし5Gがもうけられ各装置1Aないし2
Gに対する電源投入・切断や電源障害検知などを行なう
そしてその状態はシステム共通部6において状態監視さ
れ、またシステム共通部6からの指令によって電源投入
や切断(遮断を含む)が制御される。
本発明の場合、第2図を参照して後述する如く、システ
ム共通部6内をシステム電源制御部7とシステム監視制
御部8とに区分して機能分担を行なわせると共に、いず
れかに障害が生じてもシステム全体のダウンを防止しか
つ障害回復時に元の状態に復元できるよう配慮している
なお、図示スイッチSWIはシステム共通部6内の電源
を投入・切断するスイッチである。
スイッチSW■はシステム電源制御部7の機能を無効化
する場合にオンされるものであり、システム電源制御部
7に障害が発生した場合、図示X点の電位が零電位に置
かれシステム電源制御部70機能が無効化される。
スイッチSW■はシステム監視制御部80機能を無効化
する場合にオンされるものであり、システム監視制御部
8に障害が発生した場合、図示Y点の電位が零電位に置
かれシステム監視制御部80機能が無効化される。
第2図にお℃・て、符号CPUA 、 5A 、 6、
7゜8 、SWI 、5WII、5WIIIは夫々第1
図に対応している。
また、9Aは#A電源、9Bは#B電源、IOAは#A
電源監視回路、IOBは#B電源監視回路、11はシス
テム状態監視回路(メモリを含む)、12は指示送出回
路であってシステム状態を変更させるための制御情報を
送出するもの、13はエラー検出回路であってシステム
監視制御部8内における障害を検出して指令■を零電位
にするもの、14は指示受信回路であって上記制御情報
を受信するか否かを選択するもの、15は状態保持回路
であって指示受信回路14を通過した制御情報を各処理
装置対応電源制御装置5Aないし5G対応に保持しかつ
該保持した内容にもとづいて各処理装置対応電源制御装
置5Aないし5Gに制御指令■を発するものを表わして
いる。
各処理装置対応電源制御装置例えば5Aの状態情報は例
えば定期的にシステム状態監視回路11に収集されて状
態に変化が生じたか否かがチェックされる。
そして、状態が変化した場合あるいはコンソールなどか
ら外部入力として状態変更指示が与えられた場合、これ
に応じて指示送出回路12は、上記状態変化に対処する
制御情報あるいは状態変更指示に対応した制御情報を発
する。
一般には該制御情報は指示受信回路14を通過して状態
保持回路15において保持される。
そして状態保持回路15は当該制御情報に対応した指令
■を例。
えば処理装置対応電源制御装置5Aに供給し、当該制御
装置5Aを制御する。
今冬中央処理装置1Aないし1Dや入出力制御装置2E
ないし2Gに対する電源投入・切断などに例をとって説
明する。
この場合、オペレータが。電源スィッチSWIをオンす
ると、これに対応してシステム電源制御部7とシステム
監視制御部8との電源がオンされる。
次いでシステム監視制御部8から指示送出回路を介して
、上記中央処理装置1Aないし1Dや入出力制御装置2
Fないし 12Gに対する電源投入制御が順次行なわれ
てゆく。
即ち中央処理装置1Aに対応する電源投入制御情報が状
態保持回路15に保持されたとすると、処理装置対応電
源制御装置5Aに対して投入指令が発せられる。
電源制御装置5Aに対応して電源投入可スイッチ(投入
可SW)が与えられているとすると、当該制御装置5A
は中央処理装置1Aに対して電源投入を行なう。
該電源投入の結果はシステム電源制御部1を経由してシ
ステム状態情報としてシステム状態監視回路11に通知
され必要に応じて表示される。
システム監視制御部は、このとき例えば電源投入を行な
えなかったことが判ると、指示送出回路12を介して中
央処理装置1Aに対する電源切断制御情報を介して、状
態保持回路15の内容を現実の正しい情報に修正せしめ
る。
次いでシステム監視制御部8は中央処理装置1Bに対す
る電源投入制御情報を発する。
このようにして、必要な電源投入がすべて完了するとシ
ステムは定常運転状態に入る。
該定常運転状態のもとで、例えば処理装置対応電源制御
装置5Aからアラームが発せられると、システム状態情
報としてシステム状態監視回路11に通知され、必要な
措置をとるようにされる。
またオペレータがコンソールなどから状態変更指示に対
応した状態変更が行なわれる。
中央処理装置1Aなどの電源を切断する場合、オペレー
タが電源スィッチSWIをオフする。
これに対応して、上記電源投入と同様な処理が行なわれ
て順次電源が切断されてゆく。
そして中央処理装置1Aないし1Dや入出力制御装置2
Eないし2Gにおいてすべて電源切断が行なわれると、
最后にシステム電源制御部7やシステム監視制御部8の
電源が切断される。
以下、システム電源制御部7の障害やシステム監視制御
部8の障害時における処理について説明する。
〔■〕 システム電源制御部7の障害時。
(1)運転中に#A電源9Aが障害となると、システム
電源制御部7は機能を失なうこととなる。
この#A電源9Aの障害発生時、システム監視制御部8
側の#B電源監視回路10Bが障害を検出して図示点X
の電位を零電位にする。
(2)これによって各処理装置対応電源制御装置5Aな
いし5Gは夫々当該時点の電源状態を保持し、システム
電源制御部7側から指令Iが到来してもこれを無視する
よう働らく。
このとき、動作の確実を期するためにスイッチSWHは
例えばマニアルでオンされる。
(3)この状態のもとでシステム電源制御部7において
、電源回復などによって、機能が復旧されると、この旨
システム監視制御部8に通知される。
これによってシステム監視制御部8は、上記障害回復時
点のシステム状態を状態保持回路15上に通知し、これ
の終了時点にスイッチSW■がオンされる。
即ち定常運転状態に入る。
囲 システム監視制御部8の障害時。
(4)運転中に#B電源9Bが障害となると、システム
電源制御部7側の#A電源監視回路10Aが、該障害を
検出し、指示受信回路14に対してオフ指示を発する。
これによって、指示受信回路14は入力されるかも知れ
ない制御情報を通過させないようにする。
またシステム監視制御部8内においてエラー検出回路1
3がエラーを検出すると、図示7点の電位を零電位に落
して指令■を発する。
これによって、上記と同様に指示受信回路14は入力さ
れるかも知れない制御情報を通過させないようにする。
(5)上記(4)の場合以降の動作の確実を期するため
に、スイッチSW■がオンにされる。
即ち、誤まった形で発せられるかも知れない制御情報を
無視し、状態保持回路15は元の内容を保持しつづける
ようにする。
(6)システム監視制御部8における障害が復旧すると
、システム監視制御部8は、スイッチSW■がオン状態
にあることから自己が障害から復旧したことを知り、例
えばスイッチSW■がオフされるのを待って障害前のシ
ステム状態情報をシステム状態監視回路11内に書込み
、定常運転状態に入る。
叫 システム電源制御部7の取はすしと再セット。
取はずしに先立ってスイッチSW■がオンされ、再セツ
ト後にスイッチSW■がオフされることを除いて、上記
CI’)の場合と全(同じと考えてよい。
■ システム監視制御部8の取はすしと再セット。
取はずしに先立ってスイッチSW■がオンされ、再セツ
ト後にスイッチSW■がオフされることを除いて、上記
用の場合と全く同じと考えてよい。
■ システム電源制御部7および/またはシステム監視
制御部8が無効状態にある場合における中央処理装置な
どの電源投入切断。
システム電源制御部7および/またはシステム監視制御
部8が無効状態にある場合には、各処理装置対応電源制
御装置5Aないし5Gに対応して存在している電源投入
可スイッチ(投入可SW)をローカル制御モードに切換
えてオン/オフすることによって電源投入と切断を行な
うことが可能となる。
以上説明した如く、本発明によれば、システム共通部6
の内部をユニットに区分して機能分担を行なわせ、いず
れの区分ユニットに障害が発生してもシステム共通部の
最小限の機能を維持でき障害復旧時に元の状態を復元し
て定常運転状態に入ることができる。
そして、システム共通部6はいわば単一の装置であるに
拘らず従来方式の場合のように存在し得る機能に制限を
加えたり構成を2重化するなどを必要としない。
【図面の簡単な説明】
第1図は本発明の一実施例構成、鳩2図は第1図図示の
システム共通部の一実施例構成を示す。 図中、1は中央処理装置、2は入出力制御装置、3はC
PU母線、4はCH母線、5は処理装置対応電源制御装
置、6はシステム共通部、5W11ないし5W43は夫
々バス切換スイッチ、7はシステム電源制御部(処理装
置制御部)、8はシステム監視制御部を表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の中央処理装置と周辺装置を含む処理装置をそ
    なえると共に、該複数の各処理装置における状態監視と
    上記各処理装置に対する制御を行なうシステム共通部を
    そなえたデータ処理システムにおいて、上記複数の各処
    理装置に対応してもうけられる処理装置対応電源制御装
    置をそなえると共に、上記システム共通部は、独立した
    電源Aからの給電を受けて上記各処理装置対応電源制御
    装置に対する指示を与える状態保持回路を有する処理装
    置制御部と、独立した電源Bからの給電を受けて上記各
    処理装置対応電源制御装置からのシステム状態情報を取
    込んでシステム状態を監視するシステム監視回路を有す
    るシステム監視制御部とをそなえてなり、上記システム
    状態監視制御部からの制御情報を上記処理装置制御部に
    おける状態保持回路に時間選択的に保持せしめて、該状
    態保持回路から上記処理装置対応電源制御装置に指令を
    発するよう構成し、上記各処理装置対応電源制御装置は
    上記処理装置制御部の障害発生時に上記状態保持回路か
    らの上記指令を無視して状態を保フ持し、かつ上記処理
    装置制御部は上記システム監視制御部の障害発生時に上
    記制御情報を無視して状態保持回路の内容を保持し、更
    に上記システム監視制御部は自己の障害発生が回復され
    たときに当該障害回復時におけるシステム状態情報を上
    記5システム監視回路内に復元しかつ、処理装置制御部
    の障害回復時、保持回路を障害発生前の状態に復元する
    ようにしたことを特徴とするシステム共通部をそなえた
    データ処理システム。
JP55048997A 1980-04-14 1980-04-14 システム共通部をそなえたデ−タ処理システム Expired JPS5816497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55048997A JPS5816497B2 (ja) 1980-04-14 1980-04-14 システム共通部をそなえたデ−タ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55048997A JPS5816497B2 (ja) 1980-04-14 1980-04-14 システム共通部をそなえたデ−タ処理システム

Publications (2)

Publication Number Publication Date
JPS56145453A JPS56145453A (en) 1981-11-12
JPS5816497B2 true JPS5816497B2 (ja) 1983-03-31

Family

ID=12818837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55048997A Expired JPS5816497B2 (ja) 1980-04-14 1980-04-14 システム共通部をそなえたデ−タ処理システム

Country Status (1)

Country Link
JP (1) JPS5816497B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610362B2 (ja) * 1990-07-27 1997-05-14 株式会社テック 高圧電源制御装置
JP2690409B2 (ja) * 1991-05-07 1997-12-10 株式会社テック 高圧電源制御装置

Also Published As

Publication number Publication date
JPS56145453A (en) 1981-11-12

Similar Documents

Publication Publication Date Title
CN103647781A (zh) 一种基于设备冗余和网络冗余的混合冗余可编程控制系统
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JPS5816497B2 (ja) システム共通部をそなえたデ−タ処理システム
JPH11184507A (ja) コントローラシステム
JP2000020336A (ja) 二重化通信システム
JPH06259276A (ja) 多重化装置
JPH04268643A (ja) 情報処理システム
KR20000059718A (ko) 피엘씨 이중화 시스템의 논스톱 운전방법 및 회로
JPH0540649A (ja) 冗長切り換え方式
JPS59148968A (ja) 自動運転装置
JPS61169036A (ja) システム監視装置
JPS60222945A (ja) 異常時等のバツクアツプシステム
JP2606144B2 (ja) 二重化装置
JPS6113627B2 (ja)
JP3107104B2 (ja) 待機冗長方式
JPS61221941A (ja) プログラマブルコントロ−ラのバツクアツプ装置
JPH0254640A (ja) 回線切替制御装置
JPS6212537B2 (ja)
JPS60251443A (ja) プログラマブルコントロ−ラのバツクアツプ装置
JPS5868104A (ja) 冗長化分散形制御装置
JPS61194939A (ja) 通信制御装置
JPH02153438A (ja) 二重化制御モジュール切換え装置
JP2001184138A (ja) ハードウェアシステムとその障害解消方法
JPH03219319A (ja) 電源制御方式
JPH0588926A (ja) 監視制御系の自動切替回路