JPS5868104A - 冗長化分散形制御装置 - Google Patents
冗長化分散形制御装置Info
- Publication number
- JPS5868104A JPS5868104A JP16626981A JP16626981A JPS5868104A JP S5868104 A JPS5868104 A JP S5868104A JP 16626981 A JP16626981 A JP 16626981A JP 16626981 A JP16626981 A JP 16626981A JP S5868104 A JPS5868104 A JP S5868104A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- process control
- redundant
- control unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、分散形制御装置の改良に関するものである。
さらに詳１ッくは、分散配置された各制御ステーシコン
を冗長化した高信頼性の分１１を形制御装置に関するも
のである。
を冗長化した高信頼性の分１１を形制御装置に関するも
のである。
分散形制御装薗は、インテリジェンスを有する複数の制
御ステーションを制御対象の各所に分散配置して通信線
で結び、各制御ステーションにそれぞれの区域を分担制
御させるようにしたものである。このような装置は危険
分散形の制御装置であり、システムとしての信頼性は高
いが、個々の制御ステーションについては、分散形だか
らといって信頼性が高１つだことにはならない。そこで
、個々の制御ステーションごとに高信頼性が要求される
ときは、個々の制御ステーションの冗長化が必要になる
。
御ステーションを制御対象の各所に分散配置して通信線
で結び、各制御ステーションにそれぞれの区域を分担制
御させるようにしたものである。このような装置は危険
分散形の制御装置であり、システムとしての信頼性は高
いが、個々の制御ステーションについては、分散形だか
らといって信頼性が高１つだことにはならない。そこで
、個々の制御ステーションごとに高信頼性が要求される
ときは、個々の制御ステーションの冗長化が必要になる
。
冗長化の手法としては、経済性の見地から、所定の複数
の制御ステーションに対して１つの待機用の制御ステー
シヨンを設け、実働側の制御ステーションのどれか１つ
が故障したとき、待機側の制御ステーションでバックア
ップするようにした、いわゆるｎ＋１冗長化が採用され
る。その場合、バックアップ時およびバックアップ解除
時の制御の引継ぎを円滑にするために、入出力信号を実
働側の制御ステーションと待機側の制御ステーションと
の間でに継承させることが必要になる。
の制御ステーションに対して１つの待機用の制御ステー
シヨンを設け、実働側の制御ステーションのどれか１つ
が故障したとき、待機側の制御ステーションでバックア
ップするようにした、いわゆるｎ＋１冗長化が採用され
る。その場合、バックアップ時およびバックアップ解除
時の制御の引継ぎを円滑にするために、入出力信号を実
働側の制御ステーションと待機側の制御ステーションと
の間でに継承させることが必要になる。
制御ステーシロンについてｎ＋１冗長化を行った分散形
制御装置の従来例としては、各制御ステーションのプロ
セス入出力信号線を実働側の制御ステーションと待機側
の制御ステーションとの間で切換接続をする手段を設け
たものがある。このような従来例においては、多数の入
出力信号線の切換えが必要になるので、切換手段は錯綜
したものとなって信頼性が低下する欠点があゆ、また、
待機側の制御ステーションは、実働側の制御ステーショ
ンの人出力部と同一のものをすべて持っていなければな
らないので、経済的でない。あるいは。
制御装置の従来例としては、各制御ステーションのプロ
セス入出力信号線を実働側の制御ステーションと待機側
の制御ステーションとの間で切換接続をする手段を設け
たものがある。このような従来例においては、多数の入
出力信号線の切換えが必要になるので、切換手段は錯綜
したものとなって信頼性が低下する欠点があゆ、また、
待機側の制御ステーションは、実働側の制御ステーショ
ンの人出力部と同一のものをすべて持っていなければな
らないので、経済的でない。あるいは。
逆に、実働側の制御ステーションの持ちうる入出力部は
、待機側の制御ステーションの入出力部によって限定さ
れる。
、待機側の制御ステーションの入出力部によって限定さ
れる。
本発明の目的は、冗長化関係にあるＴｌ（−１個の制御
機構の間において、制御引継ぎ時のプロセス入出力線の
切換えを必要としない冗長化分散形制御装置を提供する
ことにある。
機構の間において、制御引継ぎ時のプロセス入出力線の
切換えを必要としない冗長化分散形制御装置を提供する
ことにある。
本発明は、複数の制御ステーションを通信線で結んでな
る分散形制御装置において、各制御ステ・−ジョンとし
て、それぞれインテリジェンスと入出力部を持つ複数の
プロセス制御ユニットを内部通信線で接続してグループ
化したものを用い、各グループととに冗長ユニットを内
部通信線に接続し、１つのプロセス制御ユニットのバッ
クアップ時には、冗長ユニットが、プロセス制御ユニッ
トのインテリジェンスの代わりに、その入出力部を駆使
してプロセス制御を行うようにしたものである。
る分散形制御装置において、各制御ステ・−ジョンとし
て、それぞれインテリジェンスと入出力部を持つ複数の
プロセス制御ユニットを内部通信線で接続してグループ
化したものを用い、各グループととに冗長ユニットを内
部通信線に接続し、１つのプロセス制御ユニットのバッ
クアップ時には、冗長ユニットが、プロセス制御ユニッ
トのインテリジェンスの代わりに、その入出力部を駆使
してプロセス制御を行うようにしたものである。
以下、図面によって本発明の詳細な説明する。
第１図は、本発明が適用される分散形制御装置の概念的
構成図でちる。第１図において、１□〜１には制御ステ
ーションでおって、それぞれインテリジェンスを有し制
御対象の各部を分担して制御するものである。２１〜２
ｍはマスタステーションであって、オペレータまたは上
位計算機によるシステム全体の監視・操作用として設け
られる。３は通信線路であって、制御ステーション１１
〜１にとマスタステーション２１〜２ｍを接続し、分散
形制御装置を形成するものである。
構成図でちる。第１図において、１□〜１には制御ステ
ーションでおって、それぞれインテリジェンスを有し制
御対象の各部を分担して制御するものである。２１〜２
ｍはマスタステーションであって、オペレータまたは上
位計算機によるシステム全体の監視・操作用として設け
られる。３は通信線路であって、制御ステーション１１
〜１にとマスタステーション２１〜２ｍを接続し、分散
形制御装置を形成するものである。
制御ステーション１□（１＝１〜ｋ）の詳細な構成を第
２図に示す。第２図において、４１〜４ｎはプロセス制
御ユニット、５はクラスタ制御ユニット、６は冗長ユニ
ット、７は内部通信線である。プロセｙ、 制御ユニッ
ト４１〜４ｏとクラスタ制御ユニット５と冗長ユニット
６は、内部通信線７によって相互接続され、１つの制御
ステーションを構成する。
２図に示す。第２図において、４１〜４ｎはプロセス制
御ユニット、５はクラスタ制御ユニット、６は冗長ユニ
ット、７は内部通信線である。プロセｙ、 制御ユニッ
ト４１〜４ｏとクラスタ制御ユニット５と冗長ユニット
６は、内部通信線７によって相互接続され、１つの制御
ステーションを構成する。
このような制御ステーションをその形態に因んでクラス
タ（房）と呼ぶ。各クラスタは、クラスタ制御ユニット
５を通じて通信線路５に接続される。
タ（房）と呼ぶ。各クラスタは、クラスタ制御ユニット
５を通じて通信線路５に接続される。
フＯ（！ ス制御ユニット４１〜４ｎ、クラスタ制御ユ
ニット５および冗長ユニット６はいずれもインテリジェ
ンスを持っており、例えば、第３図、第４図および第５
図のようにそれぞれ構成される。
ニット５および冗長ユニット６はいずれもインテリジェ
ンスを持っており、例えば、第３図、第４図および第５
図のようにそれぞれ構成される。
第５図において、プロセス制御ユニッ）４．（ｊ一１〜
ｎ）は、内部通信制御器ＮＣＭと、プロセッサＮＰＵと
、メモリＮ１１ｌＵと、入出力器Ｉ１０を持っている。
ｎ）は、内部通信制御器ＮＣＭと、プロセッサＮＰＵと
、メモリＮ１１ｌＵと、入出力器Ｉ１０を持っている。
これらの各コンポーネントはデータバスＤＢＳによって
相互に接続されて、インテリジェントなプロセス制御ユ
ニ、トを形成している。プロセッサＮＰＵとメモリＮＭ
Ｕがインテリジェンスの中枢をなす。入出力器Ｉ１０に
は、各種のプロセス入出力信号が、それぞれの信号線（
回路）を通じて授受される。入出力データはメモリＮ１
１（Ｕに記憶され、プロセッサＮＰＵによって、プロセ
ス制御用のデータ処理がなされる。データ処理に際して
は、メモリＮＩｔｌＵ中のデータベースが用いられ、こ
のユニットが担当しているプロセスに適したデータ処理
が行われる。
相互に接続されて、インテリジェントなプロセス制御ユ
ニ、トを形成している。プロセッサＮＰＵとメモリＮＭ
Ｕがインテリジェンスの中枢をなす。入出力器Ｉ１０に
は、各種のプロセス入出力信号が、それぞれの信号線（
回路）を通じて授受される。入出力データはメモリＮ１
１（Ｕに記憶され、プロセッサＮＰＵによって、プロセ
ス制御用のデータ処理がなされる。データ処理に際して
は、メモリＮＩｔｌＵ中のデータベースが用いられ、こ
のユニットが担当しているプロセスに適したデータ処理
が行われる。
内部通信制御器ＮＣＭは、内部通信線７に対する通信を
制御するととに、ダイレクト・メモリアクセス（ＤＭＡ
）によってメモリＮＭＵと入出力器Ｉ１０にアクセス
する機能を持っている。このような機能は、通信制御器
ＮＣＭに内蔵されたマイクロプログラムによって実現さ
れる。
制御するととに、ダイレクト・メモリアクセス（ＤＭＡ
）によってメモリＮＭＵと入出力器Ｉ１０にアクセス
する機能を持っている。このような機能は、通信制御器
ＮＣＭに内蔵されたマイクロプログラムによって実現さ
れる。
第４図のクラスタ制御ユニット５も、同様な内部通信制
御器ＮＣＭ 、プロセッサＮＰＵ 、およびメモＩＪ
ＮＭＵ％を持っておりさらにその他に外部通信制御器Ｆ
ＣＡを持っている。外部通制御器ＦＣＡもＤＭＡ機能を
持つものである。これらの各コンポーネントもデータバ
スＤ１３Ｓによって相互接続されて、インテリジェント
なりラスタ制御ユニ、トを形成している。このクラスタ
制御ユニット５は、そのインテリジェンスによって、ク
ラスタ内の各ユニットの動作を制御する。制御の種類は
、大別して２Ｉｎ！１１．１つは、マスタステーション
２１〜２ｍから通信線路３を通じて与えられる指令に基
づいて。
御器ＮＣＭ 、プロセッサＮＰＵ 、およびメモＩＪ
ＮＭＵ％を持っておりさらにその他に外部通信制御器Ｆ
ＣＡを持っている。外部通制御器ＦＣＡもＤＭＡ機能を
持つものである。これらの各コンポーネントもデータバ
スＤ１３Ｓによって相互接続されて、インテリジェント
なりラスタ制御ユニ、トを形成している。このクラスタ
制御ユニット５は、そのインテリジェンスによって、ク
ラスタ内の各ユニットの動作を制御する。制御の種類は
、大別して２Ｉｎ！１１．１つは、マスタステーション
２１〜２ｍから通信線路３を通じて与えられる指令に基
づいて。
クラスタ内の各ユニットを制御することであり、もう１
つは、プロセス制御ユニｙ Ｆ４ｊから通信される故障
報知信号に基すいて、冗長ユニッ←６に故障したプロセ
ス制御ユニット４のパックアンプコ を行わせることである。故障報知信号は現実的にはレデ
ィ信号の消滅である。これらの制御は、いずれも内部通
信線７を利用した通信によって行われる。その場合、プ
ロセッサＮ１）Ｕは、制御用のデータ処理を行い、内部
通信制御器ＮＣλ１は、内部通信線７に対する通信を制
御し、外部通信制御器ＦＣＡは外部通信線路３に対する
通信を制御する。
つは、プロセス制御ユニｙ Ｆ４ｊから通信される故障
報知信号に基すいて、冗長ユニッ←６に故障したプロセ
ス制御ユニット４のパックアンプコ を行わせることである。故障報知信号は現実的にはレデ
ィ信号の消滅である。これらの制御は、いずれも内部通
信線７を利用した通信によって行われる。その場合、プ
ロセッサＮ１）Ｕは、制御用のデータ処理を行い、内部
通信制御器ＮＣλ１は、内部通信線７に対する通信を制
御し、外部通信制御器ＦＣＡは外部通信線路３に対する
通信を制御する。
第５図の冗長ユニット６も、同様な内部通信制御器ＮＣ
ＭとプロセッサＮＰＵとメモリＮＭＵを持っており、さ
らにその他にアップロードメモリＮＭＴＪＵを持ってい
る。これら各コンポーネントもデータバスＤＢＳによっ
て相互接続されて、インテリジェントな冗長ユニット６
を形成している。この冗長ユニット６は、そのインテリ
ジェンスにより、クラスタ内の全プロセス制御ユニット
４１〜４ｎのデータベースを、通信を介して周期的に読
出してアップロードメモリＮＭＵＵ に記憶しておね、
これによって、各プロセス制御ユニ、ト４．の最新のデ
ータペースが常にアップロードメモリＮＭＵＵ に存
在するようになっている。データベースの収集は、冗長
ユニット６と各プロセス制御ユニット４ｊにおける内部
通信制御器ＮＣＨのＤＭＡ機能によって行われる。デー
タベースの収集時の冗長ユニット６の挙動を、クラスタ
制御ユニット５によって監視することにより、待機状態
における冗長ユニット乙の健全性が確認できる。しだが
って、バックアップは健全性が保証された冗長ユニット
で行える。
ＭとプロセッサＮＰＵとメモリＮＭＵを持っており、さ
らにその他にアップロードメモリＮＭＴＪＵを持ってい
る。これら各コンポーネントもデータバスＤＢＳによっ
て相互接続されて、インテリジェントな冗長ユニット６
を形成している。この冗長ユニット６は、そのインテリ
ジェンスにより、クラスタ内の全プロセス制御ユニット
４１〜４ｎのデータベースを、通信を介して周期的に読
出してアップロードメモリＮＭＵＵ に記憶しておね、
これによって、各プロセス制御ユニ、ト４．の最新のデ
ータペースが常にアップロードメモリＮＭＵＵ に存
在するようになっている。データベースの収集は、冗長
ユニット６と各プロセス制御ユニット４ｊにおける内部
通信制御器ＮＣＨのＤＭＡ機能によって行われる。デー
タベースの収集時の冗長ユニット６の挙動を、クラスタ
制御ユニット５によって監視することにより、待機状態
における冗長ユニット乙の健全性が確認できる。しだが
って、バックアップは健全性が保証された冗長ユニット
で行える。
冗長ユニット６は、クラスタ制御ユニット５からの指令
に従って、プロセス制御ユニット４１〜４ｎのうちの１
つ４ｊｏのバックアップを行う。バックアップは、冗長
ユニット６のインテリジェンスが。
に従って、プロセス制御ユニット４１〜４ｎのうちの１
つ４ｊｏのバックアップを行う。バックアップは、冗長
ユニット６のインテリジェンスが。
通信を介して、プロセス制御ユツト４ｊｏノ入出カ器Ｉ
１０を駆使することによって行う。すなわち、冗長ユニ
ット乙のインテリジェンスが、プロセス制御ユニッＦ
４ ｊｏのインテリジェンスにとって代わった形でバッ
クアップを行う。プロセス制御ユニッＥ ４ｊｏは、Ｄ
ＭＡ機能を有する内部通信制御器ＮＣＭを持っているの
で、そのような入出力器Ｉ１０の駆使が可能となる。す
なわち、入出力器Ｉ／○の信号線の切換えを全く必要と
せずに、バンクアンプが行える。このため、冗長ユニッ
ト６はプロセス制御−一・１゛４ｊｏの入出力器Ｉ／○
と同一のも０を持つ必要がなく、したがってプロセス制
御ユニット４ｊｏは自己にとって必要な人出カ器Ｉ１０
を自由に持つことを妨げられない。
１０を駆使することによって行う。すなわち、冗長ユニ
ット乙のインテリジェンスが、プロセス制御ユニッＦ
４ ｊｏのインテリジェンスにとって代わった形でバッ
クアップを行う。プロセス制御ユニッＥ ４ｊｏは、Ｄ
ＭＡ機能を有する内部通信制御器ＮＣＭを持っているの
で、そのような入出力器Ｉ１０の駆使が可能となる。す
なわち、入出力器Ｉ／○の信号線の切換えを全く必要と
せずに、バンクアンプが行える。このため、冗長ユニッ
ト６はプロセス制御−一・１゛４ｊｏの入出力器Ｉ／○
と同一のも０を持つ必要がなく、したがってプロセス制
御ユニット４ｊｏは自己にとって必要な人出カ器Ｉ１０
を自由に持つことを妨げられない。
バックアップ用のデータ処理は、入出力器Ｉ１０のデー
タと、アップロードメモリＮＭＵＵ に収集されてい
るプロセス制御ユニット４のデータベースに従って行わ
れる。バックアップ中は、そのプロセス制御ユニット４
ｊｏ以外に対するデータベースの収集が周期的に行われ
る。データベースの収集は、クラスタの内部制御用の内
部通信線７を共用して通信によって行われるので、専用
の接続線は不要となる。またデータベースは、プロセス
制御ユニット４ｊｏが正常な間に周期的に読出しておい
たものであるから、データベースの正常性は保証されて
いる。したがって、故障したプロセス制御ユニッＦ ４
ｊｏから、異常なデータベースを引継いで、バックアッ
プそのも異常になるという、いわゆる共倒れ現象は容易
に防止される。
タと、アップロードメモリＮＭＵＵ に収集されてい
るプロセス制御ユニット４のデータベースに従って行わ
れる。バックアップ中は、そのプロセス制御ユニット４
ｊｏ以外に対するデータベースの収集が周期的に行われ
る。データベースの収集は、クラスタの内部制御用の内
部通信線７を共用して通信によって行われるので、専用
の接続線は不要となる。またデータベースは、プロセス
制御ユニット４ｊｏが正常な間に周期的に読出しておい
たものであるから、データベースの正常性は保証されて
いる。したがって、故障したプロセス制御ユニッＦ ４
ｊｏから、異常なデータベースを引継いで、バックアッ
プそのも異常になるという、いわゆる共倒れ現象は容易
に防止される。
バックアップ中に、プロセスｉ１１ 御ユニット４ｊ。
の故障したインテリジェンスの修理あるいは交換が行わ
れる。修理あるいは交換により正常な機能を回復したイ
ンテリジェンスは、機能回復信号（レディ信号）を発生
する。この信号が通信される、ダ と、クラスタ制御ユニ、／トは、フロセス制御ユニット
４ のインテリジェンスの機能回復を認識し、Ｏ 自動的にあるいはオペレータの手動操作に従って、冗長
ユニット６にバックアップの解除を指令する。
れる。修理あるいは交換により正常な機能を回復したイ
ンテリジェンスは、機能回復信号（レディ信号）を発生
する。この信号が通信される、ダ と、クラスタ制御ユニ、／トは、フロセス制御ユニット
４ のインテリジェンスの機能回復を認識し、Ｏ 自動的にあるいはオペレータの手動操作に従って、冗長
ユニット６にバックアップの解除を指令する。
この指令に従って、冗長ユニット６は、ア１．ブロード
メモリＮ１１ｆＵＵ 中のプロセス制御ユニット４ｊ
ｏ用のデータベースを、通信を介してプロセス制御ユニ
ット４ｊｏのメモリＮＭＵのデータベース領域に移しか
え、次いでそのインテリジェンスを起動してバックアッ
プから抜けだす。
メモリＮ１１ｆＵＵ 中のプロセス制御ユニット４ｊ
ｏ用のデータベースを、通信を介してプロセス制御ユニ
ット４ｊｏのメモリＮＭＵのデータベース領域に移しか
え、次いでそのインテリジェンスを起動してバックアッ
プから抜けだす。
第６図に、本発明の他の実施例を示す。この実施例は、
クラスタの内外の通信系を冗長化し、信頼性をさらに高
めたものである。すなわち、外部通信線路は３□、３２
の２系統設けられ、内部通信線も７□、７２の２系統設
けられ、かつ、これらに対応して、クラスタ制御ユニッ
ト５には、外部通信制御器ＦＣＡと内部通信制御器ＮＣ
Ｍがいずれも２系統ずつ設けられ、プロセス制御ユニッ
ト４１〜４ｎと冗長ユニ、トロには、内部通信制御器Ｎ
ＣＭが２系統設けられる。
クラスタの内外の通信系を冗長化し、信頼性をさらに高
めたものである。すなわち、外部通信線路は３□、３２
の２系統設けられ、内部通信線も７□、７２の２系統設
けられ、かつ、これらに対応して、クラスタ制御ユニッ
ト５には、外部通信制御器ＦＣＡと内部通信制御器ＮＣ
Ｍがいずれも２系統ずつ設けられ、プロセス制御ユニッ
ト４１〜４ｎと冗長ユニ、トロには、内部通信制御器Ｎ
ＣＭが２系統設けられる。
第１図は、本発明が適用される分散形制御装置の概念的
構成図、 （１１） 第２図は、本発明実施例の概念的構成図、第３図、第４
図および第５図は、それぞれ第２図の一部の詳細構成図
、 第６図は、本発明の他の実施例の概念的構成図である。 １１〜１ｋ・・・制御ステーション、２１〜２ｍ・・・
マスタステーション、３・・・通信線路、４１〜４ｎ・
・・プロセス制御ユニット、５・・・クラスタ制御ユニ
ット、６・・・冗長ユニット、７・・・内部通信線。 （１２） ＴＥＪ７）閲 第 Ｚ 酬 ｉ ５ Ａ １ ２ ７十 箭Ｊ 刺 惰４ 劇 箭５１４
構成図、 （１１） 第２図は、本発明実施例の概念的構成図、第３図、第４
図および第５図は、それぞれ第２図の一部の詳細構成図
、 第６図は、本発明の他の実施例の概念的構成図である。 １１〜１ｋ・・・制御ステーション、２１〜２ｍ・・・
マスタステーション、３・・・通信線路、４１〜４ｎ・
・・プロセス制御ユニット、５・・・クラスタ制御ユニ
ット、６・・・冗長ユニット、７・・・内部通信線。 （１２） ＴＥＪ７）閲 第 Ｚ 酬 ｉ ５ Ａ １ ２ ７十 箭Ｊ 刺 惰４ 劇 箭５１４
Claims (1)
- 複数の制御ステーションを通信線で結んでなる分散形制
御装置δにおいて、各制御ステーションとして、それぞ
れインテリジェンスと入出力部を持つ複数のプロセス制
御ユニットを内部通信線で接続してグループ化したもの
を用い、各グループごどに冗長ユニットを内部通信線に
接続し、１つのプロセス制御ユニ、トのバ、クアップ時
には、冗長ユニットがそのプロセス制御ユニットのイン
テリジェンスの代わりにその入出力部を駆使してプロセ
ス制御を行うようにしたことを特徴とする冗長化分散形
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16626981A JPS5868104A (ja) | 1981-10-16 | 1981-10-16 | 冗長化分散形制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16626981A JPS5868104A (ja) | 1981-10-16 | 1981-10-16 | 冗長化分散形制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868104A true JPS5868104A (ja) | 1983-04-22 |
Family
ID=15828247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16626981A Pending JPS5868104A (ja) | 1981-10-16 | 1981-10-16 | 冗長化分散形制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868104A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011901A (ja) * | 1983-06-30 | 1985-01-22 | Toshiba Corp | 分散形制御装置のバツクアツプ装置 |
| CN108073069A (zh) * | 2016-11-08 | 2018-05-25 | 上海孚凌自动化控制系统有限公司 | 复数锅炉智能控制系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614302A (en) * | 1979-07-13 | 1981-02-12 | Hitachi Ltd | Process control system |
-
1981
- 1981-10-16 JP JP16626981A patent/JPS5868104A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614302A (en) * | 1979-07-13 | 1981-02-12 | Hitachi Ltd | Process control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011901A (ja) * | 1983-06-30 | 1985-01-22 | Toshiba Corp | 分散形制御装置のバツクアツプ装置 |
| CN108073069A (zh) * | 2016-11-08 | 2018-05-25 | 上海孚凌自动化控制系统有限公司 | 复数锅炉智能控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2532317B2 (ja) | プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法 | |
| EP0260625B1 (en) | Method for bumpless changeover from active units to back-up units in computer equipment and a device for carrying out the method | |
| JPS5868104A (ja) | 冗長化分散形制御装置 | |
| JPH0816328A (ja) | ディスクアレイシステム | |
| US5206952A (en) | Fault tolerant networking architecture | |
| JPS61234690A (ja) | 交換機の障害時に於ける再開処理方法 | |
| JPS5868102A (ja) | 冗長化分散形制御装置 | |
| JPH0327923B2 (ja) | ||
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPS5868103A (ja) | 冗長化分散形制御装置 | |
| JPH047645A (ja) | フォールト・トレラント・コンピュータ | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS5941002A (ja) | 冗長化分散形制御装置 | |
| JPS6011901A (ja) | 分散形制御装置のバツクアツプ装置 | |
| JPS6217258B2 (ja) | ||
| JPS61194939A (ja) | 通信制御装置 | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPH03171233A (ja) | 二重化情報処理装置 | |
| JPS62182802A (ja) | 障害対応プロセス制御装置 | |
| JPH04137047A (ja) | プログラマブル制御装置 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPS6116646A (ja) | 分散制御システム | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS6013215B2 (ja) | システム制御方式 |