JPS6217258B2 - - Google Patents

Info

Publication number
JPS6217258B2
JPS6217258B2 JP57008641A JP864182A JPS6217258B2 JP S6217258 B2 JPS6217258 B2 JP S6217258B2 JP 57008641 A JP57008641 A JP 57008641A JP 864182 A JP864182 A JP 864182A JP S6217258 B2 JPS6217258 B2 JP S6217258B2
Authority
JP
Japan
Prior art keywords
switching
devices
group
control
device group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57008641A
Other languages
English (en)
Other versions
JPS58127253A (ja
Inventor
Tetsuo Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57008641A priority Critical patent/JPS58127253A/ja
Publication of JPS58127253A publication Critical patent/JPS58127253A/ja
Publication of JPS6217258B2 publication Critical patent/JPS6217258B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、情報処理システムにおける予備切替
装置に関し、特に完全群切替方式の切替装置に関
する。
情報処理システムにおいては、通常、システム
の信頼性向上のためにシステムに冗長性をもた
せ、システムを構成する装置の障害発生時に切替
装置あるいは切替機能をはたらかせ、障害を生じ
た装置のシステムからの切り離しと予備装置のシ
ステムへの組み込みを行なつている。この場合、
切替装置にあつては、従来予備装置が物理的に固
定され障害装置が発生すると予備装置と切り替
る、いわゆる固定予備方式が用いられていたた
め、障害装置が修理等によつて復旧し予備装置と
切り替つてシステムに組み込まれる(切り戻され
る)まで予備装置が存在しないこととなり、シス
テムの管理が煩雑になるとともに切り戻しのため
にシステムの処理を中断しなければならないとい
つた欠点があつた。
また、切り戻しを必要としない完全群切替方式
においてはどの装置が予備になつているかを常に
管理していなければならず、誤操作等システム管
理上問題があつた。
本発明は上記の欠点に鑑み、第1の装置群と試
験装置を含む第2の装置群との間に位置して第1
の装置群と第2の装置群の接続関係を制御し、障
害装置を切り離して試験装置と接続するととも
に、障害装置に代えて予備装置をシステムに組み
込むよう切り替えを行ない、かつ障害装置を試験
装置と接続して修理した後予備装置として記憶さ
せ認識、管理しておくことにより、情報処理シス
テムの信頼性と可用性を著しく向上させることの
できる完全群切替方式の切替装置の提供を目的と
する。
以下、図面に基づいて本発明を説明する。
第1図は本発明における切替装置を含む情報処
理システムのシステム系統図、第2図は本発明の
切替装置のブロツク図であり、第3図は切替装置
における切替制御部の動作を流れ図で示したもの
である。第1図において、A1,A2,A3,A
4は同じ機能を有する制御装置で第1の装置群を
形成している。B1,B2は第2の装置群を形成
する被制御装置で、有効に動作するよう第1の装
置群における制御装置A1,A2,A3,A4の
いずれかと接続されている。B3は第2の装置群
に含まれる試験装置で障害を生じた制御装置と接
続して修理を行なうためのものである。Sは切替
装置で、第1の装置群と第2の装置群の装置群の
間に位置し制御装置A1,A2,A3,A4と被
制御装置B1,B2及び試験装置B3の接続関係
を制御している。Cはシステム監視装置で、装置
に障害が生じシステムに異常が発生した場合に切
替装置Sに切替指令信号C′を発する。
第1図のシステムにおいては、制御装置A1,
A2,A3,A4は被制御装置に対して冗長にな
つている。つまり、制御装置A1,A2,A3,
A4のうち二台はシステムの実際的な処理には関
与しない予備装置であり、システム処理に関与し
ている他の二台の制御装置に障害が生じた場合
に、障害を生じた制御装置に代つてシステムに組
み込まれ処理を行なうためのものである。なお、
切替装置Sへの指令信号はシステム監視装置Cか
らの信号C′の他、切替装置S自身に設けた操作
盤からも指示することができる。
第2図によつて切替装置Sの詳細な説明をす
る。1は監視装置Cからの切替指令信号C′に含
まれている切替指定制御装置(障害を生じた装
置)の番号を記憶するレジスタであり、2は予備
装置の番号を二つ記憶するとともに記憶内容をシ
フトできる二段のシフトレジスタである。3は切
替指令信号C′とシフトレジスタ1からの出力信
号D及びシフトレジスタ2からの出力信号Eに基
づき制御を行なう切替制御部で、第1の装置群と
第2の装置群の間に位置し、これら装置群におけ
る制御装置A1,A2,A3,A4と被制御装置
B1,B2及び試験装置B3の切り離しと組み込
みを行なう接続部4を制御するものである。
例えば、制御装置A1,A2,A3,A4のう
ちA1とA2の制御装置がそれぞれ被制御装置B
1,B2と接続しており、A3とA4の制御装置
が予備装置であるとした場合に、制御装置A1が
故障したとすると監視装置Cはこの故障を検知し
て切替指定制御装置A1を含む切替指令信号
C′をレジスタ1と切替制御部3に発する。これ
によりレジスタ1は故障した制御装置の番号A1
を入力して記憶し、切替制御部3は切替信号を入
力して作動する。切替制御部3はレジスタ1から
故障した制御装置の番号A1が信号Dによつて入
力されると、故障した制御装置A1に接続されて
いる被制御装置の番号B1を検知し、接続部4に
対し故障した制御装置A1との切り離しを指令す
る。次いで、切替制御部3は、シフトレジスタ2
の二段目に記憶されている予備装置の番号A3が
信号Eによつて入力されると、被制御装置B1と
制御装置A3を接続するよう接続部4に指令す
る。一方、シフトレジスタ2は二段目に記憶され
ていた予備制御装置の番号A3を出力すると、一
段目に記憶されている予備制御装置の番号A4を
二段目にシフトする。また切替制御部3は、故障
した制御装置A1を試験装置B3と接続するよう
接続部4に指令する。制御装置A1が試験装置B
と接続された状態でその故障が修理され正常性が
確認されると、システム監視装置Cから切替制御
部3に制御装置A1を予備装置とする旨の指令信
号C′が出力される。切替制御部3はこの指令に
基づきシフトレジスタ2の一段目にA1を予備制
御装置として記憶させる。これらの動作の順序を
流れ線図で示すと第3図のようになる。
以上の如く本発明によれば、情報処理システム
中において障害を生じた装置をシステムから切り
離し、新たに予備装置を組む込むよう切り替えを
行なうとともに、障害装置を試験装置と接続した
状態で修理し、予備装置として記憶させ認識、管
理しておくことにより、情報処理システムの信頼
性と可用性を著しく向上させることができる。
【図面の簡単な説明】
第1図は本発明における切替装置を含む情報処
理システムのシステム系統図、第2図は本発明の
切替装置の一実施例のブロツク図、第3図は切替
装置における制御動作の流れ図を示す。 A1,A2,A3,A4……(第1の装置群
の)制御装置、B1,B2……(第2の装置群
の)被制御装置、B3……試験装置、C……シス
テム監視装置、S……切替装置、1……レジス
タ、2……シフトレジスタ、3……切替制御部、
4……接続部。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の装置から構成される第1の装置群と、
    他の複数の装置から構成され前記第1の装置群の
    うちの少なくとも一台の装置の正常性を確認する
    ための試験装置を含む第2の装置群との間に位置
    し、前記第1の装置群における各装置と前記第2
    の装置群における前記試験装置を含む各装置との
    接続関係を制御する切替装置において、前記第1
    の装置群に属する装置のうち少なくとも一台の装
    置の切替指定を伴なう切替指令信号を入力するレ
    ジスタ及び制御手段と、前記第1の装置群に属す
    る装置のうち前記第2の装置群に属する装置のい
    ずれとも接続されていない装置を記憶するシフト
    レジスタを有し、前記切替指令信号の入力時に該
    信号で指定された前記第1の装置群の装置を前記
    第2の装置群の接続関係にあつた装置から切り離
    して前記試験装置と接続させるとともに、切り離
    された前記第2の装置群における装置を前記シフ
    トレジスタに記憶されている前記第1の装置群に
    おけるいずれかの装置と接続することを特徴とし
    た切替装置。
JP57008641A 1982-01-22 1982-01-22 切替装置 Granted JPS58127253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57008641A JPS58127253A (ja) 1982-01-22 1982-01-22 切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57008641A JPS58127253A (ja) 1982-01-22 1982-01-22 切替装置

Publications (2)

Publication Number Publication Date
JPS58127253A JPS58127253A (ja) 1983-07-29
JPS6217258B2 true JPS6217258B2 (ja) 1987-04-16

Family

ID=11698574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57008641A Granted JPS58127253A (ja) 1982-01-22 1982-01-22 切替装置

Country Status (1)

Country Link
JP (1) JPS58127253A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121486A (en) * 1987-11-20 1992-06-09 Hitachi, Ltd Network control system for dynamically switching a logical connection between an identified terminal device and an indicated processing unit
CA2097360A1 (en) * 1992-06-03 1993-12-04 Paul Dvorkis Optical readers

Also Published As

Publication number Publication date
JPS58127253A (ja) 1983-07-29

Similar Documents

Publication Publication Date Title
EP0524247B1 (en) Apparatus and method for controlling data flow between a computer and memory devices
CN100520724C (zh) 用于实现故障切换恢复的网络系统及方法
JP4635941B2 (ja) ディスクアレイサブシステム
JPH0962528A (ja) 自己修復装置
JPS6321929B2 (ja)
JPS6217258B2 (ja)
JPS58127263A (ja) 切替装置
JPH05324134A (ja) 二重化計算機システム
KR20010028123A (ko) 광전송 시스템의 이중화 감시 제어 장치 및 그 방법
JPS594909B2 (ja) 伝送網の回線切替方式
JPS61239334A (ja) 情報処理装置
JP2786050B2 (ja) 音声蓄積モジュールの冗長構成方式
JP2636610B2 (ja) バックアップ方式
JPH04190428A (ja) 冗長化制御システム
JPS5868104A (ja) 冗長化分散形制御装置
JPS61100037A (ja) 通信回線制御装置
JPH05342076A (ja) 二重書構成のファイル装置
JPH04364539A (ja) 端末切換え装置
JPH06282510A (ja) 通信制御装置を冗長構成としたコンピュータシステムの構成制御方式
JPS5850372B2 (ja) デ−タ集配信処理システム
JPH0559616B2 (ja)
JPS58103249A (ja) 通信制御装置
JPS617901A (ja) デイジタル制御装置
JPH11327804A (ja) ディスク二重化システム
JPH0418743B2 (ja)