JPS5868102A - 冗長化分散形制御装置 - Google Patents
冗長化分散形制御装置Info
- Publication number
- JPS5868102A JPS5868102A JP16613381A JP16613381A JPS5868102A JP S5868102 A JPS5868102 A JP S5868102A JP 16613381 A JP16613381 A JP 16613381A JP 16613381 A JP16613381 A JP 16613381A JP S5868102 A JPS5868102 A JP S5868102A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- process control
- redundant
- control unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、分散形制御装置の改良に関するものである。
さらに詳しくは、分散配置された各制御ステーションを
冗長化した高信頼性の分散形制御装置に関するものであ
る。
冗長化した高信頼性の分散形制御装置に関するものであ
る。
分散形制御装置は、インテリジェンスを有する複数の制
御ステーションを制御対象の各所に分散配置して通信線
で結び、各制御ステーションにそれぞれの区域を分担制
御させるようにしたものである。このような装置は危険
分散形の制御装置であり、システムとしての信頼性は高
いが、個々の制御ステーションについては、分散形だか
らといって信頼性が高まったことにはならない。そこで
、個々の制御ステーンヨンごとに高信頼性が要求される
ときは、個々の制御ステーションの冗長化が必要になる
。
御ステーションを制御対象の各所に分散配置して通信線
で結び、各制御ステーションにそれぞれの区域を分担制
御させるようにしたものである。このような装置は危険
分散形の制御装置であり、システムとしての信頼性は高
いが、個々の制御ステーションについては、分散形だか
らといって信頼性が高まったことにはならない。そこで
、個々の制御ステーンヨンごとに高信頼性が要求される
ときは、個々の制御ステーションの冗長化が必要になる
。
冗長化の手法としては、経済性の見地から、所定の複数
の制御ステーションに対して１つの待機用の制御ステ＝
ノヨンを設け、実働側の制御ステーショ／のどれか１つ
が故障したとき、待機側の制御ステーションでパックア
ップするようにした、いわゆるｎ＋＋冗長化が採用され
る。その場合、バックアップ時およびバックアワプ解除
時の制御の引継ぎを円滑にするために、制御用のデータ
ベースを、実働側の制御ステーションと待機側の制御ス
テーションとの間でに継承させることが必要になる、−
６ 制御ステーションについてｎ＋１冗長化を行った分散形
制御装置の従来例としては、制御用のデータベースを、
実働側の制御ステーションと待機側の制御ステー７ョン
の間で授受するだめの専用の接続手段を設けたものがあ
る。このような従来例においてデータベース授受用の専
用の接続線が必要なのけ不経済である。
の制御ステーションに対して１つの待機用の制御ステ＝
ノヨンを設け、実働側の制御ステーショ／のどれか１つ
が故障したとき、待機側の制御ステーションでパックア
ップするようにした、いわゆるｎ＋＋冗長化が採用され
る。その場合、バックアップ時およびバックアワプ解除
時の制御の引継ぎを円滑にするために、制御用のデータ
ベースを、実働側の制御ステーションと待機側の制御ス
テーションとの間でに継承させることが必要になる、−
６ 制御ステーションについてｎ＋１冗長化を行った分散形
制御装置の従来例としては、制御用のデータベースを、
実働側の制御ステーションと待機側の制御ステー７ョン
の間で授受するだめの専用の接続手段を設けたものがあ
る。このような従来例においてデータベース授受用の専
用の接続線が必要なのけ不経済である。
本発明の目的は、冗長化関係にあるｎ＋１個の制御機構
の間において、データベース授受用の専用の接続線が不
要な冗長化分針形制御装置を提供することにある。
の間において、データベース授受用の専用の接続線が不
要な冗長化分針形制御装置を提供することにある。
本発明は、複数の制御ステーションを通信線で結んでな
る分散形制御装置において、各制御ステーションとして
、それぞれインテリジェンスと入出力部を持つ複数のプ
ロセス制御ユニ、トを内部通信線で接続してグループ化
したものを用い、各グループごとに冗長ユニットを内部
通信線に接続し、プロセス制御ユニットと冗長ユニット
の間のデータベースの授受は、グループの内部通信線を
通じて行うようにしたものである。
る分散形制御装置において、各制御ステーションとして
、それぞれインテリジェンスと入出力部を持つ複数のプ
ロセス制御ユニ、トを内部通信線で接続してグループ化
したものを用い、各グループごとに冗長ユニットを内部
通信線に接続し、プロセス制御ユニットと冗長ユニット
の間のデータベースの授受は、グループの内部通信線を
通じて行うようにしたものである。
以下、図面によって本発明の詳細な説明する。
第１図は、本発明が適用される分散形制御装置の概念的
構成図である。第１図において、１１〜１１（は制御ス
テー７ョンであって、それぞれ・インテリジェンスを有
し制御対象の各部を分担して制御するものである。２１
〜２ｍはマスクステーションテアって、オペレータまた
は上位計算ｍｔＬ′ｃよるシスデム全体の監視・操作用
として設けられる。３に４通信線路であって、制御ステ
ーション１１〜１にとマスタステー７：１７２１〜２ｍ
を接続１〜、分散形制御装置を形成するものである。
構成図である。第１図において、１１〜１１（は制御ス
テー７ョンであって、それぞれ・インテリジェンスを有
し制御対象の各部を分担して制御するものである。２１
〜２ｍはマスクステーションテアって、オペレータまた
は上位計算ｍｔＬ′ｃよるシスデム全体の監視・操作用
として設けられる。３に４通信線路であって、制御ステ
ーション１１〜１にとマスタステー７：１７２１〜２ｍ
を接続１〜、分散形制御装置を形成するものである。
制御ステーション１□（１−１〜ｋ）の詳細人構成な第
２図に示す。第２図において、４１〜４ｏはプロセス制
御ｌｌユニット、５はクラスタ制御ユニ、ト、６は冗長
ユニット、７は内部通信線である。プロセス制御コーニ
ット４１〜４ｎとクラスタ制御ユニット５と冗長ユニ、
トロは、内部通信線７によって相互接続され、１つの制
御ステーションを構成する。
２図に示す。第２図において、４１〜４ｏはプロセス制
御ｌｌユニット、５はクラスタ制御ユニ、ト、６は冗長
ユニット、７は内部通信線である。プロセス制御コーニ
ット４１〜４ｎとクラスタ制御ユニット５と冗長ユニ、
トロは、内部通信線７によって相互接続され、１つの制
御ステーションを構成する。
このような制御ステーションをその形態に因んでクラス
タ（房）と呼ぶ。各クラスタは、クラスタ制御ユニ、ト
５を通じて通信線路６に接続される。
タ（房）と呼ぶ。各クラスタは、クラスタ制御ユニ、ト
５を通じて通信線路６に接続される。
プロセス制御ユニット４１〜４ｎ１ クラスタ制御ユニ
ット５および冗長ユニット６はいずれもインテリジェン
スを持っており、例えば、第３図、第４図および第５図
のようにそれぞれ構成される。
ット５および冗長ユニット６はいずれもインテリジェン
スを持っており、例えば、第３図、第４図および第５図
のようにそれぞれ構成される。
第３図において、プロセス制御ユニット４ｊ（ｊ＝１〜
ＴＩ）は、内部通信制御器ＮＣＭと、プロセッサＮＰＵ
と、メモリＮＭＵと、入出力ａ Ｉｌｏを持っている。
ＴＩ）は、内部通信制御器ＮＣＭと、プロセッサＮＰＵ
と、メモリＮＭＵと、入出力ａ Ｉｌｏを持っている。
これらの各コンポーネントはデータバスＤＢＳによって
相互に接続されて、インテリジェントなプロセス制御ユ
ニットを形成している。プロセッサＮＩ）ＵとメモリＮ
ＭＵがインテリジェンスの中枢をなす。入出力５Ｉ１０
には、各種のプロセス入出力信号が、それぞれの信号線
（囲路）を通じて授受される。入出力データはメモリＮ
ＭＵに記憶され、プロセッサＮＩ’Ｕによって、プロセ
ス制御用のデータ処理がなされる。データ処理に際して
は、メモリＮＬＩＵ中のデータベースが用いられ、この
ユニットが担当しているプロセスに適したデータ処理が
行われる。
相互に接続されて、インテリジェントなプロセス制御ユ
ニットを形成している。プロセッサＮＩ）ＵとメモリＮ
ＭＵがインテリジェンスの中枢をなす。入出力５Ｉ１０
には、各種のプロセス入出力信号が、それぞれの信号線
（囲路）を通じて授受される。入出力データはメモリＮ
ＭＵに記憶され、プロセッサＮＩ’Ｕによって、プロセ
ス制御用のデータ処理がなされる。データ処理に際して
は、メモリＮＬＩＵ中のデータベースが用いられ、この
ユニットが担当しているプロセスに適したデータ処理が
行われる。
内部通信制御器ＮＣＭは、内部通信線７に対する通信を
制御するととに、ダイレクト・メモリアクセス（ＤλＩ
Ａ ）によってメモリＮＭＵと入出力器Ｉ１０にアクセ
スする機能を持っている。このような機能は、通信制御
器ＮＣＭに内蔵されたマイクロプログラムによって実現
される。
制御するととに、ダイレクト・メモリアクセス（ＤλＩ
Ａ ）によってメモリＮＭＵと入出力器Ｉ１０にアクセ
スする機能を持っている。このような機能は、通信制御
器ＮＣＭに内蔵されたマイクロプログラムによって実現
される。
第４図のクラスタ制御ユニット５も、同様な内部通信制
御器ｕｃｈｓ 、プロセッサＮＰＵ 、およびメモＩＪ
ｍｉＵ ％を持っておりさらにその他に外部通信制御
器ＦＣＡを持っている。外部通制御器ＦＣＡもＤＭＡ機
能を持つものである。これらの各コンポーネントもデー
タバスＤＥ３Ｓによって相互接続されて、インテリジェ
ントなりラスタ制御ユニットを形成している。このクラ
スタ制御ユニット５Ｖ！、そのインテリジェンスにより
て、クラスタ内の各ユニットの動作を制御する。制御の
種類は、大別して２１１Ｌ １つは、マスタステーシ
ョン２〜２から ｍ 通信線路３を通じて与えられる指令に基づいて、クラス
タ内の各ユニットを制御することであり、もう１つは、
プロセス制御器ニット４３から通信される故障報知信号
に基すいて、冗長ユニット６に故障したプロセス制御ユ
ニ、ト４のバックアップを行わせることである。故障報
知信号は現実的にはレディ信号の消滅である。これらの
制御は、いずれも内部通信線７を利用した通信によって
行わプ れる。その場合とロセ、すＮＰＵは、制御用のデータ処
理を行い、内部通信制御器ＮＣＭは、内部通信線７に対
する通信を制御し、外部通信制御器ＦＣＡは外部通信線
路６に対する通信を制御する。
御器ｕｃｈｓ 、プロセッサＮＰＵ 、およびメモＩＪ
ｍｉＵ ％を持っておりさらにその他に外部通信制御
器ＦＣＡを持っている。外部通制御器ＦＣＡもＤＭＡ機
能を持つものである。これらの各コンポーネントもデー
タバスＤＥ３Ｓによって相互接続されて、インテリジェ
ントなりラスタ制御ユニットを形成している。このクラ
スタ制御ユニット５Ｖ！、そのインテリジェンスにより
て、クラスタ内の各ユニットの動作を制御する。制御の
種類は、大別して２１１Ｌ １つは、マスタステーシ
ョン２〜２から ｍ 通信線路３を通じて与えられる指令に基づいて、クラス
タ内の各ユニットを制御することであり、もう１つは、
プロセス制御器ニット４３から通信される故障報知信号
に基すいて、冗長ユニット６に故障したプロセス制御ユ
ニ、ト４のバックアップを行わせることである。故障報
知信号は現実的にはレディ信号の消滅である。これらの
制御は、いずれも内部通信線７を利用した通信によって
行わプ れる。その場合とロセ、すＮＰＵは、制御用のデータ処
理を行い、内部通信制御器ＮＣＭは、内部通信線７に対
する通信を制御し、外部通信制御器ＦＣＡは外部通信線
路６に対する通信を制御する。
第５図の冗長ユニ、トロも、同様な内部通信制御器ＮＣ
Ｍとプロセ、すＮＰＵとメモリＮλ（Ｕを持っており、
さらにその他にアップロードメモリＮＭＵＵを持ってい
る。これら各コンポーネントもデータバスＤＢＳによっ
て相互接続されて、インテリジェントな冗長ユニット６
を形成している。この冗長ユニ、トロけ、そのインテリ
ジェンスにより、クラスタ内の全プロセス制御ユニット
４１〜４ｏのデー 。
Ｍとプロセ、すＮＰＵとメモリＮλ（Ｕを持っており、
さらにその他にアップロードメモリＮＭＵＵを持ってい
る。これら各コンポーネントもデータバスＤＢＳによっ
て相互接続されて、インテリジェントな冗長ユニット６
を形成している。この冗長ユニ、トロけ、そのインテリ
ジェンスにより、クラスタ内の全プロセス制御ユニット
４１〜４ｏのデー 。
タベースを、通信を介して周期的に読出してアップロー
ドメモリＮＭＵＵ に記憶しており、これによベース
が常にアップロードメモリＮＭＵｔｌ に存在するよう
になっている。データベースの収集は、冗長ユニット６
と各プロセス制１ｉ１１１コー二、ト１ｊにおける内部
通信制御器ＮＣＭのＤＩＩＡ機能によっ−Ｃ行わ１′ｌ
−る。データベースの収集時の冗長ユニ、Ｆ６の挙動を
、クラス、り制御：にアト５によって監視することＫ【
す、待機状態における冗長ユニット乙の健全性が確認で
きる。したがって、バックアップは健全性が検証された
冗長ユニットで行える。
ドメモリＮＭＵＵ に記憶しており、これによベース
が常にアップロードメモリＮＭＵｔｌ に存在するよう
になっている。データベースの収集は、冗長ユニット６
と各プロセス制１ｉ１１１コー二、ト１ｊにおける内部
通信制御器ＮＣＭのＤＩＩＡ機能によっ−Ｃ行わ１′ｌ
−る。データベースの収集時の冗長ユニ、Ｆ６の挙動を
、クラス、り制御：にアト５によって監視することＫ【
す、待機状態における冗長ユニット乙の健全性が確認で
きる。したがって、バックアップは健全性が検証された
冗長ユニットで行える。
冗長ユニット６は、クラスタ制御ユニット５からの指令
に従って、プロセス制御ユニット４１〜４ｎのうちの１
つ４ のバックアップを行う。バックＯ アップは、冗長ユニット６のインテリジェンスが、通信
を介して、プロセス制御器ｙ ト４ｊｏの入出力器Ｉ１
０を駆使することによって行う。すなわち、冗長１ニツ
ト乙のインテリジェンスが、プロセス制御ユニ、ト４．
のインテリジェンスにとって代Ｏ わった形でバックアップを行う。プロセス制御ユニ、ト
４．は、ＤｌｉｉＡ機能を有する内部通信ｔａ制御器、
３Ｏ ＮＣＪ、（を持っているので、そのような入出力５Ｉ１
０の駆使が可能とがる。すなわち、入出力器Ｉ１０の信
号線の切換えを全く必要とせずに、バックアップが行え
る。このだめ、冗長ユニット６はプロセス制御ユニｙ
ト４：、ｏの入出力器Ｉ１０と同一のものを持つ必要が
なく、シたがってプロセス制御ユニット４ｊｏは自己に
とって必要な入出力器Ｉ１０を自由に持つことを妨げら
れない。
に従って、プロセス制御ユニット４１〜４ｎのうちの１
つ４ のバックアップを行う。バックＯ アップは、冗長ユニット６のインテリジェンスが、通信
を介して、プロセス制御器ｙ ト４ｊｏの入出力器Ｉ１
０を駆使することによって行う。すなわち、冗長１ニツ
ト乙のインテリジェンスが、プロセス制御ユニ、ト４．
のインテリジェンスにとって代Ｏ わった形でバックアップを行う。プロセス制御ユニ、ト
４．は、ＤｌｉｉＡ機能を有する内部通信ｔａ制御器、
３Ｏ ＮＣＪ、（を持っているので、そのような入出力５Ｉ１
０の駆使が可能とがる。すなわち、入出力器Ｉ１０の信
号線の切換えを全く必要とせずに、バックアップが行え
る。このだめ、冗長ユニット６はプロセス制御ユニｙ
ト４：、ｏの入出力器Ｉ１０と同一のものを持つ必要が
なく、シたがってプロセス制御ユニット４ｊｏは自己に
とって必要な入出力器Ｉ１０を自由に持つことを妨げら
れない。
バックアップ用のデータ処理は、入出力器Ｉ１０のデー
タと、アップロードメモリＮＭｔｌＵ に収集されて
いるプロセス制御ユニット４のデータベースに従って行
われる。バックアップ中は、そのプロセス制御ユニット
４ｊｏ以外に対するデータベースの収集が周期的に行わ
れる。データベースの収集は、クラスタの内部制御用の
内部通信線７を共用して通信によって行われるので、専
用の接続線は不要となる。またデータベースは、プロセ
ス制御ユニット４ が正常な間に周期的に読出しておい
Ｏ たものであるから、データベースの正常性は保証されて
いる。したがって、故障したプロセス制御ユニット４．
。から、異常がデータベースを引継いで、バックアップ
そのも異常になるという、いわゆる共倒れ現象は容易に
防止される。
タと、アップロードメモリＮＭｔｌＵ に収集されて
いるプロセス制御ユニット４のデータベースに従って行
われる。バックアップ中は、そのプロセス制御ユニット
４ｊｏ以外に対するデータベースの収集が周期的に行わ
れる。データベースの収集は、クラスタの内部制御用の
内部通信線７を共用して通信によって行われるので、専
用の接続線は不要となる。またデータベースは、プロセ
ス制御ユニット４ が正常な間に周期的に読出しておい
Ｏ たものであるから、データベースの正常性は保証されて
いる。したがって、故障したプロセス制御ユニット４．
。から、異常がデータベースを引継いで、バックアップ
そのも異常になるという、いわゆる共倒れ現象は容易に
防止される。
バックアップ中に、プロセス制御ユニーｖ ト４ｊ。
の故障したインテリジェンスの修理おるいは交換が行わ
れる。修理あるいは交換により正常な機能を回復したイ
ンテリジェンスは機能回復信号（レディ信号）を発生す
る。この信号が通信されると、クラスタＩＩｉ制御ユニ
ットは、プロセス制御ユニット４、のインテリジェンス
の機能回復を認識し、自Ｏ 動的にあるいはオペレータの手動操作に従って、冗長ユ
ニット乙にバッファ２．プの解除を指令する。
れる。修理あるいは交換により正常な機能を回復したイ
ンテリジェンスは機能回復信号（レディ信号）を発生す
る。この信号が通信されると、クラスタＩＩｉ制御ユニ
ットは、プロセス制御ユニット４、のインテリジェンス
の機能回復を認識し、自Ｏ 動的にあるいはオペレータの手動操作に従って、冗長ユ
ニット乙にバッファ２．プの解除を指令する。
この指令に従って、冗長ユニット６は、アップロードメ
モリＮＭＵＵ 中のプロセス制御ユニット４ 用のデ
ータベースを、通信を介してプロセスＯ 制御ユニット４ のメモリＮＭＵのデータベース領Ｏ 域に移しかえ、次いでそのインテリジェンスを起動して
バックアップから抜けだす。
モリＮＭＵＵ 中のプロセス制御ユニット４ 用のデ
ータベースを、通信を介してプロセスＯ 制御ユニット４ のメモリＮＭＵのデータベース領Ｏ 域に移しかえ、次いでそのインテリジェンスを起動して
バックアップから抜けだす。
第６図に、本発明の他の実施例を示す。この実施例は、
クラスタの内外の通信系を冗長化し、信頼性をさらに高
めたものである。すなわち、外部通信線路は３１，３゜
の２系統設けられ、内部通信線も７□、７゜の２系統設
けられ、かつ、これらに対応して、クラスタ制御ユニッ
ト５には、外部通信制御器ＦＣＡと内部通信制御器ＮＣ
Ｍがいずれも２系統ずつ設けられ、プロセス制御ユニッ
ト４□〜４ｎと冗長ユニット６には、内部通信制御器Ｎ
ＣＭが２系統設けられる。
クラスタの内外の通信系を冗長化し、信頼性をさらに高
めたものである。すなわち、外部通信線路は３１，３゜
の２系統設けられ、内部通信線も７□、７゜の２系統設
けられ、かつ、これらに対応して、クラスタ制御ユニッ
ト５には、外部通信制御器ＦＣＡと内部通信制御器ＮＣ
Ｍがいずれも２系統ずつ設けられ、プロセス制御ユニッ
ト４□〜４ｎと冗長ユニット６には、内部通信制御器Ｎ
ＣＭが２系統設けられる。
第１図は、本発明が適用される分散形制御装置の概念的
構成図、 第２図は、本発明実施例の概念的構成図、第３図、第４
図および第５図は、それぞれ第２図の一部の詳細構成図
、 第６図は、本発明の他の実施例の概念的構成図である。 １１〜１ｋ・・・制御ステージ目ン、２１〜２ｍ・・・
マスタステーシラン、３・・・通信線路、４１〜４ｎ・
・・プロセス制御ユニット、５・・・クラスタ制御ユニ
、ト、６・・・冗長ユニット、７・・・内部通信線。 （１１） 石 １１圏 第 Ｚ 暢 第 ３ 劇 箭４ 口 第Ｓ 劉 翁 乙 ｊ判
構成図、 第２図は、本発明実施例の概念的構成図、第３図、第４
図および第５図は、それぞれ第２図の一部の詳細構成図
、 第６図は、本発明の他の実施例の概念的構成図である。 １１〜１ｋ・・・制御ステージ目ン、２１〜２ｍ・・・
マスタステーシラン、３・・・通信線路、４１〜４ｎ・
・・プロセス制御ユニット、５・・・クラスタ制御ユニ
、ト、６・・・冗長ユニット、７・・・内部通信線。 （１１） 石 １１圏 第 Ｚ 暢 第 ３ 劇 箭４ 口 第Ｓ 劉 翁 乙 ｊ判
Claims (1)
- 複数の制御ステーションを通信線で結んでなる分散形制
御装置において、各制御ステーションとして、それぞれ
インテリジェンスと入出力部を持つ複数のプロセス制御
ユニットを内部通信線で接続してグループ化したものを
用い、各グループごとに冗長ユニットを内部通信線に接
続し、各プロセス制御ユニットと冗長ユニットの間のデ
ータベースの授受は、グループの内部通信線を通じて行
うようにしたことを特徴とする冗長化分散形制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16613381A JPS5868102A (ja) | 1981-10-17 | 1981-10-17 | 冗長化分散形制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16613381A JPS5868102A (ja) | 1981-10-17 | 1981-10-17 | 冗長化分散形制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5868102A true JPS5868102A (ja) | 1983-04-22 |
Family
ID=15825640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16613381A Pending JPS5868102A (ja) | 1981-10-17 | 1981-10-17 | 冗長化分散形制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868102A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273402A (ja) * | 1988-09-09 | 1990-03-13 | Hitachi Ltd | プラントの予防保全方法および同予防保全装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614302A (en) * | 1979-07-13 | 1981-02-12 | Hitachi Ltd | Process control system |
-
1981
- 1981-10-17 JP JP16613381A patent/JPS5868102A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614302A (en) * | 1979-07-13 | 1981-02-12 | Hitachi Ltd | Process control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273402A (ja) * | 1988-09-09 | 1990-03-13 | Hitachi Ltd | プラントの予防保全方法および同予防保全装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0147046B1 (en) | Fault-tolerant communications controlller system | |
| JPH11203157A (ja) | 冗長装置 | |
| JPS5868102A (ja) | 冗長化分散形制御装置 | |
| JPS5868104A (ja) | 冗長化分散形制御装置 | |
| JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
| JPS5868103A (ja) | 冗長化分散形制御装置 | |
| JPS61194939A (ja) | 通信制御装置 | |
| JP2604015B2 (ja) | 配電線監視システム | |
| JPS63285053A (ja) | 網管理装置の障害処理方式 | |
| JP2591317B2 (ja) | 装置間接続方式 | |
| JPH01119151A (ja) | 通信制御装置の系切替方式 | |
| JPS58182359A (ja) | 電子交換機の自律系切替方式 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPS60252903A (ja) | 階層分散システムのｎ：１バツクアツプシステム | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPS5850372B2 (ja) | デ−タ集配信処理システム | |
| JPH0653944A (ja) | 回線切替制御方式 | |
| JPH0636519B2 (ja) | 二重化制御方式 | |
| JPH0126215B2 (ja) | ||
| JPS62256161A (ja) | 予備装置切換制御方式 | |
| JPS62219050A (ja) | 二重化端末制御装置の構成変更方法 | |
| JPH0327923B2 (ja) | ||
| JPS61122759A (ja) | 監視機能ネツトをもつ情報処理システム |