JPH09114507A

JPH09114507A - プログラマブルロジックコントローラの二重化装置

Info

Publication number: JPH09114507A
Application number: JP7296183A
Authority: JP
Inventors: Yasushi Nakasone; 康中曾根
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 1995-10-19
Filing date: 1995-10-19
Publication date: 1997-05-02

Abstract

(57)【要約】【課題】ユーザプログラムの実行や実行結果の多数決判
定という機能の割り当てが限定しているため、前記ＰＬ
Ｃの１台ないし２台が故障等により不能となった場合
は、残りの装置で稼動を続けることが可能であっても、
多数決判定装置が不能となつた場合は稼動を続けること
ができなくなる恐れ等がある。【解決手段】３台のＰＬＣ各々に電源を備え、３台のう
ち２台は、二重化の対象となるＰＬＣとして限定し、２
体のどちらからでも、共通のＩ／Ｏ装置を直接制御可能
とし、３台のいずれもが多数決判定の対象となるＰＬＣ
とする。通常時は、予め決められた１台のＰＬＣが多数
決判定の担当として自分のユーザプログラム実行結果と
他の２台のＰＬＣのユーザプログラム実行結果に基いて
判定を行うが、障害発生時には、その状況に応じて多数
決判定の担当が切換わるよう構成したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルロック
コントローラ（以下ＰＬＣと呼称する）の二重装置に係
り、特に共通のＩ／Ｏ装置を制御対象とするＰＬＣを二
重化し、高信頼性と高稼動率を有するシステムの実現に
寄与するものである。

【０００２】

【従来の技術】従来より、システムコントローラとして
のＰＬＣを高信頼化するために、複数のＰＬＣに同一の
ユーザプログラムを実行させ、別の多数決判定装置が実
行結果の一致性を多数決により判定し、これに基き共通
のＩ／Ｏ装置に対して制御を行う例があり、電源につい
ても高信頼化するために複数の電源出力を並列にして前
記複数のＰＬＣおよび多数決判定装置に供給する例があ
る。

【０００３】

【発明が解決しようとする課題】複数のＰＬＣに同一の
ユーザプログラムを実行させ、別の多数決判定装置が実
行結果を判定し、Ｉ／Ｏ装置を制御する例では、ユーザ
プログラムの実行や実行結果の多数決判定という機能の
割り当てが限定しているため、前記ＰＬＣの１台ないし
２台が故障等により不能となった場合は、残りの装置で
稼動を続けることが可能であっても、多数決判定装置が
不能となつた場合は稼動を続けることができなくなる恐
れがある。また電源の出力を並列にして信頼性を高めて
も、前記複数のＰＬＣおよび多数決判定装置を一緒にし
て、電力を供給する例では、電源そのものに供給する交
流電力が不良の場合に、全ての機能が不能となる可能性
が高い。

【０００４】

【課題を解決するための手段】前述の問題点を解決する
ため、３台のＰＬＣ各々に電源を備え、３台のうち２台
は、二重化の対象となるＰＬＣとして限定し、２体のど
ちらからでも、共通のＩ／Ｏ装置を直接制御可能とし、
３台のいずれもが多数決判定の対象となるＰＬＣとす
る。通常時は、予め決められた１台のＰＬＣが多数決判
定の担当として自分のユーザプログラム実行結果と他の
２台のＰＬＣのユーザプログラム実行結果に基いて判定
を行うが、障害発生時には、その状況に応じて多数決判
定の担当が切換わるようにする。

【０００５】上述の目的を達成するため、本発明に係る
ＰＬＣの二重化装置は、通信モジュールと、Ｉ／Ｏイン
ターフェイスと、電源とを備えた二重化の対象となる２
台のＰＬＣ１，２と、通信モジュールと、電源とを備
え、前記２台のＰＬＣと共に多数決判定の対象となるＰ
ＬＣ３と、Ｉ／Ｏインターフェイスと電源とを備えたＩ
／Ｏ装置と、前記３台のＰＬＣ１，２，３の通信モジュ
ールを環状に接続する二線構造の光伝送路６と、前記二
重化の対象となる２台のＰＬＣ１，２のＩ／Ｏインター
フェイスの間に、前記Ｉ／Ｏ装置４のＩ／Ｏインターフ
ェイスを挿入するように接続するＩ／Ｏバスとによって
構成される。

【０００６】３台のＰＬＣ１，２，３は光伝送路による
３局二重系の通信手段を確立し、通常のデータのやりと
りを行う他、相互監視により障害発生時の解列処理や障
害復旧時の複列処理を行うことができ、ＰＬＣ１または
２のどちらからでもＩ／Ｏ装置４の直列制御を行うこと
ができることから、前述の目的を達成することができ
る。

【０００７】尚、前記Ｉ／Ｏ装置４は、複数のＩ／Ｏ装
置と前記Ｉ／Ｏバスとによって増設できることと、ＰＬ
Ｃ１または２のどちらからでも直接制御を行うことがで
きるために、各々のＰＬＣ１および２のＩ／Ｏインター
フェイスにはＰＬＣによるＩ／Ｏ装置の制御権を調停お
よび監視する回路を設け、ＰＬＣ異常の際に、自動的に
正常なＰＬＣに制御権を譲渡することと、Ｉ／Ｏ装置４
のＩ／Ｏインターフェイスには、各々のＰＬＣの制御側
を判別する方向判別回路と、自己のＩ／Ｏ装置に設定さ
れている識別番号（以降ＩＤという）と自己の動作可能
状態とを符号化したデータを制御側のＰＬＣに出力する
回路とを設ける。各々のＰＬＣ１および２のＩ／Ｏイン
ターフェイスには、前記データの有効性と許容台数超の
Ｉ／Ｏ装置４が接続されているかどうかを判定し、判定
情報を前記データに付加する判定回路を設け、制御側の
ＰＬＣがＩ／Ｏ装置の設定と状態を予めチェックできる
ようにしたことにある。

【０００８】

【作用】その作用は下記のごとくである。３台のＰＬＣ
１，２，３の通信モジュールと、光伝送路６とによる環
状構成は、３局二重系の通信手段を確立し、常時相互監
視を行い、障害発生時の解列処理や障害複旧時の複列処
理を行うことがてきることから、ＰＬＣ１，２，３の運
転局、監視局としての役割分担を動的に切換えることが
できる。ユーザプログラムの実行の際は、運転局によ
り、Ｉ／Ｏ装置４から入力データを収集し、他の監視局
に送付し、３台で同期してユーザプログラムを実行し、
運転局が実行結果を収集し、多数決判定を行って、判定
により出力データをＰＬＣ１または２よりＩ／Ｏ装置４
に出力する。

【０００９】ＰＬＣ１，２のＩ／Ｏインターフェイス
は、ユーザプログラムの実行に先立って、ＰＬＣ１また
は２のＩ／Ｏ装置制御権を調停して、一方のＰＬＣの制
御権を許可として、他方は禁止とすると共に、自他を監
視し、制御権を得ているＰＬＣが異常の際は、これを検
出して他方のＰＬＣに自動的に譲渡する。Ｉ／Ｏ装置４
のＩ／Ｏインターフェイスは、Ｉ／Ｏ装置制御権を得た
ＰＬＣインターフェイスがどちらのＩ／Ｏバス５に接続
されているかを方向判別回路で判別し、自己のＩ／Ｏ装
置に設定されているＩＤと自己の動作可能状態とを符号
化したデータを、前記方向判別回路の判別によりＩ／Ｏ
装置制御権を得ているＰＬＣ側のＩ／Ｏバスに周期的に
出力する。

【００１０】一方Ｉ／Ｏ装置制御権を得ているＰＬＣの
Ｉ／Ｏインターフェイスは、前記データを入力し、判定
回路によってデータが有効であるかどうか、有効であっ
ても、許容接続台数を越えるＩ／Ｏ装置があるかどうか
を判定した判定情報を前記データに付加する。Ｉ／Ｏ装
置制御権を得ているＰＬＣは、前記データをチェック
し、Ｉ／Ｏ装置の設定と状態から、Ｉ／Ｏ装置の制御上
支障がないか、ユーザプログラムのＩ／Ｏ割付情報との
整合性がとれているかを確認し、問題がなければユーザ
プログラムの実行を行ってよく、問題があれば、Ｉ／Ｏ
装置制御権をもう一方のＰＬＣに譲渡して、再確認する
余地がある。尚、Ｉ／Ｏ装置制御権の譲渡は、ＰＬＣの
システムプログラムで常時行え、権利を得ている間は、
前記データが自動的に得られるので、常時監視すること
も可能である。また、ＰＬＣ１または２のどちらか一方
およびＰＬＣ３の電力が供給されていなくても、Ｉ／Ｏ
装置４の制御に支障のないことはもちろんである。

【００１１】

【実施例】図１は本発明の一実施例のＰＬＣを二重化す
る装置の最小構成を示すブロック図である。図１におい
て、ＰＬＣ１および２は二重化の対象となり、尚且つＩ
／Ｏ装置４の制御機能を有するＰＬＣで、各々中央演算
処理を行うＣＰＵ11または21と、他のＰＬＣと通信モジ
ュール12または22と後述のＩ／Ｏ装置４を制御するため
のＩ／Ｏインターフェイス13または23と、電源14または
24とで構成され、並列バスにより、バックプレーン15ま
たは25を経由して結合される。ＰＬＣ３は、前記ＰＬＣ
１およびＰＬＣ２と共に、多数決判定の対象となるＰＬ
Ｃで、ＣＰＵ31と、通信モジュール32と、電源33とで構
成され、並列バスにより、バックプレーン34を経由して
結合される。尚、ＰＬＣ１，２，３，を構成するＣＰ
Ｕ、通信モジュール、Ｉ／Ｏインターフェイス、電源お
よびバックプレーンはいずれも同じである。

【００１２】前記ＰＬＣ１，２および３の通信モジュー
ル12，22および32は２線構造の光伝送路６によって環状
に接続される。Ｉ／Ｏ装置４は、前記ＰＬＣ１もしくは
２によって制御を受ける対象であり、Ｉ／Ｏインターフ
ェイス41とＩ／Ｏモジュール群42と電源43とで構成さ
れ、並列バスでバックプレーン45を経由して結合され
る。Ｉ／Ｏモジュール群42は、１〜９個の独立したＩ／
Ｏモジュールで構成される。前記Ｉ／Ｏ装置４のＩ／Ｏ
インターフェイス41は、前記ＰＬＣ１のＩ／Ｏインター
フェイス13とＰＬＣ２のＩ／Ｏインターフェイス23との
間となるように２本のＩ／Ｏバス５によって接続され
る。なお、Ｉ／Ｏバス５は、複数の２線式平衡伝送線路
の集合ケーブルとして実現する。

【００１３】図２は、前記二重化の対象となるＰＬＣ１
または２によって、より多数のＩ／Ｏモジュールの制御
を行うために、Ｎ台のＩ／Ｏ装置４を接続する他の実施
例を示すブロック図であり、３台のＩ／Ｏ装置をＰＬＣ
１と２との間に接続した例である。

【００１４】図３は前記ＰＬＣ１まては２を構成するＩ
／Ｏインターフェイス13または23について詳しく示した
ブロック図である。図３において、Ｉ／Ｏインターフェ
イス13または23は、バックプレーン15または25に接続す
るためのコネクタ 101と、Ｉ／Ｏバス５を接続するため
のコネクタ102と、ＣＰＵ11または21からのＩ／Ｏ装置
制御要求を保持し、リセット信号もしくはシャットダウ
ン信号によって強制的に保持を解除できるＩ／Ｏ装置制
御要求ラッチ回路 121と、Ｉ／Ｏバス５のＩ／Ｏ装置制
御状態信号を監視し、前記Ｉ／Ｏ装置制御要求との先着
優先を判定してＩ／Ｏ装置制御権を許可／不許可を決定
する調停回路12と、Ｉ／Ｏ装置制御権確認回路 125と、
Ｉ／Ｏ装置制御権の許可によって前記Ｉ／Ｏ装置制御状
態信号を活性し保持するＩ／Ｏ装置制御権出力回路 128
およびＩ／Ｏ装置制御状態監視入力回路 129と、Ｉ／Ｏ
装置制御権の許可によってＩ／Ｏバス５に出力する基準
クロック出力回路 126および方向判別用クロック出力回
路 127と、Ｉ／Ｏ装置制御権の許可によってＩ／Ｏ装置
の許可接続台数Ｎ＋１だけのＩ／Ｏ装置ＩＤを、周期的
に収集するシフトレジスタ制御信号出力回路 130および
Ｉ／Ｏ装置ＩＤ入力回路 131およびシフトレジスタ 132
と、前記シフトレジスタ 132の入力端側にあってＩ／Ｏ
装置ＩＤ１台分の並列出力を監視し、ＣＰＵ11または21
が並列バス経由で、シフトレジスタ 132のデータを読出
した際に、データの妥当性もしくは許容接続台数Ｍを越
えるＩ／Ｏ装置の有無を判定情報としてデータに付加す
る判定回路 133と、バックプレーン15または25のアドレ
スバスおよび制御信号を監視し、制御対象が、Ｉ／Ｏイ
ンターフェイスもしくはＩ／Ｏ装置であることを検出
し、Ｉ／Ｏ装置が対象で、前記Ｉ／Ｏ装置制御権が許可
されている場合に、Ｉ／Ｏ装置とＩ／Ｏバス経由で並列
データをやりとりするためのアドレスデコード回路 11
1、タイミング発生回路 112、制御信号入出力回路 11
3、アドレス／データ信号出力回路 114、データ信号入
力回路115によって構成される。

【００１５】図４は前記Ｉ／Ｏ装置４を構成するＩ／Ｏ
インターフェイス41について詳しく示すブロック図であ
る。Ｉ／０インターフェイス41は、２方向からのＩ／Ｏ
バス５を接続するためのコネクタ 201および 202と、バ
ックプレーン44に接続するためのコネクタ 203と、Ｉ／
Ｏバス５からの基本クロックを入力し、内部に取り込む
基準クロック入力回路 221と、取り込まれた基準クロッ
クを検出する基準クロック検出回路 237と、２方向のＩ
／Ｏバス５からの方向判別用クロックを検出し、方向性
を判別して、方向判別用クロックのＩ／Ｏバスに対する
出力方向と、Ｉ／Ｏ装置ＩＤのＩ／Ｏバスに対する入力
方向および出力方向とを決定する方向判別用クロック入
力回路222および 224および方向判別回路 226と、方向
判別回路 226の決定に従って前記方向判別用クロック入
力回路 222または 224の出力を一方のＩ／Ｏバス５に中
継出力する方向判別用クロック出力回路 223および 225
と、前記方向判別回路226の決定に従ってＩ／Ｏ装置Ｉ
ＤをＩ／Ｏバスから入力し、後述べのシフトレジスタ 2
36に伝達するＩ／Ｏ装置ＩＤ入力回路 233および２３５
と、前記決定に従って後述のシフトレジスタ 236から出
力するＩ／Ｏ装置ＩＤを一方のＩ／Ｏバス５に出力する
Ｉ／Ｏ装置ＩＤ出力回路 232，および 234と、Ｉ／Ｏ装
置ＩＤ設定器 238に設定され２進コード化されたＩＤお
よび前記基準クロック検出回路 237に基く動作可能ステ
ータスを、Ｉ／Ｏバスからの基準クロックおよびシフト
レジスタ制御信号に従って入力し、前記Ｉ／Ｏ装置ＩＤ
入力回路 233または 235より伝達されたＩ／Ｏ装置ＩＤ
のデータ列の直前に挿入し、前記Ｉ／Ｏ装置ＩＤ出力回
路 232および 234にシフト出力するシフトレジスタ 236
と、Ｉ／Ｏバス５からシフトレジスタ制御信号を入力す
るシストレジスタ制御信号入力回路 231と、バックプレ
ーン44から電力を供給されている間、前記方向判別回路
226およびシフトレジスタ23をコネクタ 201と 202との
間に挿入し、電力を供給されていない間は、コネクタ 2
01と 202との間に短絡線を挿入する切換器 227と、前記
基準クロック検出回路 237により、基準クロックが検出
されている間動作可能となり、Ｉ／Ｏバス５とバックプ
レーン44との間で制御信号，アドレス信号，データ信号
を中継する制御信号出力回路 211、制御回路 212、アド
レス／データ信号入力回路 213、アドレスラッチ回路 2
14、データ信号出力回路 215、データバッファ回路 216
によって構成される。尚、前記コネクタ 201および20に
おいて、方向判別クロックとＩ／Ｏ装置ＩＤの２信号を
除く他の信号は、コネクタ間で直接接続されている。特
にＩ／Ｏ装置制御状態信号は、コネクタ間で直接接続さ
れているのみである。

【００１６】次に図１または図２の構成によるＰＬＣの
二重化装置の動作を図５〜図11のフローチャート図を参
照して説明する。尚、説明の中で、通信モジュール12，
22および32と光伝送路６による環状構成において行う通
信の手段と動作についての説明は複雑多岐に渡るので省
略し、通信手段という表現にとどめる。初めに電源の投
入からＩ／Ｏ装置の制御が可能になるまでについて説明
する。ＰＬＣ１，２，３およびＩ／Ｏ装置４は、各々個
別の電源14，24，33，43を持っているため、そのほとん
どにおいて交流電力の投入タイミング、電源14，24，3
3，43による直流電力の確立およびリセット信号解除の
タイミングは多少の時間差を有する。ＰＬＣ１および２
のＩ／Ｏインターフェイス13および23は、各々Ｉ／Ｏ装
置制御要求がリセットされているため、調停回路 124は
Ｉ／Ｏ装置制御権を禁止状態に保つ。この時Ｉ／Ｏバス
５への出力信号は全て高インピーダンス状態となる。ま
た禁止の時、Ｉ／Ｏ装置制御状態信号監視入力回路 129
のみ動作を許可され、同信号を監視し、調停回路 124に
伝達する。

【００１７】一方、Ｉ／Ｏ装置４のＩ／Ｏインターフェ
イス41の４対の切換器227 は、電源43からの直流電力の
供給により、各々反対側に切換わり、前述の方向判別回
路 226とシフトレジスタ 236とを各々コネクタ 201と 2
02との間に挿入する。尚電源投入時の切換タイミングは
リセット信号が解除すなわち非活性となるタイミングの
前となり、電源断時はリセット信号が活性となってから
後となる。以上を経て、図１あるいは図２のように１
台あるいはＮ台のＩ／Ｏ装置４をＩ／Ｏバス５で接続し
た構成において、方向判別用クロックとＩ／Ｏ装置ＩＤ
の２信号に関わる回路は連続した直列バス回路を確立す
る。

【００１８】一方、ＰＬＣ１，２，３のＣＰＵ11，21，
31は、各々リセット信号解除後、システムプログラムが
起動し、初期化処理と自己診断を行い、バックプレーン
15，25，34を介して、自己のＰＬＣの構成要素のＩＤを
調べ、通信モジュール12，22，32およびＩ／Ｏインター
フェイス13，23の存在から本発明に係る二重化構成のＰ
ＬＣであることを認識する。並行して通信モジュール1
2，22，32は、各々初期化処理と自己診断を行う。続い
て通信手段の確立を行い、各ＣＰＵ11，21，31にその完
了を通知する。尚、ここまでにおいて何ら障害なき場合
は、ＰＬＣ１は運転局、ＰＬＣ２およびＰＬＣ３は監視
局として処理を行う。もし障害ある場合、あるいは障害
から復帰した場合は、状況の変化に応じて予め決められ
た仕様に基いて役割が変わる。例えばＰＬＣ１の障害が
自他いずれかにより検出されると、ＰＬＣ２が運転局、
ＰＬＣ１および３が監視局となる。

【００１９】通信手段確立の完了通知を受けたＣＰＵ11
は運転局の処理として、通信手段を介してＣＰＵ21およ
び31の各々のＲＡＭに予め転送され、記憶されているユ
ーザプログラムのファイル情報を収集し、自己のユーザ
ファイル情報と照合チェックを行う。３つのファイル情
報の一致条件により、ＣＰＵ11はＩ／Ｏインターフェイ
ス13に対し、バックプレーン15を介してＩ／Ｏ装置制御
要求を出力し、Ｉ／Ｏ装置制御要求ラッチ回路 121に要
求状態を保持させる。保持した要求は調停回路 124に伝
達され、前述のＩ／Ｏ装置制御状態信号が非活性であれ
ば、調停回路 124はＩ／Ｏ装置制御権を禁止から許可に
する。Ｉ／Ｏインターフェイス13内部に分配する許可信
号は、Ｉ／Ｏ装置制御状態監視入力回路 129のみ動作禁
止とし、他の回路は動作可能とするが、分配するタイミ
ングは発振器 122に同期させる。まずＩ／Ｏ装置制御権
出力回路 128は、Ｉ／Ｏバス５のＩ／Ｏ装置制御状態信
号を活性化する。同信号は、１〜Ｎ台のＩ／Ｏ装置４の
Ｉ／Ｏインターフェイス41とＩ／Ｏバス５に中継伝達さ
れてＰＬＣ２のＩ／Ｏインターフェイス23に伝達され、
その調停回路 124がＩ／Ｏ装置制御権を禁止のまま許可
しないようにする。尚、Ｉ／Ｏインターフェイス13のＩ
／Ｏ装置制御権出力回路 128が活性化したＩ／Ｏ装置制
御状態信号が、Ｉ／Ｏ装置制御状態監視入力回路 129に
直接接続されているが、同回路が前述のように動作禁止
であり、調停回路 124では、非活性と同じ論理条件を満
足するので、Ｉ／Ｏ装置制御権の許可が保持するように
作用する。

【００２０】ＣＰＵ11はＩ／Ｏインターフェイス13への
前記Ｉ／Ｏ装置制御要求の出力後、Ｉ／Ｏ装置制御権確
認回路 125の状態を監視し、規定時間内にＩ／Ｏ装置制
御権許可フラブがセットされれば、次の正常時処理に移
行する。運転局としてＩ／Ｏ装置制御権を得たＰＬＣ１
のＣＰＵ11は、通信手段を介して、二重化の対象であり
監視局であるＰＬＣ２のＣＰＵ21に対して、同制御権を
得たことを通知する。ＣＰＵ21は通知を通信手段から受
けると、Ｉ／Ｏインターフェイス23に対し、バックプレ
ーン25を介してＩ／Ｏ装置制御要求を出力し、Ｉ／Ｏ装
置制御要求ラッチ回路 121に要求状態を保持させる。保
持した要求は調停回路 124に伝達されるが、これに先立
ち、前述のようにＩ／Ｏバス５からのＩ／Ｏ装置制御状
態信号の活性状態が入力され、調停回路 124はＩ／Ｏ装
置制御権を禁止のままとする。

【００２１】この場合、ＣＰＵ21のＩ／Ｏ装置制御要求
は保持されているので、前記Ｉ／Ｏ装置制御状態信号が
活性状態から非活性状態に転移するのを調停回路 124が
検出すれば、Ｉ／Ｏ装置制御権が禁止から許可へと切り
換わり、自動的に権利が譲渡されることを意味する。尚
Ｉ／Ｏ装置制御状態信号が非活性状態に転移する条件
は、Ｉ／Ｏ装置制御権を得ているＣＰＵが、障害を認識し
て、Ｉ／Ｏ装置制御要求を取り下げた。同ＣＰＵが何らかの原因で動作が停滞し、ウォッチド
ッグタイマがバックプレーンにシャットダウン信号を出
力した。同ＣＰＵに電力を供給する電源が、故障または停電し
たことによりバックプレーンにリセット信号を出力し
た。などである。

【００２２】Ｉ／Ｏ装置制御権が許可となったＩ／Ｏイ
ンターフェイス13は、前述のようにＩ／Ｏバス５のＩ／
Ｏ装置制御状態信号を活性化すると共に、基準クロッ
ク、方向判別用クロックおよび、シフトレジスタ制御信
号の３つを出力する。これら３つの信号は、Ｉ／Ｏバス
５に接続されている１〜Ｎ台のＩ／Ｏ装置のＩＤを直列
バスを介して、Ｉ／Ｏ装置制御権が許可となっているＩ
／Ｏインターフェイスへ周期的に自動転送するために使
用される。３つの信号は分周回路 123にて発振器の定周
期パルスを分周して得るが、基準クロックと方向判別用
クロックは、同一分周パルスでよいが、回路およびＩ／
Ｏバスの交流特性の許容範囲に収め、さらにシフトレジ
スタ制御信号の分周比は、Ｉ／Ｏ装置の許容接続台数Ｎ
と、Ｎを２進符号化した所要ビット数ｂ、同時に転送す
る付加情報のビット数ａで決まる。尚、前述のように本
実施例では、Ｎ＋１台分のＩＤに相当しいビット数のシ
フトレジスタ 132を使用するため、分周比を２（Ｎ＋
１）・（ｂ＋ａ）としいる。

【００２３】Ｉ／Ｏ装置のＩＤを転送する主目的は、図
２のような複数のＩ／Ｏ装置が接続された例において、
ＩＤの重複設定をいち早く検出して並列バスによるＩ／
Ｏモジュールの制御を回避し、思わぬ事故や故障の発生
を未然に防ぐことにある。したがってＩＤの転送は直列
バスを介して行われる。一方Ｉ／Ｏ装置４のＩ／Ｏイン
ターフェイス41では、前記着順クロック、方向判別用ク
ロックおよびシフトレジスタ制御信号の３つを受け、次
のように動作する。

【００２４】基準クロックは、同入力回路 221を経て、
シフトレジスタ 236と、基準クロックの検出結果は各回
路を動作可能とし、バックプレーン44のシャットダウン
信号を解除する。方向判別用クロックは、ここではＰＬ
Ｃ１から続くＩ／Ｏバス５が接続されているコネクタ
（例えば 201）より入力され、すでに切換わっている切
換器（ 227）と方向判別用クロック入力回路（ 222）を
経て、方向判別回路（ 226）に伝達される。この時もう
一方の方向判別用クロック入力回路（ 224）からの信号
変化はないので、方向判別回路（ 226）は、方向判別用
クロック出力回路（ 225）、Ｉ／Ｏ装置ＩＤ出力回路
（ 232）、Ｉ／Ｏ装置ＩＤ入力回路（ 235）の３回路を
許可する。これにより、方向判別用クロックが回路の伝
達遅延時間をもってコネクタ（ 202）よりＰＬＣ２へ続
くＩ／Ｏバス５に出力される。複数のＩ／Ｏ装置４が接
続されている場合は、同様にして連鎖的に伝達されてい
く。

【００２５】シフトレジスタ制御信号は、前述のように
基準クロックの２（Ｎ＋１）・（ｂ＋ａ）倍の周期であ
り、シフトレジスタ制御信号入力回路（ 231）を経てシ
フトレジスタ（ 236）に伝達される。その周期の前半期
間においては、Ｉ／Ｏ装置ＩＤ設定器（ 238）に設定し
たＩＤの２進化符号データおよび前記基準クロック検出
回路（ 237）による検出フラグを並列入力し、周期の後
半期間においては、並列入力データを基準クロックに同
期させてシフトする。この時、方向判別回路により許可
されているＩ／Ｏ装置ＩＤ入力回路（ 235）よりシフト
入力される直列データの直前に挿入され、Ｉ／Ｏ装置Ｉ
Ｄ出力回路（ 232）よりシフト出力される。尚、Ｉ／Ｏ
装置４の接続台数ｎが許容接続台数Ｎに対してｎ≦Ｎで
あるとすると、シフトされる全直列データ（Ｎ＋１）・
（ｂ＋ａ）ビットのうち後ろ側の連続する（Ｎ−ｎ）・
（ｂ＋ａ）ビットには、論理”０”が挿入され、ｎ＜Ｎ
であるとすると後ろ側の（ｂ＋ａ）ビットのいずれかに
論理”１”が挿入される。

【００２６】以上のＩ／Ｏ装置ＩＤの転送は、前記Ｉ／
Ｏ装置制御権が許可されている間、シフトレジスタ制御
信号の周期に合せて繰返される。尚、任意のＩ／Ｏ装置
４において、Ｉ／Ｏインターフェイス41のコネクタ（ 2
01）および（ 202）に接続するＩ／Ｏバス５の関係が逆
であっても、転送されるＩ／Ｏ装置ＩＤの内容は変わら
ず、制御に影響しない。Ｉ／Ｏインターフェイス13で
は、前述のシフトレジスタ制御信号に同期して、その周
期の前半期間においては、基準クロックによるシフト動
作を行わず内部データを保持し、周期の後半期間におい
ては、Ｉ／Ｏ装置４のＩ／Ｏインターフェイス41から転
送されるＩ／Ｏ装置ＩＤの直列データ（Ｎ＋１）・（ｂ
＋ａ）ビットを基準クロックによりシフト入力する。し
たがって、Ｉ／Ｏバス５による接続上最も近いＩ／Ｏ装
置のＩＤデータ列が、Ｎ＋１台分のシフトレジスタ（ 1
32）の奥まで詰めた状態でシフト入力を完了し、次の周
期の前半期間の間は保持される。尚、Ｉ／Ｏ装置で電力
を供給されていないものについては、前述の切換器（ 2
27）の作用によって、短絡線が挿入されるので、そのＩ
／Ｏ装置のＩＤは挿入されず、後ろに続くＩ／Ｏ装置の
ＩＤが短絡線経由で転送される。

【００２７】ＣＰＵはシフトレジスタ（ 132）の内容の
並列出力を、前述のシフトレジスタ制御信号の周期とは
非同期に読出すので、シフト中の無意味なデータを参照
した場合には、無視するようにＣＰＵに通知する必要が
ある。また、許容接続台数Ｎを越えるＩ／Ｏ装置が接続
された場合には、ＩＤの設定が重複している可能性が高
く、前述の事故に至る恐れがあるので簡単にチェックす
る必要がある。以上を踏まえ、シフトレジスタ（ 132）
の容量をＮ＋１とし、もしＮ＋１台以上のＩ／Ｏ装置が
あり、電力が供給されていれば、シフトレジスタの入力
端側１台分のデータは、シフト完了時に近い方からＮ＋
１番目のＩ／Ｏ装置のＩＤである筈であり、このＩＤデ
ータのうち少なくとも動作可能ステータスは基準クロッ
ク検出回路（ 237）により論理”１”になっている筈で
あるから、図３の論理回路による判定回路（ 133）にて
簡単にチェックできるようにする。尚この判定回路はシ
フト期間では、ビット数（ｂ＋ａ）の”00・・・00”
を、シフト完了期間（保持期間）では”11・・・11”を
生成し、Ｎ＋１台のＩ／Ｏ装置が接続されていることを
検出した場合は、保持期間において”10・・・10”のよ
うに”１”と”０”を交互に並べたものを生成し、ＣＰ
Ｕが読出す（Ｎ＋１）・（ｂ＋ａ）ビットの並列データ
のうち末尾（ｂ＋ａ）ビットの部分を判定領域として前
記生成データを付加する。

【００２８】ＣＰＵ11はＩ／Ｏインターフェイス13の前
記シフトレジスタ（ 132）を読込み、前記判定領域が”
00・・・00”であればシフト中とみなして再試行す
る。”11・・・11”となれば、シフト完了とみなし、判
定領域除いた残りのビット列をＮ個のフレームに分割す
る。各フレームのうち、前記動作可能ステータスが”
１”となっているフレームの残りのビット列が、電力を
供給されており尚且つＣＰＵによる制御を待機している
Ｉ／Ｏ装置のＩＤを表す２進符号である。ＣＰＵ11はこ
れらＩＤが１〜Ｎのいずれかで重複がなく、さらに各Ｐ
ＬＣ１，２，３での一致が確認されたユーザプログラム
のＩ／Ｏ割付情報と照合し、一致することを確認する。
もし、前述の判定領域が”1010・・・”であることが確
実の場合は、Ｎ＋１台以上のＩ／Ｏ装置が接続されてい
るので、Ｉ／Ｏ装置の制御に移行せず、作業者に対して
エラーを通知し、不要なＩ／Ｏ装置の切り放しを促す。
Ｉ／Ｏ装置ＩＤのＩ／Ｏ割付情報に対する整合性が得ら
れたことによってＣＰＵ11はＩ／Ｏ装置に対して並列バ
スによるデータのやり取りを行っても良いことになる。

【００２９】次にＣＰＵ11は、接続される各Ｉ／Ｏ装置
４のＩＤに該当するアドレスを指定してＩ／Ｏインター
フェイス41上のループバックレジスタの書き読みテスト
を行い、データの一致性を確認する。続いてバックプレ
ーン44上のＩ／Ｏモジュールの構成と、構成するＩ／Ｏ
モジュールのＩＤとをそれぞれアドレスを指定して読込
んで、前記Ｉ／Ｏ割付情報との整合性を確認する。さら
に、各Ｉ／Ｏモジュール毎に、ループバックテストによ
る診断を行い、データの一致性を確認する。

【００３０】以上ＣＰＵ11がＩ／Ｏインターフェイス13
に対してＩ／Ｏ装置制御要求を行ってから後に、ＣＰＵ
11が行う様々な確認条件について、何ら支障がなけれ
ば、このままユーザプログラム運転のフェーズに移行す
る。支障があった場合、前述の許容接続台数を越えてい
る例のように作業者に委ねる必要のあるものでなけれ
ば、ＣＰＵ11は、一旦Ｉ／Ｏ装置制御要求を取り下げ、
通信手段を介してＰＬＣ２のＣＰＵ21に、Ｉ／Ｏ装置制
御権の放棄ならびに運転局放棄を通知し、新たにＰＬＣ
２が運転局として、ＣＰＵ21がＩ／Ｏ装置制御要求以降
の処理を行う。Ｉ／Ｏ装置制御権の譲渡における回路の
動作は前述してある。ＣＰＵ21の処理により何ら支障な
ければ、ＣＰＵ21によりユーザプログラム運転のフェー
ズに移行し、同様な支障がある場合は、Ｉ／Ｏ装置制御
上問題ありとみなし、ユーザプログラム運転は回避す
る。

【００３１】次にユーザプログラム運転について説明す
る。ユーザプログラムはラダー形式あるいはデータフロ
ー形式で記述されたもので、ユーザが設定した定周期ス
キャンサイクルの中の決められたタイミングで起動し、
プログラムの末端まで演算実行することとする。尚、演
算に使用される入力データは、各スキャンサイクルの始
まりでＩ／Ｏ装置が入力リフレッシュし、演算結果によ
って得られる出力データは各スキャンサイクルの終端に
てＩ／Ｏ装置に出力リフレッシュするものとする。

【００３２】本発明に係る図１または図２のプログラマ
ブルロジックコントローラの二重化装置の構成において
は、運転局となったＰＬＣが通信手段を介して、他の監
視局と同期を図りながらユーザプログラムを実行する。
通常の例では、ＰＬＣ１が運転局、ＰＬＣ２とＰＬＣ３
が監視局となり、ＣＰＵ11がＩ／Ｏ装置制御権を前述の
フェーズによって獲得し、ＣＰＵ21はＩ／Ｏ装置制御要
求のみ出力している。ＣＰＵ11は、ユーザプログラム運
転移行時に、通信手段を介してＣＰＵ21および31にその
旨通知する。スキャンサイクルの始めにおいて、ＰＬＣ
１のＣＰＵ11、通信モジュール12はそれぞれ自己診断と
相互診断を行い、ＣＰＵ11はＩ／Ｏ装置４のＩ／Ｏイン
ターフェイス41のループバックテストも行う。並行して
ＰＬＣ２のＣＰＵ21、通信モジュール22ならびにＰＬＣ
３のＣＰＵ31、通信モジュール32も自己診断と相互診断
を行い、運転局ＰＬＣ１からの指令待ちとなる。

【００３３】次にＰＬＣ１のＣＰＵ11は、Ｉ／Ｏ装置４
のＩ／Ｏモジュール群42から入力リフレッシュを行い、
通信手段により入力データ、動作データ、実行指令をＣ
ＰＵ21および31に送付する。ＣＰＵ21および31は通信手
段によりＰＬＣ１の入力データを取込み、実行指令を受
けてユーザプログラムを実行する。並行してＣＰＵ11も
ユーザプログラムを実行する。ＣＰＵ11は実行終了後通
信手段を介してＣＰＵ21および31より演算結果と、動作
データを収集する。運転局であるＰＬＣ１のＣＰＵ11
は、収集されたＣＰＵ21と31の動作データをチェック
し、下記の選択肢に分岐する。ＣＰＵ21，31とも正常ならば３局多数決判定、ＣＰＵ21または31が正常ならば２局一致不一致判定、ＣＰＵ21，31とも異常ならば自局単独運転、分岐先の診断基準より２局分ずつ行う比較判定の組合せ
と順序が決めてあり、演算結果を比較して一致・不一致
の判定により、正当性の高い演算結果による出力データ
を、ＰＬＣ１もしくはＰＬＣ２のどちらからＩ／Ｏ装置
４のＩ／Ｏモジュール群42へ出力リフレッシュを行う
か、あるいは、出力を回避するかを決定する。そして前
記決定に応じて、運転局の譲渡およびＩ／Ｏ装置制御権
の譲渡を行い、Ｉ／Ｏ装置４のＩ／Ｏモジュール群42へ
の出力リフレッシュを行って、１回のスキャンサイクル
を完了する。

【００３４】尚、前述の例は、一例に過ぎないが、本発
明に係るプログラマブルロジックコントローラの二重化
装置では、ＰＬＣを構成するＣＰＵおよび通信モジュー
ル各々の自己診断・相互診断ならびに通信手段を介した
他局ＰＬＣの診断、Ｉ／Ｏインターフェイスによる診断
等により、自他の異常や障害の発生、程度およびそれら
からの回復を監視できるため、様々な対応により高い信
頼性と稼動率を有するシステムを実現することができ
る。

【００３５】

【発明の効果】本発明に係るＰＬＣの二重化装置では、
構成する各ＰＬＣおよびＩ／Ｏ装置に電源を備え、二重
化の対象となる２台のＰＬＣのどちらからも、共通のＩ
／Ｏ装置を直接制御可能とし、各ＰＬＣが通信手段によ
りデータのやりとりと相互監視を行えること、以上の３
点により、各ＰＬＣの役割を限定せず異常時に交代でき
るようにしたことにより、より稼動率の高いシステムを
実現することができる。また作業者の行うＩ／Ｏ装置の
接続や設定に対する誤りを判定可能としたことにより、
思いもよらぬ事故の発生を未然に防ぐことができる。

【図面の簡単な説明】

【図１】図１は本発明のＰＬＣの二重化装置の一実施例
の最小構成を示すブロック図である。

【図２】図２は本発明のＰＬＣの二重化装置の他の実施
例のＩ／Ｏ装置を増設する構成を示すブロック図であ
る。

【図３】図３は本発明のＰＬＣの二重化装置の一実施例
のうち、二重化の対象となるＰＬＣを構成するＩ／Ｏイ
ンターフェイスを詳細に示すブロック図である。

【図４】図４は本発明のＰＬＣの二重化装置の一実施例
のうち、Ｉ／Ｏ装置を構成するＩ／Ｏインターフェイス
を詳細に示すブロック図である。

【図５】図５は図３の判定回路の構成例を示す論理回路
図である。

【図６】図６はフローチャート図である。

【図７】図７はフローチャート図である。

【図８】図８はフローチャート図である。

【図９】図９はフローチャート図である。

【図10】図10はフローチャート図である。

【図11】図11はフローチャート図である。

【図12】図12はフローチャート図である。

【符号の説明】

１ＰＬＣ２ＰＬＣ３ＰＬＣ４Ｉ／Ｏ装置５Ｉ／Ｏバス６光伝送路 11 ＣＰＵ 21 ＣＰＵ 31 ＣＰＵ 12 通信モジュール 22 通信モジュール 32 通信モジュール 13 Ｉ／Ｏインターフェイス 23 Ｉ／Ｏインターフェイス 14 電源 24 電源 33 電源 43 電源 15 バックプレーン 25 バックプレーン 34 バックプレーン 44 バックプレーン 41 Ｉ／Ｏインターフェイス 42 Ｉ／Ｏモジュール群 101 コネクタ 102 コネクタ 111 アドレスデコード回路 112 タイミング発生回路 113 制御信号入出力回路 114 アドレス／データ信号出力回路 115 データ信号入力回路 121 Ｉ／Ｏ装置制御要求ラッチ回路 122 発振器 123 分周回路 124 調停回路 125 Ｉ／Ｏ装置制御権確認回路 126 基準クロック出力回路 127 方向判別用クロック出力回路 128 Ｉ／Ｏ装置制御権出力回路 129 Ｉ／Ｏ装置制御状態監視入力回路 130 シフトレジスタ制御信号出力回路 132 シフトレジスタ 133 判別回路 201 コネクタ 202 コネクタ 203 コネクタ 211 制御信号入出力回路 212 制御回路 213 アドレス／データ信号入力回路 214 アドレスラッチ回路 215 データ信号出力回路 216 データバッファ回路 221 基準クロック入力回路 222 方向判別用クロック入力回路 224 方向判別用クロック入力回路 223 方向判別用クロック出力回路 225 方向判別用クロック出力回路 226 方向判別回路 227 切換器 231 シフトレジスタ制御信号入力回路 232 Ｉ／Ｏ装置ＩＤ出力回路 234 Ｉ／Ｏ装置ＩＤ出力回路 233 Ｉ／Ｏ装置ＩＤ入力回路 235 Ｉ／Ｏ装置ＩＤ入力回路 236 シフトレジスタ 237 基準クロック検出回路 238 Ｉ／Ｏ装置ＩＤ設定器 301 被判定データ信号 302 シフトレジスタ制御信号 303 オープンドレインゲートまたはオープンコ
レクタゲート 304 判定情報データ信号

Claims

【特許請求の範囲】

【請求項１】共通のＩ／Ｏ装置を制御対象とするプロ
グラマブルロジックコントローラの二重化装置におい
て、通信モジュールとＩ／Ｏインターフェイスと電源と
を備えた二重化の対象となる２台のプログラマブルロジ
ックコントローラと、通信モジュールと電源とを備え前
記２台のプログラマブルロジックコントローラと共に多
数決判定の対象となるプログラマブルロジックコントロ
ーラと、Ｉ／Ｏインターフェイスと電源とを備えたＩ／
Ｏ装置と、前記３台のプログラマブルロジックコントロ
ーラの通信モジュールを環状に接続する２線構造の光伝
送路と、前記二重化の対象となる２台のプログラマブル
ロジックコントローラのＩ／Ｏインターフェイスの間
に、前記Ｉ／Ｏ装置のＩ／Ｏインターフェイスを挿入す
るように接続するＩ／Ｏバスとによって構成されること
を特徴とするプログラマブルロジックコントローラの二
重化装置。
【請求項２】前記Ｉ／Ｏ装置を、複数のＩ／Ｏ装置と
前記Ｉ／Ｏバスとによって増設できる請求項１記載のプ
ログラマブルロジックコントローラの二重化装置。
【請求項３】前記二重化の対象となる２台のプログラ
マブルロジックコントローラのＩ／Ｏインターフェイス
には、前記Ｉ／Ｏ装置の制御権を調停及び制御権を監視
する回路を設け、プログラマブルロジックコントローラ
異常の際に、自動的に正常なプログラマブルロジックコ
ントローラに制御権を譲渡する請求項１記載のプログラ
マブルロジックコントローラの二重化装置。
【請求項４】前記Ｉ／Ｏ装置のＩ／Ｏインターフェイ
スには、前記二重化の対象となる２台のプログラマブル
ロジックコントローラの制御側を判別する方向判別回路
と、自己のＩ／Ｏ装置に設定されている識別番号と自己
の動作可能状態とを符号化したデータを制御側のプログ
ラマブルロジックコントローラに出力する回路とを設
け、プログラマブルロジックコントローラのＩ／Ｏイン
ターフェイスには、前記データの有効性と許容台数超の
Ｉ／Ｏ装置が接続されているかどうかを判定し、判定情
報を前記データに付加する判定回路を設け、制御側のプ
ログラマブルロジックコントローラがＩ／Ｏ装置の設定
と状態をあらかじめチェックできるようにした請求項１
記載のプログラマブルロジックコントローラの二重化装
置。