JP2023004453A - 冗長化モジュール - Google Patents

Abstract

【課題】異なる建屋など離れた場所にあるＰＬＣ同士を光ＣＰＵリンクモジュールで接続しデータ共有する際の信頼性を向上させることにある。【解決手段】第１のプログラマブルロジックコントローラの第１の光ＣＰＵリンクモジュールと送信および受信をする第１の端子と、前記第１のプログラマブルロジックコントローラとは異なる第２のプログラマブルロジックコントローラと送信および受信をする第２の端子と、制御部とを有し、前記制御部は、前記第１の端子もしくは前記第２の端子からの信号に基づいて異常を検出し、異常を検出した場合に、第２の端子における信号の流れを制御する冗長化モジュール。【選択図】 図５

Description

本発明は、プログラマブルロジックコントローラ（以下ＰＬＣという）における冗長化モジュールに関する。

ＰＬＣは、離れたところにあるＣＰＵ同士を、光ＣＰＵリンクモジュールを介して接続し、データを共有することで遠隔監視・制御をすることができる。光ＣＰＵリンクモジュールはデータの送信方向が１方向の光ケーブルでループ状に接続されて一つのリンク系を構成している。

特許文献１では、通信ネットワークにより異なる階層関係にあるＰＬＣ間でデータを伝送する場合、ユーザに課せられた煩しい設定や転送命令の記述を不要とし、容易に扱えるような階層化方法を開示している。

特開平９－１３５２６０

既存の複数のＰＬＣネットワークで接続した設備では光ケーブルが１箇所でも断線した場合、もしくは光ＣＰＵリンクモジュールが１台でも故障した場合はリンク系全体が通信不能となる。ループが二重化されているモジュールや光回線の切り替えスイッチは市販されているが既存設備を活かした置き替えが出来るものはない。
また、稼働しているモジュールや既存設備の置き替えは敬遠される。

特許文献１では、光ケーブルが１箇所でも断線した場合、もしくは光ＣＰＵリンクモジュールが１台でも故障した場合におけるリンク系全体が通信不能になることを回避して信頼性を向上することについては、配慮されてはいない。さらに、特許文献１では、稼働しているモジュールや既存設備の置き替えをすることで上記した断線などを回避するために二重化や冗長化をして信頼性を向上することについて、配慮されてはいない。

本発明の目的は、異なる建屋など離れた場所にあるＰＬＣ同士を光ＣＰＵリンクモジュールで接続しデータ共有する際の信頼性を向上させることにある。

本発明は、第１のプログラマブルロジックコントローラの第１の光ＣＰＵリンクモジュールと送信および受信をする第１の端子と、
前記第１のプログラマブルロジックコントローラとは異なる第２のプログラマブルロジックコントローラと送信および受信をする第２の端子と、
制御部とを有し、
前記制御部は、
前記第１の端子もしくは前記第２の端子からの信号に基づいて異常を検出し、
異常を検出した場合に、第２の端子における信号の流れを制御する冗長化モジュールである。

本発明によれば、離れた場所にあるＰＬＣ同士を光ＣＰＵリンクモジュールで接続しデータ共有する際の信頼性を向上させることができる。

プログラマブルロジックコントローラのループ状通信リンクシステムを示す図。 比較例として光ＣＰＵリンクモジュールを用いたリンク系構成の一例を示す図。 実施例であるアドオン型光ＣＰＵリンク冗長化モジュール４を説明する図。 光ＣＰＵリンク冗長化モジュール４をアドオンさせた実装状態の一例を示す図。 アドオン型光ＣＰＵリンク冗長化モジュールの機能ブロックを示す図。 アドオン型光ＣＰＵリンク冗長化モジュールの処理フローを示す図。 正常時のプログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを示す図。 断線が発生した場合の、プログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを示す図。 光ＣＰＵリンクモジュールに故障が発生した場合の、プログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを示す図。

以下、本発明の一実施例を、図面を参照して説明する。

図１は、複数のＰＬＣ同士をネットワークで接続したプログラマブルロジックコントローラのループ状通信リンクシステムの一例である、本発明の前提となるシステム構成例を示す図である。図１のプログラマブルロジックコントローラのループ状通信リンクシステムの構成で、光ＣＰＵリンクを用いたデータ共有が実行される。

ＣＰＵリンクは離れた場所にあるＰＬＣ同士を接続し、ＣＰＵモジュール間でデータの共有を行うプログラマブルロジックコントローラのループ状通信リンクシステムである。図１では、ＰＬＣ１００は、複数から構成され、ＰＬＣ１００は、光ケーブルで接続される。複数のＰＬＣ１００は、それぞれモジュールとして、電源と、ＣＰＵモジュール２と光ＣＰＵリンクモジュール１を備え、図示しない機器を制御する。

ＣＰＵモジュール２は光ＣＰＵリンクモジュール１と入力モジュール３１および出力モジュール３２に対して定期的にメモリの読書き処理を行う。この処理をリフレッシュ処理１０１と称する。リフレッシュ処理１０１では入力モジュール３１に対しては、図示しない外部機器から取り込んだデータを記憶したメモリの読み出しを行う。出力モジュール３２に対しては図示しない外部機器へ出力するデータを記憶するメモリへの書き込みを行う。入力モジュール３１および出力モジュール３２を合わせてＩＯモジュールと呼ぶ。

光ＣＰＵリンクモジュール１は、入出力両方の機能を持つため、入力用のメモリの読み込み、出力用メモリへの書き込みの両方を行う。ＣＰＵモジュール２間でデータを共有させる際には、ＣＰＵモジュール２間を直接ケーブルで接続するのではなく、光ＣＰＵリンクモジュール１を光ケーブル５０で接続し、ＰＬＣのリフレッシュ処理１０１でＣＰＵモジュール２へデータを渡す。

図１に示す複数のＰＬＣは、例えば、それぞれを、製造工程の各工程の制御に割り当て、各工程における被加工物などのワークに関係するデータをＰＬＣ間で共有する場合に有効である。

光ＣＰＵリンクモジュール１は１つのＰＬＣに複数設置される場合があり、複数の光ＣＰＵリンクモジュール１は異なるＰＬＣ群とループ状に接続される。
光ＣＰＵリンクモジュール１には同軸ケーブルタイプと光ケーブルタイプがある。同軸ケーブルでは接続が困難な長距離の場合に光ケーブルタイプを用いることが多い。

いずれのタイプの光ＣＰＵリンクモジュール１もＰＬＣ１００の電源が供給されない場合には、受信したデータをそのまま次のモジュールへ送るバイパス回路を有するが、光ケーブルタイプは別置きのバックアップ電源が必要となる。

図２は、比較例として光ＣＰＵリンクモジュール１を用いたリンク系構成の一例を示す。一つのリンク系においては光ＣＰＵリンクモジュール１台に対してリフレッシュ処理１０１でデータを渡すＣＰＵモジュールが１台接続されるが、図２では省略している。

光ＣＰＵリンクモジュール１は前後の光ＣＰＵリンクモジュール１と光ケーブル５０各１本ずつで接続され、全体でループ状のリンク系を構成する。
このとき、それぞれの光ＣＰＵリンクモジュール１はステーションと称される。
一つのリンク系ではデータの送信方向が１方向固定であるため、１箇所でも断線が発生した場合、またステーションが１箇所でも機能不全となった場合は全体が通信不能となる。

図３は、実施例であるアドオン型光ＣＰＵリンク冗長化モジュール４を説明する図である。図３では、光ＣＰＵリンクモジュール１を用いたリンク系にアドオン型光ＣＰＵリンク冗長化モジュール４を追加した構成の一例を示す。

光ＣＰＵリンクモジュール1とアドオン型光ＣＰＵリンク冗長化モジュール４は、光ＣＰＵリンクモジュール1においての送信信号（TX）を送る光ＣＰＵリンクモジュールTX側光ケーブル５１と受信信号（RX）を受ける光ＣＰＵリンクモジュールRX側光ケーブル５２を用いて１対１で接続される。

一方、アドオン型光ＣＰＵリンク冗長化モジュール４同士は、実線で示した主ループを構成する光ケーブル５３が２本と破線で示した副ループを構成する光ケーブル５４が２本で前後のアドオン型光ＣＰＵリンク冗長化モジュール４と接続される。
それぞれ２本の光ケーブルのうち１本は送信信号、もう片方は受信信号用である。

このとき、光ＣＰＵリンクモジュール１とアドオン型光ＣＰＵリンク冗長化モジュール４を１対１で接続した状態をステーションと称する。
一つのリンク系では各ステーションに重複しない番号が設定され、ステーション番号と称する。

図４は、本実施例である光ＣＰＵリンク冗長化モジュール４を、２つのＰＬＣそれぞれに、アドオンさせた場合における実装状態の一例を示す図である。

モジュール型ＰＬＣはベース５に実装して使用する。ベース５には電源とＣＰＵモジュール２、光ＣＰＵリンクモジュール１、アドオン型光ＣＰＵリンク冗長化モジュール４が実装される。光ＣＰＵリンクモジュール１とＣＰＵモジュール２はベース５を介してリフレッシュ処理を行うことでデータの受け渡しを行う。アドオン型光ＣＰＵリンク冗長化モジュール４と光ＣＰＵリンクモジュール１は光ケーブルで接続して送受信データの受け渡しを行う。

アドオン型光ＣＰＵリンク冗長化モジュール４はＰＬＣの従来モジュールと同形状であるため、ベース５に実装することで電源の供給を受けることができ、別置きの電源が不要である。

また、アドオン型光ＣＰＵリンク冗長化モジュール４にはリンク系の冗長化に必要な部分のみを搭載している。すでに光ＣＰＵリンクモジュール１を用いたリンク系が構築されている場合でも、光ＣＰＵリンク冗長化モジュール４を、既存のＰＬＣのベースにアドオンすることで、既存のリンク系を冗長化することができる。

図５は、アドオン型光ＣＰＵリンク冗長化モジュール４の機能ブロックを示す図である。光ＣＰＵリンクモジュール１と通信するための送信ポートとして光ＣＰＵリンクRxポート６を１個、受信ポートとして光ＣＰＵリンクTx接続ポート７を1個有する。

他ステーションのアドオン型光ＣＰＵリンク冗長化モジュール４と通信するための送信ポートとして主ループ送信ポートTx（主Tx）８と副ループ送信ポートTx（副Tx）９を各1個ずつ有する。

他ステーションのアドオン型光ＣＰＵリンク冗長化モジュールと通信するための受信ポートとして主ループ受信ポートRx（主Rx）１０と副ループ受信ポートRx（副Rx）１１を各1個ずつ有する。

ＭＰＵ（Micro-processing unit、演算用マイクロコンピュータ）１４を有する。ＭＰＵ１４は、メインメモリ（主記憶装置/RAM）などに記録されたコンピュータプログラムを一命令ずつ読み込み、その指示に従ってデータの演算や装置間の転送など、制御部として動作する。

ＭＰＵ１４は、その内部に光ＣＰＵリンクモジュールとの送受信部１５を有する。ＭＰＵ１４は、その内部に光ケーブルの断線や他ステーションの故障などを検出する異常検出部１６を有する。断線やステーションの故障などの異常を検出する手法としては、定めておいた期間を過ぎても光ケーブルからの信号を受け取っていない場合や、信号の流れる方向の有無を検出するなどして異常を検知することができる。ＭＰＵ１４は、その内部に受信ポートと送信ポートを接続する切替部１７を有する。

図６は、アドオン型光ＣＰＵリンク冗長化モジュール４のＭＰＵ１４が、メインメモリ（主記憶装置/RAM）などに記録されたコンピュータプログラムを読み出して実行する処理フローである。アドオン型光ＣＰＵリンク冗長化モジュール４のＭＰＵ１４が、送信先を主Tx８から副Tx９へ切替える図６の処理フローを実行する。

主ループは通常、主Rx１０から受信した信号を主Tx８へ送信するように接続されているが、主Tx８側に断線などの異常があり送信できない場合は、送信先を副Tx９へ切替える。

同様に、副ループは通常、副Rx１１から受信した信号を副Tx９へ送信するように接続されているが、副Tx９側に断線などの異常があり送信できない場合は、送信先を主Tx８へ切替える。

図６では、主ループ送信ポートの先に断線があった例を示しているが、主ループ受信ポートにつながる信号線に断線があった場合についても、信号を定めた期間を超えて受け取っていないことを異常検出部１６が検出して、断線異常を検知する。その場合には、ＭＰＵ１４の切替部１７が、副ループ受信ポート１１から他ステーションからの信号を受信するように受信ポートを切り替える制御を実行する。

図７は、全ての光ケーブルとステーションが正常に動作している場合の、プログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを示す。
実線で示す冗長化モジュール主ループ光ケーブル５３が優先されるため、すべての信号が主ループを使用して送受信されている。

図７では、例えば、ステーション４の第１の冗長化モジュールとステーション１の第２の冗長化モジュールは、断線などのない、正常な場合には、それぞれの冗長化モジュールにおける主ループ受信ポートおよび主ループ送信ポートから互いにデータを送受信することを示す。

図８は、断線が発生した場合の、プログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを示す図である。ステーション１の主ループ受信ポートに接続された光ケーブルが断線した場合（ステーション４の主ループ送信ポートに接続された光ケーブルが断線でもある）した場合を例として示す。

ステーション４の冗長化モジュールは、図６に示した処理フローのように、主ループ送信ポートにつながる信号線に断線の異常があったことを検出する。また、ステーション１の冗長化モジュールは、主ループ受信ポートにつながる信号線に断線の異常があったことを検出する。それぞれのステーションにおける冗長化モジュールの異常検出部が自律的に異常を検出し、正常な場合に送受信をしていた主ループのポートから、副ループのポートに切り替えを実行する。

ステーション1の光ＣＰＵリンク冗長化モジュール４は、副ループ受信ポートから受信した信号を、光リンクＣＰＵリンクモジュールへ送り、光リンクＣＰＵリンクモジュールからの信号を光ＣＰＵリンク冗長化モジュール４が受信する。そして、光ＣＰＵリンク冗長化モジュール４が受信した信号を主ループ送信ポートへ折り返す（１２）。

ステーション４の光ＣＰＵリンク冗長化モジュール４は、主ループ受信ポートから受信した信号を光リンクＣＰＵリンクモジュールに送る。光リンクＣＰＵリンクモジュールで処理された信号を光ＣＰＵリンク冗長化モジュール４が受信し、光ＣＰＵリンク冗長化モジュール４が受信した信号を副ループ送信ポートへ折り返し、副ループ送信ポートからステーション３の光ＣＰＵリンク冗長化モジュール４に信号を送信する（１２）。

ステーション２とステーション３の光ＣＰＵリンク冗長化モジュール４は主ループおよび副ループの両方の送信および受信ポートを使用して、他のステーションとの間で折り返された信号を送受信する（１３）。

この動きによって断線が発生した場合でもすべてのステーションでデータを共有することが可能となる。

ここでは、信号線の断線の異常を各ステーションにおける異常検出部が検出することでプログラマブルロジックコントローラのループ状通信リンクシステムにおける信号線を切り替える例を説明した。ほかに、異常を最初に検出したステーションにおける冗長化モジュールから、他のステーションの冗長化モジュールに異常を知らせるようにして、プログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを切り替えるようにしてもよい。

図９は、光ＣＰＵリンクモジュールに故障が発生した場合の、プログラマブルロジックコントローラのループ状通信リンクシステムにおける信号の流れを示す図である。ステーション４の光ＣＰＵリンクモジュールが故障した場合を例として示す。

ステーション1の光ＣＰＵリンク冗長化モジュール４は副ループ受信ポートから受信した信号を光ＣＰＵリンクモジュールに送信し、光ＣＰＵリンクモジュールが処理した信号を受信する。光ＣＰＵリンク冗長化モジュール４はその受信した信号を主ループ送信ポートへ折り返す（１２）。

ステーション３の光ＣＰＵリンク冗長化モジュール４は主ループ受信ポートから受信した信号を光ＣＰＵリンクモジュールに送信し、光ＣＰＵリンクモジュールが処理した信号を受信する。光ＣＰＵリンク冗長化モジュール４はその受信した信号を副ループ送信ポートへ折り返す(１２)。

ステーション２の光ＣＰＵリンク冗長化モジュール４は主ループおよび副ループの両方のポートを使用して折り返された信号を送受信する（１３）。この動きによって故障したステーション４の光ＣＰＵリンクモジュールを切り離し、正常動作が可能なステーションのみでデータ共有を継続することが可能となる。

図９では、ステーション４を通信リンクから切り離すように制御し、ステーション４以外のステーションにおける冗長モジュールが信号を折り返すプログラマブルロジックコントローラのループ状通信リンクシステムとなる。

故障した光ＣＰＵリンクモジュールがあるステーション４の冗長化モジュールのＭＰＵは、光ＣＰＵリンクモジュールからの受信信号がないので、光ＣＰＵリンクモジュールの異常を検出できる。異常を検出した際に、冗長化モジュールのＭＰＵは、ステーション４を通信リンクから切り離すように制御し、他のステーション１、２、３に図９に示すような信号の流れになるように指示をするようにしてもよい。

図９に示したプログラマブルロジックコントローラのループ状通信リンクシステムでは、信号は故障したステーション４を経由しないため、ステーション４の光ＣＰＵリンクモジュールはバイパス用のバックアップ電源不要の構成にすることができる。

１：光ＣＰＵリンクモジュール
２：ＣＰＵモジュール
４：アドオン型光ＣＰＵリンク冗長化モジュール
５：モジュール実装ベース
６：光ＣＰＵリンクRxポート
７：光ＣＰＵリンクTxポート
８：主ループ送信ポート
９：副ループ送信ポート
１０：主ループ受信ポート
１１：副ループ受信ポート
１２：送受信で別ループへ信号を折り返す例
１３：主副両方のポートを使用する例
１４：ＭＰＵ
１５：光ＣＰＵリンクモジュールとの送受信部
１６：異常検出部
１７：切替部
３１：入力モジュール
３２：出力モジュール
５０：光ケーブル
５１：光ＣＰＵリンクモジュールTX側光ケーブル
５２：光ＣＰＵリンクモジュールRX側光ケーブル
５３：冗長化モジュール主ループ光ケーブル
５４：冗長化モジュール副ループ光ケーブル
１００：ＰＬＣ
１０１：リフレッシュ処理

Claims (8)

1. 第１のプログラマブルロジックコントローラの第１の光ＣＰＵリンクモジュールと送信および受信をする第１の端子と、
   前記第１のプログラマブルロジックコントローラとは異なる第２のプログラマブルロジックコントローラと送信および受信をする第２の端子と、
   制御部とを有し、
   前記制御部は、
   前記第１の端子もしくは前記第２の端子からの信号に基づいて異常を検出し、
   異常を検出した場合に、前記第２の端子における信号の流れを制御する冗長化モジュール。
2. 請求項１に記載の冗長化モジュールにおいて、
   前記第２の端子は、主ループ送信ポートと副ループ送信ポートを有し、
   前記制御部は、
   前記主ループ送信ポート側に断線を検出した場合に、前記副ループ送信ポートから信号を送信するように制御する冗長化モジュール。
3. 請求項１に記載の冗長化モジュールと、
   前記冗長化モジュールと前記第１の端子を経由して信号を送受信する前記第１の光ＣＰＵリンクモジュールと、
   外部機器と入出力をするＩＯモジュールと、
   前記第１の光ＣＰＵリンクモジュールと前記ＩＯモジュールとの間でデータの入出力をするＣＰＵモジュールと、を有するプログラマブルロジックコントローラ。
4. 請求項１に記載の冗長化モジュールを第１の冗長化モジュールとし、
   前記第１の冗長化モジュールとの間で、データを送受信する第２の冗長化モジュールを有する第２のプログラマブルロジックコントローラと、
   前記第１のプログラマブルロジックコントローラとを有するプログラマブルロジックコントローラのループ状通信リンクシステム。
5. 請求項４に記載の前記第１の冗長化モジュールと前記第２の冗長化モジュールは、それぞれ前記第１のプログラマブルロジックコントローラと前記第２のプログラマブルロジックコントローラのベースにアドオンでき、
   前記ベースに実装された電源から電力の供給を受けるプログラマブルロジックコントローラのループ状通信リンクシステム。
6. 請求項４に記載の前記第１の冗長化モジュールと前記第２の冗長化モジュールは、正常な場合には、それぞれの主ループ受信ポートおよび主ループ送信ポートから互いにデータを送受信するプログラマブルロジックコントローラのループ状通信リンクシステム。
7. 請求項４に記載の前記第１の冗長化モジュールと前記第２の冗長化モジュールを含む複数のステーションを有するプログラマブルロジックコントローラのループ状通信リンクシステムであって、
   前記第１の冗長化モジュールと接続する信号線に断線が生じている場合に、
   複数の前記ステーション間は、副ループ受信ポートからデータ受信するとともに、副ループ送信ポートからデータを送信するプログラマブルロジックコントローラのループ状通信リンクシステム。
8. 請求項４に記載の前記第１の冗長化モジュールと前記第２の冗長化モジュールを含む複数のステーションを有するプログラマブルロジックコントローラのループ状通信リンクシステムであって、
   光ＣＰＵリンクモジュールが故障した場合には、
   故障した光ＣＰＵリンクモジュールにおける第１のステーションを、通信リンクから切り離すように、
   前記第１のステーション以外のステーションにおける冗長モジュールが信号を折り返すプログラマブルロジックコントローラのループ状通信リンクシステム。

Images