JPH04241035A - 二重化バス制御方法及び装置 - Google Patents

二重化バス制御方法及び装置

Info

Publication number
JPH04241035A
JPH04241035A JP3007522A JP752291A JPH04241035A JP H04241035 A JPH04241035 A JP H04241035A JP 3007522 A JP3007522 A JP 3007522A JP 752291 A JP752291 A JP 752291A JP H04241035 A JPH04241035 A JP H04241035A
Authority
JP
Japan
Prior art keywords
bus
duplex
buses
data transfer
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3007522A
Other languages
English (en)
Other versions
JP3206006B2 (ja
Inventor
Masayuki Tanji
雅行 丹治
Yoshihiro Miyazaki
義弘 宮崎
Hiroaki Fukumaru
広昭 福丸
Shoji Yamaguchi
山口　彰二
Koji Masui
晃二 桝井
Hisao Ogawa
小川　尚雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00752291A priority Critical patent/JP3206006B2/ja
Priority to US07/825,063 priority patent/US5345566A/en
Publication of JPH04241035A publication Critical patent/JPH04241035A/ja
Application granted granted Critical
Publication of JP3206006B2 publication Critical patent/JP3206006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高信頼化コンピュータ（
フォールトトレラントコンピュータ）等に使用される二
重化されたシステムバスの制御方法及び装置に関する。
【０００２】
【従来の技術】コンピュータの高信頼化技術に関しては
、例えば米国特許第４，４８４，２７３　号「モジュラ
ー　　コンピュータ　　システム」（ＭＯＤＵＬＡＲ　
ＣＯＭＰＵＴＥＲ　ＳＹＳＴＥＭ）が知られている。こ
の第１の公知例によればコンピュータシステム内の複数
のプロセッサとメモリ、バスアダプタは二重化されたバ
スと、バス間を結ぶインタフェース装置により結合され
る。二重化されたバスはエグゼクティブバスが常時動作
し、非エグゼクティブのバスは、スタンバイしているか
、または別のアクセスパスを形成してシステムのスルー
プットを向上させる為に使用可能である。
【０００３】またコンピュータの高信頼化の第２の公知
例として、日経エレクトロニクス１９８３年５月９日号
第１９７頁から第２０２頁に記載されたものがある。本
記載の方式は、ペア　　アンド　　スペア法と呼ばれる
方式で、論理ユニットが同一歩調（ｌｏｃｋ−ｓｔｅｐ
）で動作するパートナーボードを持つことを特徴とする
。これら一対のボードの一方が故障してもオペレーティ
ングシステムの介入なく、切離しが行われ、正常なボー
ドは正しく動作し続ける。
【０００４】
【発明が解決しようとする課題】上記の第１の公知例に
おいて、二重化したバスの片系を常時スタンバイとして
おく場合には、定周期でパトロールを行い、スタンバイ
系の健全性を確認する必要があり、ソフトウェアによる
サポートが必須である。またスタンバイ系の健全性の確
認の精度を向上させる為にパトロール周期を短くすると
システム性能の低下を招く結果となる。また、二重化し
たバスの夫々を別のアクセスパス形成の用途に使用した
場合には、片側のバスに障害が発生した場合の切り替え
にソフトウェアのサポートが必要となると同時に、シス
テム性能が著しく低下する。
【０００５】また第２の公知例であるペア　　アンド　
　スペア方式では上記の欠点はなくなるが、２枚のボー
ドをクロックレベルで同期して動作させる為に高速化に
限界があり、更にインターミッテントなエラーが生じた
場合のリトライ制御が困難である。
【０００６】本発明の目的は、二重化バスの片系におい
て障害が発生した場合に継続動作が可能であって、かつ
高速化を容易に実現できるバスの制御方法及び装置を提
供するにある。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成する為に、二重化バスにおけるデータ転送を単位と
して同期化を図ったものである。
【０００８】バスの調停動作の同期化については、調停
回路出力の一致を検出する回路により実現する。またデ
ータ転送終了と割込、及びリトライの同期化については
、データ転送を制御するシーケンサの状態を、二重化さ
れたシーケンサ間で交換して相手の状態を知ることによ
り実現する。
【０００９】また片系のバスに障害が発生して動作を中
止する場合には、他系のバスで動作を継続させる為に上
記の調停回路出力の一致検出回路において常に一致とな
る様にし、また上記のシーケンサの状態交換において、
他系の状態が常に一定の状態を示すようにする。
【００１０】
【作用】本発明における二重化バスの制御方法及び装置
では、データ転送単位での同期を取る為、片系で障害が
発生してデータの転送が不可能となった場合にもソフト
ウェアの助けを借りずに直ちに他系のデータを使用して
動作の継続を行うことができる。
【００１１】またデータ転送の同期の方法が、バスの調
停と転送の終了時点のみを意識した方法であり、データ
転送の開始とその経過が二重化バス間で独立であっても
良い。このことは、データ転送を開始せしめるマイクロ
プロセッサの動作周波数がバスの動作周波数と相違して
、クロック間の同期に起因するデータ転送開始のずれが
発生しても構わないと共に、二重化バスに接続された機
器の夫々のバスアクセスに対する応答時間が異なってい
ても良いことを示す。例えばバス接続機器としてメモリ
を考えた場合に、リフレッシュやメモリエラー発生時の
エラー訂正処理を他系とは独立に行って良いことを示し
ており、ハードウェアの構成を単純にできる。
【００１２】
【実施例】以下、本発明の実施例を図に従つて説明する
。
【００１３】図１は本発明によるバス制御を行うコンピ
ュータシステムの構成例である。２は基本処理プロセッ
サ（ＢＰＵ）を示し、４は入出力制御ユニット（ＩＯＵ
）を示す。本例に示す２組のＢＰＵ２−１，２−２とＩ
ＯＵ４−１，４−２は夫々の組の中でマスター，スレー
ブの関係を持っていても良いし、対等な関係を持ってい
ても良い。３は主メモリユニット（ＭＳＵ）を示し、夫
々が２重化されたバスＡ，Ｂの片側に接続される。本例
では片側のバスにのみ接続される構成を示したが、各々
のＭＳＵ３が両側のバスに接続される構成であっても良
い。ＢＰＵ２，ＩＯＵ４，ＭＳＵ３は夫々の間でデータ
の転送を行うが、この転送を制御するのがバスインタフ
ェースユニット（ＢＩＵ）２０乃至２９である。二重化
されたバス１のＡ，Ｂ側の夫々に接続されたＢＩＵ間は
信号線６０乃至６３で接続され、二重化バスの同期を行
う。バス制御装置（ＢＣ）５はバスの占有制御を行うア
ービタ（ＡＲＢ）を内蔵し、二重化バスの占有制御を行
う。アービタ５１と５２の間及び５３と５４の間は信号
線７１及び７２により結ばれ、二重化されたバスの占有
制御の同期化を行う。二重化バス１において、１０と１
２はデータ転送に係る信号線を集約して示し、１１と１
３はバスのフォールト状態を表す信号を示す。各ＢＩＵ
−２０〜２９はこれらの信号線に夫々接続される。
【００１４】図２は、バス占有制御の基本方式を説明す
る図である。ＢＰＵ２−１，ＩＯＵ４−１，４−２がバ
スの占有の要求を行う場合を例に取ると、これらの機器
は、バスの個別要求線２５０，４５０，４５１により夫
々がＢＣ５−１に対してバスの占有要求を行う。ＢＣ内
のアービタ５１はその時点で最も優先度の高い機器を選
択してそのＩＤ番号をセレクトバス１１０に出力すると
共に、セレクトバスの内容が有効であることを示す信号
を１２０に出力する。アービタ５１は個別要求線の入力
位置からＩＤ番号を生成することができる。
【００１５】バスの占有要求を行っていた各機器はセレ
クトバス１１０と有効フラグ信号線１２０の内容を引き
込み、自要求が受け付けられたか判断する。即ち、例え
ばＢＰＵ２−１内に示す比較器２６２によりセレクトバ
スの内容と、ＢＰＵ２−１に割り当てられたＩＤ２６０
とを比較し、アンドゲート２６４によって信号線１２０
の有効フラグ信号によるマスキングを経て判断を行う。 アンドゲート２６４の出力が１の場合には自要求が受け
付けられたことを示す。上記制御を行う為ＩＤ２６０と
アービタ５１が信号線１１０に出力するＩＤの対応が取
られる様にしておく。
【００１６】図２は説明を簡単にするために、バス制御
装置５−１内の１つのバスアービタ５１と他のＢＰＵ，
ＩＯＵとの接続関係のみを示しているが、実際にはＡ系
バス用バスアービタ５１の他にＢ系バス用バスアービタ
５２も備え、二重化しており、この具体的接続を図３に
示す。
【００１７】図３は、二重化されたバスからの夫々のバ
ス占有要求が一致した場合にバス全体の調停を完了せし
めるためのアービタ間の連絡による二重化バスの占有制
御の同期化を説明する図である。同図に示すアービタ５
１，５２は優先判定回路５３０と比較回路５４０により
夫々構成される。比較回路５４０は、自系バスの優先判
定結果と他系バスの優先判定結果を入力とし、両者が一
致した場合に有効フラグ１２０をＯＮする。他系のバス
にも全く同一のアービタ５２が接続され、同一の動作を
行う。
【００１８】図４によりその動作の例を説明する。ＢＰ
Ｕ２とＩＯＵ４のバス占有要求が同時にタイムスロット
１に発生した場合、優先判定５３０により１タイムスロ
ット遅れて確定するセレクトバス１１０の内容はＡ，Ｂ
系で一致しており、有効フラグ１２０の出力がタイムス
ロット２で１となる。この場合が最短の場合であり、通
常動作中殆んどがこの例の通りとなる。
【００１９】一方、例えばＢＰＵ２とＩＯＵ４がバスと
非同期に動作しており、バスに対する占有要求をフリッ
プフロップで同期化している場合には、占有要求がバス
タイムスロットの異なる所で出力される場合がある。例
えば図４右側に示す様にタイムスロット１２においてバ
スＡではＢＰＵの要求が出力され、バスＢではＩＯＵの
要求が出力されて、次のタイムスロットではバスＡでＩ
ＯＵ，バスＢでＢＰＵの要求が出力される場合が有り得
る。この時バスＡ，Ｂ共に優先度はＩＯＵが高いとする
と、タイムスロット１３ではセレクトバス１１０の内容
がくい違うために有効フラグ信号は出力されず、タイム
スロット１４においてセレクトバスの内容が一致して有
効フラグ信号が出力される。この場合には通常時よりも
占有制御に１タイムスロット余計にかかるが、頻度は非
常に小さく、全体動作から見て、無視できるロスである
。
【００２０】図５は、ＢＩＵ間の連絡による二重化バス
の転送終了待ちの同期化を説明する図である。２つのＢ
ＩＵ２０と２１は夫々１０，１１と１２，１３によりＡ
バス，Ｂバスと接続され、また２７０と２７１により機
器内部の内部バスに接続される。また各ＢＩＵは、Ａバ
ス，Ｂバスのフォールト信号１１と１３を内部制御用に
取り込む。２つのＢＩＵ間の動作の同期化は、信号線２
６０により、内部の状態の交換によって行うことができ
る。尚、同図において、２８０と２８１は、基本処理プ
ロセッサ又は入出力制御ユニット内部のマイクロプロセ
ッサに対する割込信号線である。
【００２１】図６は、ＢＩＵ内部の状態遷移を示す図で
ある。状態は６種類有り、夫々に３ビットの識別番号を
つけて識別する。０００はアイドルの状態であってＢＩ
Ｕが何の動作も行っていないことを示し、起動要求を受
けると００１のバス獲得待の状態に遷移する。バスを獲
得すると更に０１０の起動状態に移り、ここでデータ転
送の起動を行ったのち転送先からの応答待の状態０１１
に移る。この状態で、転送先からの応答が正常か又は異
常であってリトライオーバによりリトライ不可の場合に
は対となる相手方のＢＩＵの状態を監視する状態１００
に移る。この時に相手方も同じ状態にあればＢＩＵに対
して起動を指示した回路に信号線２７０，２７１を介し
て応答を返し、アイドル状態０００に戻る。この例のよ
うに相手方の状態が自己の状態と一致するのを信号線２
６０によって監視し待つことにより、二重化バスのデー
タ転送終了時の同期をとることができる。
【００２２】本制御により、二重化バス上のデータ転送
が共に終了した場合にバス全体のデータ転送が終了する
動作を実現する。
【００２３】また、割込をバス経由のアクセスの一形式
と定義し、図５に示す通りＢＩＵより割込信号線を経由
して割込を出力する場合において、通常のデータ転送と
同様二重化バス上の転送の終了が同期した時点で割込を
出力させることができる。本制御により、請求項第２項
の実現が可能である。
【００２４】応答待状態０１１において転送先からの応
答が異常であってリトライ可の場合には、リトライ状態
１０１に移る。ここでは対となる相手方のＢＩＵの状態
が１００か又は１０１になったことを条件としてリトラ
イの為のバス獲得に移る。本遷移条件は、自系・相手系
共にリトライ状態に移った場合の他、自系がリトライ状
態で、相手系が相手待状態１００の場合にもリトライを
行う為のものである。後者の条件で相手系にリトライを
行わせしめる為に、相手待状態１００において、相手状
態が１０１即ちリトライ状態の時には、バス獲得待の０
０１の状態に移るという遷移のパスを設ける。
【００２５】二重系バスのうち片系に異常が生じて動作
を停止する場合は、ＢＩＵは信号線１１又は１３のフォ
ールト信号により異常を検知し、異常の側のＢＩＵの状
態を１００に固定する。このことによって動作を継続す
る他系のＢＩＵは、同期の為の待ちを行うことなく、単
独で動作することが可能となる。
【００２６】図７は、ＩＯＵ４−１の２つのＢＩＵ２４
，２５のうち、バスＢに接続されたＢＩＵ２５に障害が
生じ、バス要求の出力ができなくなった場合の動作の例
を示す。タイムスロット２１においてＢＰＵ２とＩＯＵ
４１のバス要求が同時に生じ、バス要求の優先度がその
時点ではＩＯＵが高かったとする。バスＡではＢＰＵ２
とＩＯＵ４−１のバス要求が同時に出力されている為、
優先度の高いＩＯＵが選択されて、そのＩＤがセレクト
バス１１０に出力される。一方バスＢではＩＯＵ４−１
のバス要求がＢＩＵ２５の故障により出力されない為、
バス要求の優先度に拘らずＢＰＵ２の要求が受け付けら
れ、セレクトバス１１０にはＢＰＵ２のＩＤが出力され
る。この状態では優先判定回路５３０Ａと５３０Ｂの出
力が一致せず、バス全体の占有要求の調停が終了したこ
とにならない為、ＢＰＵ，ＩＯＵ共にタイムアウトを検
出することになる。タイムアウト検出後、ＢＰＵ，ＩＯ
Ｕは夫々自分がバスに出力しているバス要求を取り込ん
で検査し、ＢＰＵの場合は両バスで出力を行っている為
そのままリトライを行い、ＩＯＵの場合は、Ｂバスでの
出力がされていない為、Ｂバス上のフォールト信号を出
力してからリトライに移行する。二重化バスに接続され
た各機器は、フォールト信号を受け取ると、Ｂバス経由
のデータ転送を中止し、全てＡバス経由のデータ転送を
行う。この時アービタ内の比較器５４０におけるＡ，Ｂ
バスのセレクトバスの内容の比較を止め、また２つのＢ
ＩＵ間における終了待ち状態のつき合せをやめ、Ａバス
単独で動作可能とする。
【００２７】タイムスロット４１〜４３は、Ａバスにお
いてＢＰＵとＩＯＵのバス要求のリトライが行われ、Ｉ
ＯＵが調停の結果としてバスを獲得した場合の例を示す
。
【００２８】図８は、フォールト信号のレベル保持の機
構を示す。フォールトトレラントシステムでは一般に故
障部位の活線での交換が可能であるが、故障を検出して
フォールト信号を出力している装置そのものが抜去され
ると、内部状態に矛盾を残したまま両系正常の状態に見
かけ上戻ることとなる。本状況を避ける為に、フォール
ト信号のレベル保持が必要となる。５５０−１，５５０
−２のレベル保持回路はフリップフロップで実現され、
入力は５６０−１，５６０−２のフォールト信号に接続
され、出力はワイヤドアゲート５６１−１，５６１−２
を介して同じフォールト信号に接続される。他の装置に
よってフォールト信号がＯＮとされると、５５０−１，
５５０−２のいずれかがそのレベルを記憶し、元々フォ
ールト信号をＯＮした装置が抜去されたのちもそのレベ
ルを保持する。故障装置が修復されたのちはフォールト
信号をクリアする必要があるが、これはＡバス，Ｂバス
上の制御信号を５７０−１，５７０−２のデコーダでデ
コードしてクリア信号を生成し、５８０−１のアンドゲ
ートによって両バスの指示が一致していることをもって
５５０−１，５５０−２のレベル保持回路のクリアとし
て使用する。
【００２９】
【発明の効果】本発明によれば、バスとバス接続機器の
間のクロックが非同期であっても良い為に、ＭＰＵの性
能向上がバスに制約されないと共に、二重化バスに接続
される機器の異常検出時のリトライに制限がつくことが
ない為に、各機器の設計が容易となる。
【００３０】また本発明によれば、フォールトが発生し
てもハードウェアによる構成制御によって縮退運転を行
うことが可能であり、ソフトウェアから見たトランスペ
アレンシーを高めることができ、汎用のオペレーティン
グシステムの適用が容易となる。
【図面の簡単な説明】
【図１】本発明のシステム構成図。
【図２】バス調停の基本方式を示す図。
【図３】バス専有制御同期化方式を示す図。
【図４】バス専有制御同期化動作例を示す図。
【図５】ＢＩＵ周辺接続図。
【図６】ＢＩＵ状態遷移図。
【図７】片系バス異常動作例を示す図。
【図８】フォールトレベル保持回路。
【符号の説明】
２…ＢＰＵ、３…ＭＳＵ、４…ＩＯＵ、５…ＢＣ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】二重化されたバスと、該二重化バスの双方
    に接続された複数の電子回路と、該複数の電子回路がデ
    ータ転送を行う場合に、各電子回路の与えるバス獲得要
    求信号を得て、選択した１つの電子回路にバス使用許可
    信号を与えるバス制御装置とから構成され、二重化バス
    の夫々のバスで選択したバス獲得要求信号が同一の電子
    回路からのものであるとき、二重化バスの夫々のバスに
    選択した１つの電子回路に対するバス使用許可信号を与
    え、二重化バス上のデータ転送が共に終了したことをも
    って、バス全体のデータ転送の終了とすることを特徴と
    する二重化バス制御方法。
  2. 【請求項２】請求項１の二重化バス制御方法において、
    二重化バス上のデータ転送が共に終了した時点で割込み
    先電子回路に割込みを行うことを特徴とする二重化バス
    制御方法。
  3. 【請求項３】請求項１の二重化バス制御方法において、
    二重化バス上の一方でインターリミッテントな故障が発
    生しリトライ動作を実行する場合に、他方においてもリ
    トライ動作を実行することを特徴とする二重化バス制御
    方法。
  4. 【請求項４】請求項１の二重化バス制御方法において、
    二重化バス上の一方でソリッドな故障が発生した場合に
    、障害を検出した電子回路が他の電子回路に障害発生を
    通知し、バス制御装置における二重化バスの夫々のバス
    で選択したバス獲得要求信号の一致確認処理及びデータ
    転送終了の一致確認処理を休止せしめることを特徴とす
    る二重化バス制御方法。
  5. 【請求項５】二重化されたバスと、該二重化バスの双方
    に接続された複数の電子回路と、該複数の電子回路がデ
    ータ転送を行う場合に、各電子回路の与えるバス獲得要
    求信号を得て、選択した１つの電子回路にバス使用許可
    信号を与えるバス制御装置とから構成され、前記複数の
    電子回路は、二重化バスの夫々に接続され、バスとのデ
    ータ転送を行うためにバス獲得要求信号を夫々のバスに
    送り、バス使用許可信号を得た場合に各バスに対してデ
    ータ転送を開始し、各バスに対してデータ転送完了した
    ことをもってバス使用を終了する２つのバスインターフ
    ェイスユニットを備え、前記バス制御装置は、二重化バ
    スの夫々に接続された２つのバスアービタを有し、バス
    アービタは複数の電子回路からのバス獲得要求信号の一
    つを選択する選択回路と、２つの選択回路で夫々選択し
    た電子回路が一致するときに前記二重化バスの夫々にバ
    ス使用許可信号を送る比較回路とを備えることを特徴と
    する二重化バス制御装置。
  6. 【請求項６】請求項５の二重化バス制御装置において、
    複数の電子回路は、二重化バス上のデータ転送が共に終
    了した時点で割込み先電子回路に割込みを行う機能を有
    することを特徴とする二重化バス制御装置。
  7. 【請求項７】請求項５の二重化バス制御装置において、
    電子回路の２つのバスインターフェイスユニットは、二
    重化バスの一方でインターリミッテントな故障が発生し
    たときにリトライ動作を実行し、このときに他方のバス
    インターフェイスユニットにおいてもリトライ動作を実
    行する機能を有することを特徴とする二重化バス制御装
    置。
  8. 【請求項８】請求項５の二重化バス制御装置において、
    電子回路の２つのバスインターフェイスユニットは、二
    重化バス上の一方でソリッドな故障が発生した場合に、
    障害を検出したバスインターフェイスユニットが他の電
    子回路に障害発生を通知する機能を有し、バス制御装置
    の比較回路は各選択回路の選択結果の一致確認処理を休
    止せしめる機能を有することを特徴とする二重化バス制
    御装置。
JP00752291A 1991-01-25 1991-01-25 二重化バス制御方法及び装置 Expired - Lifetime JP3206006B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00752291A JP3206006B2 (ja) 1991-01-25 1991-01-25 二重化バス制御方法及び装置
US07/825,063 US5345566A (en) 1991-01-25 1992-01-24 Method and apparatus for controlling dual bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00752291A JP3206006B2 (ja) 1991-01-25 1991-01-25 二重化バス制御方法及び装置

Publications (2)

Publication Number Publication Date
JPH04241035A true JPH04241035A (ja) 1992-08-28
JP3206006B2 JP3206006B2 (ja) 2001-09-04

Family

ID=11668106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00752291A Expired - Lifetime JP3206006B2 (ja) 1991-01-25 1991-01-25 二重化バス制御方法及び装置

Country Status (2)

Country Link
US (1) US5345566A (ja)
JP (1) JP3206006B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012021A (ja) * 2005-06-01 2007-01-18 Sony Corp 情報処理装置および情報処理方法、並びにプログラム
JP2009031932A (ja) * 2007-07-25 2009-02-12 Fujitsu Ltd 転送装置、転送装置を有する情報処理装置及び制御方法
WO2013168258A1 (ja) * 2012-05-10 2013-11-14 三菱電機株式会社 待機冗長二重化装置
JP2014056369A (ja) * 2012-09-12 2014-03-27 Hitachi Ltd 多重化制御システム

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2979771B2 (ja) * 1991-09-12 1999-11-15 株式会社日立製作所 情報処理装置及びそのバス制御方法
US5495585A (en) * 1992-10-16 1996-02-27 Unisys Corporation Programmable timing logic system for dual bus interface
JP3524110B2 (ja) * 1992-11-06 2004-05-10 株式会社ルネサステクノロジ マイクロコンピュータシステム
JPH06259343A (ja) * 1993-03-10 1994-09-16 Hitachi Ltd 多重バス制御方式及びそれを用いたシステム
JP3264465B2 (ja) 1993-06-30 2002-03-11 株式会社日立製作所 記憶システム
JP2888100B2 (ja) * 1993-08-06 1999-05-10 富士通株式会社 データ伝送系のバックアップ試験方式
US5828856A (en) * 1994-01-28 1998-10-27 Apple Computer, Inc. Dual bus concurrent multi-channel direct memory access controller and method
US5655151A (en) * 1994-01-28 1997-08-05 Apple Computer, Inc. DMA controller having a plurality of DMA channels each having multiple register sets storing different information controlling respective data transfer
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
US5533200A (en) * 1994-03-18 1996-07-02 Intel Corporation Method and apparatus for transmission of signals over a shared line
US5577230A (en) * 1994-08-10 1996-11-19 At&T Corp. Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
US5619726A (en) * 1994-10-11 1997-04-08 Intel Corporation Apparatus and method for performing arbitration and data transfer over multiple buses
US5581713A (en) * 1994-10-25 1996-12-03 Pyramid Technology Corporation Multiprocessor computer backplane bus in which bus transactions are classified into different classes for arbitration
US5636361A (en) * 1994-12-22 1997-06-03 International Business Machines Corporation Multi-processor computer system having dual memory subsytems for enabling concurrent memory access thereto by more than one processor
DE19509558A1 (de) * 1995-03-16 1996-09-19 Abb Patent Gmbh Verfahren zur fehlertoleranten Kommunikation unter hohen Echtzeitbedingungen
US5734850A (en) * 1995-07-05 1998-03-31 National Semiconductor Corporation Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus
US5784650A (en) * 1995-09-11 1998-07-21 Avanced Micro Devices, Inc. System for increasing multimedia performance and other real time applications by including a local expansion bus and a multimedia bus on the computer system motherboard
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5754801A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system having a multimedia bus and comprising a centralized I/O processor which performs intelligent data transfers
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5905879A (en) * 1995-11-20 1999-05-18 Advanced Micro Devices, Inc. System and method for transferring periodic data streams on a multimedia bus
US5682484A (en) * 1995-11-20 1997-10-28 Advanced Micro Devices, Inc. System and method for transferring data streams simultaneously on multiple buses in a computer system
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5761452A (en) * 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
US5805840A (en) * 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) * 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
US6453409B1 (en) * 1996-11-07 2002-09-17 Yamaha Corporation Digital signal processing system
US6505290B1 (en) * 1997-09-05 2003-01-07 Motorola, Inc. Method and apparatus for interfacing a processor to a coprocessor
JPH11143729A (ja) * 1997-11-07 1999-05-28 Nec Corp フォールトトレラントコンピュータ
JPH11184804A (ja) * 1997-12-22 1999-07-09 Nec Corp 情報処理装置及び情報処理方法
US6061764A (en) * 1998-01-26 2000-05-09 Intel Corporation Coherent variable length reads which implicates multiple cache lines by a memory controller connected to a serial and a pipelined bus utilizing a plurality of atomic transactions
DE19849787C1 (de) * 1998-10-28 2000-02-24 Fresenius Medical Care De Gmbh Blutbehandlungsgerät
US6618777B1 (en) * 1999-01-21 2003-09-09 Analog Devices, Inc. Method and apparatus for communicating between multiple functional units in a computer environment
US6430641B1 (en) * 1999-05-04 2002-08-06 International Business Machines Corporation Methods, arbiters, and computer program products that can improve the performance of a pipelined dual bus data processing system
US6564340B1 (en) * 1999-11-18 2003-05-13 Honeywell International Inc. Fault tolerant virtual VMEbus backplane design
US6598106B1 (en) * 1999-12-23 2003-07-22 Lsi Logic Corporation Dual-port SCSI sub-system with fail-over capabilities
US6691257B1 (en) * 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6633996B1 (en) * 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6854072B1 (en) 2000-10-17 2005-02-08 Continuous Computing Corporation High availability file server for providing transparent access to all data before and after component failover
JP2003085127A (ja) * 2001-09-11 2003-03-20 Seiko Epson Corp デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器
US20040162928A1 (en) * 2003-02-18 2004-08-19 Hewlett-Packard Development Company, L.P. High speed multiple ported bus interface reset control system
US7099973B2 (en) * 2003-03-26 2006-08-29 Freescale Semiconductor, Inc. Method and system of bus master arbitration
KR100813256B1 (ko) * 2006-06-23 2008-03-13 삼성전자주식회사 버스 중재 장치 및 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245344A (en) * 1979-04-02 1981-01-13 Rockwell International Corporation Processing system with dual buses
FR2494010B1 (fr) * 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4473880A (en) * 1982-01-26 1984-09-25 Intel Corporation Arbitration means for controlling access to a bus shared by a number of modules
US4490785A (en) * 1982-05-07 1984-12-25 Digital Equipment Corporation Dual path bus structure for computer interconnection
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
US4503534A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for redundant operation of modules in a multiprocessing system
US4503535A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for recovery from failures in a multiprocessing system
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4535448A (en) * 1982-12-10 1985-08-13 At&T Bell Laboratories Dual bus communication system
US4607365A (en) * 1983-11-14 1986-08-19 Tandem Computers Incorporated Fault-tolerant communications controller system
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
US4695952A (en) * 1984-07-30 1987-09-22 United Technologies Corporation Dual redundant bus interface circuit architecture
US4982321A (en) * 1987-10-23 1991-01-01 Honeywell Inc. Dual bus system
US4979100A (en) * 1988-04-01 1990-12-18 Sprint International Communications Corp. Communication processor for a packet-switched network
FR2649224B1 (fr) * 1989-06-30 1995-09-01 Nec Corp Systeme de traitement de l'information capable de prendre facilement en charge le traitement d'un processeur defaillant

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012021A (ja) * 2005-06-01 2007-01-18 Sony Corp 情報処理装置および情報処理方法、並びにプログラム
US8412871B2 (en) 2005-06-01 2013-04-02 Sony Corporation Information processing apparatus, information processing method, and program
JP2009031932A (ja) * 2007-07-25 2009-02-12 Fujitsu Ltd 転送装置、転送装置を有する情報処理装置及び制御方法
WO2013168258A1 (ja) * 2012-05-10 2013-11-14 三菱電機株式会社 待機冗長二重化装置
JPWO2013168258A1 (ja) * 2012-05-10 2015-12-24 三菱電機株式会社 待機冗長二重化装置
JP2014056369A (ja) * 2012-09-12 2014-03-27 Hitachi Ltd 多重化制御システム

Also Published As

Publication number Publication date
US5345566A (en) 1994-09-06
JP3206006B2 (ja) 2001-09-04

Similar Documents

Publication Publication Date Title
JPH04241035A (ja) 二重化バス制御方法及び装置
US5255367A (en) Fault tolerant, synchronized twin computer system with error checking of I/O communication
EP0306244B1 (en) Fault tolerant computer system with fault isolation
US4907228A (en) Dual-rail processor with error checking at single rail interfaces
US4916704A (en) Interface of non-fault tolerant components to fault tolerant system
US5249187A (en) Dual rail processors with error checking on I/O reads
EP1667024B1 (en) Memory based cross compare for cross checked systems
JPH0531173B2 (ja)
JPH0812621B2 (ja) 情報転送方法及び装置
JP2012063828A (ja) 耐故障システム、マスタｆｔ制御ｌｓｉ、スレーブｆｔ制御ｌｓｉおよび耐故障制御方法
JPH06242979A (ja) 二重化コンピュータ装置
EP0596410B1 (en) Detection of command synchronisation error
JP2774675B2 (ja) バスコントローラ
JP3015537B2 (ja) 電子計算機の二重化方式
JP3015538B2 (ja) 電子計算機の二重化方式
JP3976958B2 (ja) 複数のマスタデバイスを有する冗長化装置及びバス制御権切り換え方法
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPH0581056A (ja) 電子計算機の二重化方式
JPH06124242A (ja) 二重化共有メモリ等価性保証方式
JPH09179836A (ja) 多重化計算機およびその障害検出処理方法
JPH04367958A (ja) バス同期多重系システムのダイレクトメモリアクセス装置
JPH0581058A (ja) 電子計算機の二重化方式
JPH08263318A (ja) 診断処理装置の同期システム
JPH02297238A (ja) マルチプロセツサの診断方式
JPH022179B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9