JPH02297238A - マルチプロセツサの診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主記憶装置および複数の中央プロセッサ部な
らびに複数の入出力プロセッサ部を備えるマルチプロセ
ッサの診断方式に関するものである。

〔従来の技術〕

複数の中央プロセッサ部および入出力プロセッサ部を備
えるマルチプロセッサ・システムにおいては、共用の主
記憶装置と各中央プロセッサ部との間をメモリバスによ
り接続すると共に、各中央プロセッサ部と各入出力プロ
セッサ部との間を入出力バスを介して接続しており、可
源投入時の起動に際しては、メモリバスを介して各中央
プロセッサ部が主記憶装置とｌｉ４次にデータ転送によ
る接続試験を行なうと共に、各中央プロセッサ部と各入
出力プロセッサ部とが入出力バスを介してｌ１ｋ−ｉ次
に同様の接続試験を行ない、これによりシステムとして
の自己豚断を行なうものとなっている。

〔発明が解決しようとする許題〕

しかし、前述の診断方式においては、各プロセッサ部と
各バスとの間が電気的に接続されたま＼であり、特に接
続状態の開放制御が行なわれておらず、若し、接続試験
により異常を生じた場合、各プロセッサ部に対して順次
に接続状態の開放制御を行ない、これにより障害部位の
検出を行なわねばならず、これの所要時間が大となり、
システムとして障害への対処が遅延する欠点を生じてい
る。

〔課題を解決するための手段〕

前述の課題を解決するため、本発明はつぎの手段により
構成するものとなっている。

すなわち、上述のマルチプロセッサの診断方式において
、接続試験中以外にはメモリバスおよび入出力バスとの
接続を各中央プロセッサ部および入出力プロセッサ部が
各々毎に開放するものとしている。

〔作用〕

したがって、接続試験中以外では、各プロセッサ部が各
バスとの接続を自動的に開放するものとなう、接続試験
によシ異常を生じても、他の影響が排除されているため
、障害部位の検出が速やかとなる。

〔実施例〕

以下、実施例を示すブロック図によって本発明の詳細な
説明する。

同図においては、主記憶装置（以下、ＭＭ）１と、複数
の中央プロセッサ部（以下、ＣＰＵ　）　２　ｓ〜２３
とがメモリバス３を介して接続されていると共に１人出
力制御を行なう複数の入出力プロセッサ部（以下、ＩＯ
Ｃ）　４　ｔ　＋　４２とが入出力バス５を介して接続
されており、これらの間のデータ転送は、優先順位を判
定のうえ、ＣＰＵ２＋〜２３およびｌ０Ｃ４１。

４２に対して各バス３．５の占有を許容するデータ転送
制御部（以下、ＰＣＵ）６の統制にしたがって行なうも
のとなっている。

また、ＣＰＵ２１〜２３は、ＣＰＵ２ｔを代表して示す
とおり、プロセッサ（以下、Ｐ）２１、キャッシュメモ
リ（以下、ＣＭ）２２、通信レジスタ（以下、ＣＲ）２
３、局部メモリ（以下、ＬＭ）２４、および、インター
フェイス（以下、ＩＦ）２５等により構成されておシ、
ｌ０Ｃ４ｓ　、４２は、ｌ０Ｃ４１を代表して示すとお
り、Ｆ４１　、　ＬＭ４２　、　ｌＦ４３、およびＣＲ
４４等によシ構成されている。

なお、ＣＰＵ　２１〜２３の０Ｍ２２　、　ＣＲ２３、
ｌＦ２４、および、ｌ０Ｃ４１＋　４２のｌＦ４３　、
　ＣＲ４４等は、データならびに各種信号の各バス３．
５に対する送出を図上省略したバスドライバを介して行
なうものとなっており、このバスドライバは、Ｆ２１．
４１の制御によ多使用時にのみイネーブルとなるが、こ
のほかの時はディスイネーブルとなり、この間において
は、各バス３，５との電気的接続が開放状態となる。

ここにおいて、電源の投入がなされると、ＣＰＵ２１〜
２３およびｌ０Ｃ４し４２のＦ２１．４１が動作を開始
し、ＬＭ２４．４２中のＲＯＭに格納されている自己診
断プログラムを実行し、各自の７リツプ７０ツブ回路、
レジスタ、０Ｍ２２．ＬＭ２４，４２中のＲＡＭ等に対
する自己チエツクを行ない、各々のバスドライバを開放
状態とじたま＼つぎの接続試験へ移行する。

ただし、ｌ０Ｃ４ｔ　＋　４２のＬＭ４２にはＲＯＭの
無い場合もあシ、この場合には、主導権を有するＣＰＵ
２１の制御にしたがい、ＭＭｌからｌ０Ｃ４１１４２の
ＬＭ４２へ自己診断プログラムがタウンロードされ、こ
れによ、ｊりＰ４１が自己チエツクを実行する。

各部の自己チエツクが終了すると、まず、ＣＰＵ２１が
バスドライバをイネーブルとしたうえＰＣＵ６に対しバ
ス占有の要求信号ＲＥＱ　、を送出し、これをＰＣＵ６
が許容すると許可信号ＡＣＫ、を返送するため、これに
応じてＣＰＵ２１がＭＭＩとの゛データ転送による接続
試験を行ない、これによシ、データの書込および読出し
、および、両データの比較を行なって一致、不一致のチ
エツクを行なう。

ついで、ＣＰＵ２．は、接続試験を終了すると、公知の
手法によｌ）　ＣＰＵ２２とのプロセッサ間通信を行な
い、これによシ、ＣＰＵ２２　に対し自己の接続試験終
了を通報の５え、ＣＰＵ２２からの応答を受信した後、
バスドライバを開放状態として待機する。

すると、ＣＰＵ２ｚは前述と同様にＰＣ’Ｕ６へ賛求信
月ＲＥＱ　２を送出し、ＰＣＵ６からの許可信号ＡＣＫ
。

に応じてＣＰＵ２．と同様の接続試験を行ない、これの
終了により、ＣＰＵ２□と同様にＣＰＵ２３へ接続試験
の終了を通報し、バスドライバを開放状態として待機す
る。

したがって、今度もＣＰＵ２３が要求信号ＲＥＱ　３お
よび許可信号ＡＣＫ３の送受を行なったうえ、同様の接
続試験を行ない、これの終了により接続試験終了をＣＰ
Ｕ２＋へ通報し、バスドライバを開放状態として待機す
る。

一方、ＣＰＵ２１は、ＣＰＵ　２　ｓの接続試験終了に
応じ、今度は、ｌ０Ｃ４＋のＬＭ４２ヘコマントヲロー
ドしてから、Ｐ４１へ割込みによる接続試験の開始指令
を与え、これによりｌ０Ｃ４＋へ前述と同様の接続試験
を行なわせる。

ｌ０Ｃ４，は、同様にＰＣＵ　６と要求信号ＲＥＱ４お
よび許可信号ＡＣＫ４の送受を行なったうえ、Ｍｌとの
接続試験を同様に行ない、これの終了にしたがい接続試
験終了をＣＰＵ２ｚへ通報し、バスドライバを開放状態
として待機する。

すると、ＣＰＵ　２　Ｉは、ついでｌ０Ｃ４２に対し同
様に接続試験開始指令を与えるため、これにしたかって
ｌ０Ｃ４□がｌ０Ｃ４＋と同様の接続試験を行ない、こ
れの終了に応じて接続試験終了をＣＰＵ２＋へ通報のう
え、バスドライバを開放状態として待機する。

以上によシ各部の自己診断および接続試験が終了すると
、各部はバスドライバを開放状態としたま＼待機し、外
部よシの指令またはデータに応じて所定の動作を開始す
る。

したがって、接続試験を実行中のもの以外は、バスドラ
イバの開放によシ各バス３，５がら電気的に切離されて
おり、これらが接続試験とは無関係になっているため、
接続試験により異常を生ずれば、自己またはＭＭＩのい
ずれか、または、双方間の布線に障害ありと判定できる
ため、隙古への対処が速やかとなる。

〔発明の効来〕

以上の説明によシ明らかなとお９本発明によれは、接続
試験中以外には、各プロセッサ部が各バスとの接続を開
放状態とすることにょシ、接続試験実行中のもの以外は
無関係となっておシ、接続試験による障害部位の検出が
容易となシ、システムとして障害への対処が速やかとな
るため、マルチプロセッサ・システムの蛤断において顕
著な効果が得られる。

【図面の簡単な説明】

図は本発明の実施例を示すブロック図である。 １・・争・主記憶部、２１〜２３・舎・・中央プ特ト出
願人 日本電気株式会社

Claims (1)

【特許請求の範囲】
1. 主記憶装置と、該主記憶装置とメモリバスを介して接続
   された複数の中央プロセッサ部と、該各中央プロセッサ
   部と入出力バスを介して接続された複数の入出力プロセ
   ッサ部とからなり、前記メモリバスを介して各中央プロ
   セッサ部が主記憶装置と順次にデータ転送による接続試
   験を行なうと共に、前記入出力バスを介して各中央プロ
   セッサ部と各入出力プロセッサ部とが順次にデータ転送
   による接続試験を行なうマルチプロセッサの診断方式に
   おいて、前記接続試験中以外にはメモリバスおよび入出
   力バスとの接続を前記各中央プロセッサ部および各入出
   力プロセッサ部が各々毎に開放することを特徴としたマ
   ルチプロセッサの診断方式。