JPH01209564A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01209564A JPH01209564A JP63035914A JP3591488A JPH01209564A JP H01209564 A JPH01209564 A JP H01209564A JP 63035914 A JP63035914 A JP 63035914A JP 3591488 A JP3591488 A JP 3591488A JP H01209564 A JPH01209564 A JP H01209564A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- central processing
- circuits
- processing circuit
- working
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 230000007257 malfunction Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 1
- 238000006467 substitution reaction Methods 0.000 abstract 1
- 230000005856 abnormality Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に複数の中央処理回路
を備えた情報処理装置に関する。
を備えた情報処理装置に関する。
従来、中央処理回路を備えた情報処理装置では、その中
央処理回路の動作の冗長性を確保するために同一の回路
構成を有する中央処理回路を複数個準備しておき、中央
処理回路の現用／予備構成をとっていた。
央処理回路の動作の冗長性を確保するために同一の回路
構成を有する中央処理回路を複数個準備しておき、中央
処理回路の現用／予備構成をとっていた。
しかし、上述した従来の現用／予備構成による情報処理
装置では、各中央処理回路のそれぞれごとに複数の同一
回路を備えることによってその回路動作の冗長性を確保
していたために、装置内に備える中央処理回路の数が増
えるに従いそれぞれに対する冗長回路も増えるため、装
置全体の規模が大きくなってしまうという欠点がある。
装置では、各中央処理回路のそれぞれごとに複数の同一
回路を備えることによってその回路動作の冗長性を確保
していたために、装置内に備える中央処理回路の数が増
えるに従いそれぞれに対する冗長回路も増えるため、装
置全体の規模が大きくなってしまうという欠点がある。
本発明の情報処理装置は、複数の中央処理回路を備えた
情報処理装置において、前記複数の中央処理回路の間で
相互にデータ情報の授受を行なうデータ接続手段と、前
記複数の中央処理回路の動作状態を監視し前記複数の中
央処理回路のうち任意の中央処理回路に動作異常が起き
た場合には前記データ接続手段を介して動作異常にある
前記中央処理回路の動作をその他の正常動作している前
記中央処理回路に代行させる監視制御回路とを含んでい
る。
情報処理装置において、前記複数の中央処理回路の間で
相互にデータ情報の授受を行なうデータ接続手段と、前
記複数の中央処理回路の動作状態を監視し前記複数の中
央処理回路のうち任意の中央処理回路に動作異常が起き
た場合には前記データ接続手段を介して動作異常にある
前記中央処理回路の動作をその他の正常動作している前
記中央処理回路に代行させる監視制御回路とを含んでい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図に示す実施例は３個の中央処理回路１〜３を備え
ている。各中央処理回路１〜３は装置内においてそれぞ
れ個有の動作を実行する。記憶回路および入出力回路４
．５．６は、それぞれ、中央処理回路１，２．３に接続
される。双方向のバッファ回路７，８．９は、それぞれ
、各中央処理回路１〜３のローカル・バス１１，２１．
３１とシステム・バス１００とを接続する。監視制御回
路１０は、各中央処理回路１〜３からの情報信号１２．
２２．３２を入力し、各中央処理回路１〜３の動作状態
を監視する。さらに、監視制御回路１０は、システムバ
ス１００のデータの授受を制御する。
ている。各中央処理回路１〜３は装置内においてそれぞ
れ個有の動作を実行する。記憶回路および入出力回路４
．５．６は、それぞれ、中央処理回路１，２．３に接続
される。双方向のバッファ回路７，８．９は、それぞれ
、各中央処理回路１〜３のローカル・バス１１，２１．
３１とシステム・バス１００とを接続する。監視制御回
路１０は、各中央処理回路１〜３からの情報信号１２．
２２．３２を入力し、各中央処理回路１〜３の動作状態
を監視する。さらに、監視制御回路１０は、システムバ
ス１００のデータの授受を制御する。
通常、各中央処理回路１〜３は、ローカルバス１１．２
１．３１にて各々に接続された記憶回路および入出力回
路４．５．６を利用して、各々の個有の動作を実行して
いる。各中央処理回路１゜２．３間にてデータ情報の授
受を行ないたい場合には、監視制御回路１０の制御信号
１３，１４゜２３．２４．３３．３４による制御の下に
、システムバス１００を介してデータ情報の授受を実行
している。
１．３１にて各々に接続された記憶回路および入出力回
路４．５．６を利用して、各々の個有の動作を実行して
いる。各中央処理回路１゜２．３間にてデータ情報の授
受を行ないたい場合には、監視制御回路１０の制御信号
１３，１４゜２３．２４．３３．３４による制御の下に
、システムバス１００を介してデータ情報の授受を実行
している。
次に、任意の中央処理回路１．２又は３に動作異常が起
きた場合について説明する。ここでは、代表例として、
中央処理回路１に動作異常が起きた場合について説明す
る。
きた場合について説明する。ここでは、代表例として、
中央処理回路１に動作異常が起きた場合について説明す
る。
、中央処理回路１に起きた動作異常は、情報信号１２か
ら、監視制御回路１０によって認識される。
ら、監視制御回路１０によって認識される。
中央処理回路１の動作異常を検出した監視制御回路１０
は、制御信号１３によって、中央処理回路１の動作を停
止させる。その後、記憶回路および入出力回路４は、監
視制御回路１０の制御の下に中央処理回路２．３に解放
され、中央処理回路２゜３の個有の動作の処理のあき時
間を利用して、中央処理回路１の個有の動作を中央処理
回路２．３が代行することになる。ここで、中央処理回
路２゜３には中央処理回路１の個有の動作に関する情報
が予め準備されているものとする。また、通常時、各中
央処理回路１〜３には、個有の動作の処理時間以外に、
他の中央処理回路の個有の動作を代行処理するのに必要
なあき時間が存在しているものとする。
は、制御信号１３によって、中央処理回路１の動作を停
止させる。その後、記憶回路および入出力回路４は、監
視制御回路１０の制御の下に中央処理回路２．３に解放
され、中央処理回路２゜３の個有の動作の処理のあき時
間を利用して、中央処理回路１の個有の動作を中央処理
回路２．３が代行することになる。ここで、中央処理回
路２゜３には中央処理回路１の個有の動作に関する情報
が予め準備されているものとする。また、通常時、各中
央処理回路１〜３には、個有の動作の処理時間以外に、
他の中央処理回路の個有の動作を代行処理するのに必要
なあき時間が存在しているものとする。
このようにして、中央処理回路１〜３のうち任意の中央
処理回路に動作異常が起きた場合にも、それ以外の正常
動作している中央処理回路がその動作を代行することが
可能となり、動作の冗長性を増すことができる。
処理回路に動作異常が起きた場合にも、それ以外の正常
動作している中央処理回路がその動作を代行することが
可能となり、動作の冗長性を増すことができる。
以上説明したように本発明は、情報処理装置内に有する
各中央処理回路の動作の冗長性を確保するために各中央
処理回路をそれぞれ別々に現用／予備構成とする必要が
なく、必要最小限の構成にて回路動作の冗長性の確保が
可能となり、したがて、中央処理回路の有効利用および
装置の小型化に大きな効果がある。
各中央処理回路の動作の冗長性を確保するために各中央
処理回路をそれぞれ別々に現用／予備構成とする必要が
なく、必要最小限の構成にて回路動作の冗長性の確保が
可能となり、したがて、中央処理回路の有効利用および
装置の小型化に大きな効果がある。
第１図は、本発明の一実施例のブロック図である。
１〜３・・・中央処理回路、４〜６・・・記憶回路およ
び入出力回路、７〜９・・・バッファ回路。１ｏ・・・
監視制御回路、１００・・・システムバス。
び入出力回路、７〜９・・・バッファ回路。１ｏ・・・
監視制御回路、１００・・・システムバス。
Claims (1)
- 複数の中央処理回路を備えた情報処理装置において、前
記複数の中央処理回路の間で相互にデータ情報の授受を
行なうデータ接続手段と、前記複数の中央処理回路の動
作状態を監視し前記複数の中央処理回路のうち任意の中
央処理回路に動作異常が起きた場合には前記データ接続
手段を介して動作異常にある前記中央処理回路の動作を
その他の正常動作している前記中央処理回路に代行させ
る監視制御回路とを含むことを特徴とする情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035914A JPH01209564A (ja) | 1988-02-17 | 1988-02-17 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035914A JPH01209564A (ja) | 1988-02-17 | 1988-02-17 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01209564A true JPH01209564A (ja) | 1989-08-23 |
Family
ID=12455299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035914A Pending JPH01209564A (ja) | 1988-02-17 | 1988-02-17 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01209564A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05115087A (ja) * | 1991-04-15 | 1993-05-07 | Hitachi Ltd | データ伝送装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340244A (en) * | 1976-09-27 | 1978-04-12 | Hitachi Ltd | On-line system constitution system |
| JPS5494253A (en) * | 1978-01-10 | 1979-07-25 | Toshiba Corp | Plurality of electronic computer systems |
| JPS58217060A (ja) * | 1982-06-11 | 1983-12-16 | Mitsubishi Electric Corp | 分散形計算機システムにおけるバツクアツプ方式 |
-
1988
- 1988-02-17 JP JP63035914A patent/JPH01209564A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340244A (en) * | 1976-09-27 | 1978-04-12 | Hitachi Ltd | On-line system constitution system |
| JPS5494253A (en) * | 1978-01-10 | 1979-07-25 | Toshiba Corp | Plurality of electronic computer systems |
| JPS58217060A (ja) * | 1982-06-11 | 1983-12-16 | Mitsubishi Electric Corp | 分散形計算機システムにおけるバツクアツプ方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05115087A (ja) * | 1991-04-15 | 1993-05-07 | Hitachi Ltd | データ伝送装置 |
| JP2771385B2 (ja) * | 1991-04-15 | 1998-07-02 | 株式会社日立製作所 | データ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777874A (en) | Programmable controller backup system | |
| EP0147046B1 (en) | Fault-tolerant communications controlller system | |
| US4631661A (en) | Fail-safe data processing system | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS638500B2 (ja) | ||
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPH0622020B2 (ja) | 二重化情報処理システムにおける周辺バス制御装置 | |
| JP2738148B2 (ja) | Ｃｐｕ装置 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS6040058B2 (ja) | 二重化バスのチエツク方法 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS6113627B2 (ja) | ||
| JPH08106400A (ja) | プロセス入出力装置を二重化した二重化制御装置 | |
| JPH02231603A (ja) | ２重化切換方式 | |
| JP2000347706A (ja) | プラント制御装置 | |
| JPS5850372B2 (ja) | デ−タ集配信処理システム | |
| JP3139160B2 (ja) | 二重化制御システムの制御切替方法 | |
| JP2931998B2 (ja) | コントローラシステム | |
| JPS59157759A (ja) | 二重化システム | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPH0157376B2 (ja) | ||
| JPS5868104A (ja) | 冗長化分散形制御装置 | |
| JPH07219628A (ja) | 分散形制御装置 | |
| JPS61264445A (ja) | 二重化デ−タ取込み方式 |