JPS58217060A - 分散形計算機システムにおけるバツクアツプ方式 - Google Patents
分散形計算機システムにおけるバツクアツプ方式Info
- Publication number
- JPS58217060A JPS58217060A JP57101007A JP10100782A JPS58217060A JP S58217060 A JPS58217060 A JP S58217060A JP 57101007 A JP57101007 A JP 57101007A JP 10100782 A JP10100782 A JP 10100782A JP S58217060 A JPS58217060 A JP S58217060A
- Authority
- JP
- Japan
- Prior art keywords
- computers
- computer
- control
- backup
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プロセス制御を分散して行う複数の電子計算
機を備えた分散形計算機システムにおけるバックアップ
方式に関するものである。
機を備えた分散形計算機システムにおけるバックアップ
方式に関するものである。
従来、この種の計算機システムにおけるバックアップ方
式を説明するものとして第１図に示すものがあった。図
において（１）と（２）はそれぞれ中央処理装置ＣＰＵ
とプロセス入出力装置を有し、プロセス制御を分散して
行う電子計算機で、データウェイ（８）により制御デー
タの交換が行われるようになっている。また、該電子計
算機（１）と（２）には、それぞれバックアップ用電子
計算機（１′〕と（２′）が備えられ通信回線（４）を
介してそれぞれ接続されてデュアルシステムを構成して
いる。
式を説明するものとして第１図に示すものがあった。図
において（１）と（２）はそれぞれ中央処理装置ＣＰＵ
とプロセス入出力装置を有し、プロセス制御を分散して
行う電子計算機で、データウェイ（８）により制御デー
タの交換が行われるようになっている。また、該電子計
算機（１）と（２）には、それぞれバックアップ用電子
計算機（１′〕と（２′）が備えられ通信回線（４）を
介してそれぞれ接続されてデュアルシステムを構成して
いる。
そして、二重化された電子計算機（１）と（１′〕及び
（２）と（２′）は、それぞれ入力振分装置（５）及び
（６）によシプロセス入力が振分けられて制御処理が行
われ、処理結果が出力切替装置（γ）及び（８）によシ
照合されていずれかの出力が送出されるようになってい
る。
（２）と（２′）は、それぞれ入力振分装置（５）及び
（６）によシプロセス入力が振分けられて制御処理が行
われ、処理結果が出力切替装置（γ）及び（８）によシ
照合されていずれかの出力が送出されるようになってい
る。
すなわち、第１図構成による分散形計算機システムにお
いては制御用データの交換がデータウェイ（８）によシ
行われ、二重化された電子計算機（１）と（１′）の計
算機システム及び電子計算機（２）と（２′）の計算機
システム間でプロセス制御が分散化されて行われる。こ
こで、例えば電子計算機（１）と（１′）のデュアル計
算機システムにおいて、□゛両省元に正常の時は電子計
算機（１）が制御を実行し制御出力を出力切替装置（７
）に出力しこの出力切替装置（７）で選択されてプロセ
スに出力される。この間計算機（１）で実行された中間
データは通信回線（４）を経由し計算機（１′）に取シ
込まれバックアップ用データとして編集される。そして
計算機（１）の故障時は計算機（１１）が上記バックア
ップ用データによ多制御を開始しその出力が出力切替装
置（７）により選択されてプロセスに出力される。また
、′電子計算機（２）と（２・）のデュアルシステムに
おいても同様に動作する。
いては制御用データの交換がデータウェイ（８）によシ
行われ、二重化された電子計算機（１）と（１′）の計
算機システム及び電子計算機（２）と（２′）の計算機
システム間でプロセス制御が分散化されて行われる。こ
こで、例えば電子計算機（１）と（１′）のデュアル計
算機システムにおいて、□゛両省元に正常の時は電子計
算機（１）が制御を実行し制御出力を出力切替装置（７
）に出力しこの出力切替装置（７）で選択されてプロセ
スに出力される。この間計算機（１）で実行された中間
データは通信回線（４）を経由し計算機（１′）に取シ
込まれバックアップ用データとして編集される。そして
計算機（１）の故障時は計算機（１１）が上記バックア
ップ用データによ多制御を開始しその出力が出力切替装
置（７）により選択されてプロセスに出力される。また
、′電子計算機（２）と（２・）のデュアルシステムに
おいても同様に動作する。
従来の分散形計算機システムにおけるバックアップ方式
は以上のように構成されているので、分散単位毎に計算
機が２台ずつ必要で、また、増設に対しても２台ずつの
単位で行う為、設置スペース及びコスト的に高価になる
という欠点を有していた。
は以上のように構成されているので、分散単位毎に計算
機が２台ずつ必要で、また、増設に対しても２台ずつの
単位で行う為、設置スペース及びコスト的に高価になる
という欠点を有していた。
そこで本発明は、上記のような従来のものの欠点を除去
する為になされたもので、分散単位の計算機を１台ずつ
とし、増設に対しても１台ずつの単位で行い得る分散形
計葬機システムにおけるバックアップ方式を提供するこ
とを目的としている。
する為になされたもので、分散単位の計算機を１台ずつ
とし、増設に対しても１台ずつの単位で行い得る分散形
計葬機システムにおけるバックアップ方式を提供するこ
とを目的としている。
以下、本発明の一実施例を図について説明すると、第２
図において、（１０）と（財）はそれぞれプロセス制御
を分散して行う電子計算機で、該各計算機には従来例の
ようなバックアップ用電子計算機は備えてなく、その代
シ内蔵する中央処理装置０１）と（２１）、及びプロセ
ス入出力装置（１２１と隣が分散化されて通信回線図を
介して相互にバックアップするようになっている。すな
わち、図において、ＡとＢの部分が制御における主機能
を担当する部分を示し、Ａ′とＢ′の部分がバックアッ
プ機能を示している。
図において、（１０）と（財）はそれぞれプロセス制御
を分散して行う電子計算機で、該各計算機には従来例の
ようなバックアップ用電子計算機は備えてなく、その代
シ内蔵する中央処理装置０１）と（２１）、及びプロセ
ス入出力装置（１２１と隣が分散化されて通信回線図を
介して相互にバックアップするようになっている。すな
わち、図において、ＡとＢの部分が制御における主機能
を担当する部分を示し、Ａ′とＢ′の部分がバックアッ
プ機能を示している。
また、（（資））は計算機叫、−間の制御データ交換用
データウェイ、閣はプロセス入力を２つの計算機叫と（
社）に振し分ける為の入力振分装置、（６１は２つの計
算機（１０）と（財）からのプロセス出力を選択して出
力する出力切替装置を示す。
データウェイ、閣はプロセス入力を２つの計算機叫と（
社）に振し分ける為の入力振分装置、（６１は２つの計
算機（１０）と（財）からのプロセス出力を選択して出
力する出力切替装置を示す。
したがって、第２図構成においては分散化された両者の
計算機αＯ）と働が共に正常な場合に、計算機（１０）
は自己の制御機能Ａを行い、他方、計算機（財）は自己
の制御機能Ｂを行う。しかして、この時、計算機叫は計
算機□□□のバックアップ機能Ｂｌとしても働き、通信
回線図を介し計算機（財）から制御機能Ｂ実行時の中間
データを受取シバツクアップ用に編集する。同様に、計
算機（財）は計算機Ｃｌ０）のバックアップ機能Ａ′と
しても働き通信回線図を介し計算機叫から制御機能ム実
行時の中間データを受取多バックアップ用に編集する。
計算機αＯ）と働が共に正常な場合に、計算機（１０）
は自己の制御機能Ａを行い、他方、計算機（財）は自己
の制御機能Ｂを行う。しかして、この時、計算機叫は計
算機□□□のバックアップ機能Ｂｌとしても働き、通信
回線図を介し計算機（財）から制御機能Ｂ実行時の中間
データを受取シバツクアップ用に編集する。同様に、計
算機（財）は計算機Ｃｌ０）のバックアップ機能Ａ′と
しても働き通信回線図を介し計算機叫から制御機能ム実
行時の中間データを受取多バックアップ用に編集する。
ここで、プロセスからの入力は入力振分装置−によシ分
散化されたそれぞれの計算機αＯ）と（財）に送られ出
力切替装置−によシ谷制御機能Ａ、Ｂによる出力が選択
されてプロセスに出力される。また、どちらか一方の計
算機が故障した場合には、Ａ、Ｂ両方の制御機能を正常
側の計算機が行い、出力切替装置−により正常側の出力
が選択されてプロセスに出力される。
散化されたそれぞれの計算機αＯ）と（財）に送られ出
力切替装置−によシ谷制御機能Ａ、Ｂによる出力が選択
されてプロセスに出力される。また、どちらか一方の計
算機が故障した場合には、Ａ、Ｂ両方の制御機能を正常
側の計算機が行い、出力切替装置−により正常側の出力
が選択されてプロセスに出力される。
なお、上記実施例ではバックアップ用データの為に通信
回線図を、また制御用データ交換の為にデータウェイ−
）を用いているが、どちらか一方の回線だけ用いて行っ
ても良く、またバックアップ用データ及び制御用データ
はプロセス入出力装置を介して通信しても良い。さらに
、上記実施例は ５一 本発明はこれに限定されることなく制御の分散単位が２
台以上の場合にも適用できるのは勿論である。
回線図を、また制御用データ交換の為にデータウェイ−
）を用いているが、どちらか一方の回線だけ用いて行っ
ても良く、またバックアップ用データ及び制御用データ
はプロセス入出力装置を介して通信しても良い。さらに
、上記実施例は ５一 本発明はこれに限定されることなく制御の分散単位が２
台以上の場合にも適用できるのは勿論である。
以上のように本発明によれば、プロセス制御が分散して
行われる分散形計算機システムにおいて複数台の計算機
を相互にバックアップをするように構成したので、信頼
性を向上できるとともに計算機の設置を低減することが
でき、全体として安価で、しかも設置スペースの縮小を
図ることができるという効果がある。
行われる分散形計算機システムにおいて複数台の計算機
を相互にバックアップをするように構成したので、信頼
性を向上できるとともに計算機の設置を低減することが
でき、全体として安価で、しかも設置スペースの縮小を
図ることができるという効果がある。
第１図は従来の分散形計算機システムにおけるバックア
ップ方式を説明する構成図、第２図は本発明の一実施例
によるバックアップ方式を説明する構成図である。 叫、（２）・・電子計算機 αηＩ （２１１・・中央処理装置 （尊、（財）・・プロセス入出力装置 （Ａ） ＃ （Ｂ）・・各計算機に分散された制御の主
機能を担当する部分 ６− （Ａ’ ） ｌ （Ｂ’ ）・・バックアップ機能を担
当する部分 −）・−人力振分装置 （００）・・出力切替装置 代理人 葛 野 倍 − ７− 第１図
ップ方式を説明する構成図、第２図は本発明の一実施例
によるバックアップ方式を説明する構成図である。 叫、（２）・・電子計算機 αηＩ （２１１・・中央処理装置 （尊、（財）・・プロセス入出力装置 （Ａ） ＃ （Ｂ）・・各計算機に分散された制御の主
機能を担当する部分 ６− （Ａ’ ） ｌ （Ｂ’ ）・・バックアップ機能を担
当する部分 −）・−人力振分装置 （００）・・出力切替装置 代理人 葛 野 倍 − ７− 第１図
Claims (1)
- 複数の電子計算機を備え、プロセス制御を分散化して行
うようにした分散形計算機システムにおいて、プロセス
制御を分散する各電子計算機を、他の電子計算機のうち
いずれかをバックアップする構成として相互にバックア
ップすることを特徴とする分散形計算機システムにおけ
るバックアップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101007A JPS58217060A (ja) | 1982-06-11 | 1982-06-11 | 分散形計算機システムにおけるバツクアツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101007A JPS58217060A (ja) | 1982-06-11 | 1982-06-11 | 分散形計算機システムにおけるバツクアツプ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58217060A true JPS58217060A (ja) | 1983-12-16 |
| JPS6259813B2 JPS6259813B2 (ja) | 1987-12-12 |
Family
ID=14289181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101007A Granted JPS58217060A (ja) | 1982-06-11 | 1982-06-11 | 分散形計算機システムにおけるバツクアツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58217060A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209564A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 情報処理装置 |
| DE9312739U1 (de) * | 1993-08-25 | 1993-10-07 | Siemens AG, 80333 München | Redundantes Automatisierungssystem |
| JPH11120017A (ja) * | 1997-10-20 | 1999-04-30 | Mitsubishi Electric Corp | 自動採番システム、二重系システム、クラスタシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874132A (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS5583943A (en) * | 1978-12-20 | 1980-06-24 | Toshiba Corp | Input/output control unit for electronic computer |
-
1982
- 1982-06-11 JP JP57101007A patent/JPS58217060A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874132A (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS5583943A (en) * | 1978-12-20 | 1980-06-24 | Toshiba Corp | Input/output control unit for electronic computer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209564A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 情報処理装置 |
| DE9312739U1 (de) * | 1993-08-25 | 1993-10-07 | Siemens AG, 80333 München | Redundantes Automatisierungssystem |
| JPH11120017A (ja) * | 1997-10-20 | 1999-04-30 | Mitsubishi Electric Corp | 自動採番システム、二重系システム、クラスタシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6259813B2 (ja) | 1987-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| GB2206714A (en) | Multiprocessing architecture | |
| JPS61296892A (ja) | マルチプロセツサ・システム | |
| JP3299315B2 (ja) | マルチプロセッサシステム | |
| JPS60173602A (ja) | 分散型プロセス制御装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JP2526480B2 (ja) | マルチプロセッサシステムにおける割込制御方法 | |
| JPH0346855B2 (ja) | ||
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JP2881234B2 (ja) | 疎結合マルチプロセッサシステム | |
| JPS60123953A (ja) | チャネル切り替え制御方式 | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
| JPS5734202A (en) | Data input and output method for electronic computer | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JPH05265920A (ja) | 拡張記憶装置データ転送方式 | |
| JPH0573506A (ja) | マルチプロセツサシステム | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS61184645A (ja) | 割込制御方式 | |
| JPS61165168A (ja) | 割り込み制御方式 | |
| GB1572419A (en) | Data processing system | |
| JPH05265984A (ja) | 高信頼化コンピュータシステムの割込み制御方法 | |
| JPH058901B2 (ja) | ||
| JPH03157264A (ja) | 列車運行管理システム用制御装置の構成方式 | |
| JPH03111945A (ja) | プログラマブル制御装置 |