JPS61139849A - デ−タ処理装置の冗長化システム - Google Patents
デ−タ処理装置の冗長化システムInfo
- Publication number
- JPS61139849A JPS61139849A JP59261383A JP26138384A JPS61139849A JP S61139849 A JPS61139849 A JP S61139849A JP 59261383 A JP59261383 A JP 59261383A JP 26138384 A JP26138384 A JP 26138384A JP S61139849 A JPS61139849 A JP S61139849A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputers
- memory
- microcomputer
- shared memory
- redundancy system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はデータ処理装置の冗長化システム、特に複数の
ＣＰＵを有するデータ処理装置の冗長化システムに関す
る。
ＣＰＵを有するデータ処理装置の冗長化システムに関す
る。
データ処理装置におけるデータの入出力には、独自のＣ
ＰＵを持ったマイクロコンピュータを用いることが多い
。この場合、故障時の安全性を考えて、複数のマイクロ
コンピュータを設けておき、システムに冗長度をあたえ
ることが一般に行なわれている。第２図に従来の冗長化
システムのブロック図を示す。
ＰＵを持ったマイクロコンピュータを用いることが多い
。この場合、故障時の安全性を考えて、複数のマイクロ
コンピュータを設けておき、システムに冗長度をあたえ
ることが一般に行なわれている。第２図に従来の冗長化
システムのブロック図を示す。
主コンピュータ１には２つのマイクロコンピュータ２−
１および２−２が接続されている。各マイクロコンピュ
ータにはそれぞれ大容但メモリ３−１および３−２が接
続、され、両マイクロコンピュータの間には共有メモリ
４が接続されている。
１および２−２が接続されている。各マイクロコンピュ
ータにはそれぞれ大容但メモリ３−１および３−２が接
続、され、両マイクロコンピュータの間には共有メモリ
４が接続されている。
また、各マイクロコンピュータはバスセレクタ５に接続
されており、バスセレクタ５はどれか１つのマイクロコ
ンピュータを選択してＩ／Ｏコントローラ６に接続する
。このＩ／Ｏコントローラ６を介して外部のプロセス７
とデータのやりとりが行なわれる。
されており、バスセレクタ５はどれか１つのマイクロコ
ンピュータを選択してＩ／Ｏコントローラ６に接続する
。このＩ／Ｏコントローラ６を介して外部のプロセス７
とデータのやりとりが行なわれる。
このようにマイクロコンピュータを２つ設けて冗長度を
もたせであるため、一方が故障した場合も機能に支障は
生じない。また、故障からの復帰時には、共有メモリ４
を介して大容量メモリの内容を転送コピーすることがで
き、メモリ内容の損傷も完全に復元することができる。
もたせであるため、一方が故障した場合も機能に支障は
生じない。また、故障からの復帰時には、共有メモリ４
を介して大容量メモリの内容を転送コピーすることがで
き、メモリ内容の損傷も完全に復元することができる。
（背崇技術の問題点）
従来の冗長化システムでは、各マイクロコンピュータご
とに大容量メモリを保有しているため、このメモリ内容
の照合や故障復帰時の転送に処理時間が貸されてしまう
。また、主コンピュータから直接大容量メモリをアクセ
スすることができないため、処理時間がそれだけ遅れる
ことになる。
とに大容量メモリを保有しているため、このメモリ内容
の照合や故障復帰時の転送に処理時間が貸されてしまう
。また、主コンピュータから直接大容量メモリをアクセ
スすることができないため、処理時間がそれだけ遅れる
ことになる。
このように従来のシステムでは冗長度をもたせるために
、本来のデータ処理機能が低下するという欠点があった
。
、本来のデータ処理機能が低下するという欠点があった
。
（発明の目的）
そこで本発明は本来のデータ処理機能を低下させること
、なしに冗長度をもたせることのできるデータ処理装置
の冗長化システムを提供することを目的とする。
、なしに冗長度をもたせることのできるデータ処理装置
の冗長化システムを提供することを目的とする。
本発明の特徴はデータ処理装置において、データ処理を
行う主コンピュータと、データ入出力を制御する複数の
マイクロコンピュータと、前記主コンピュータと前記複
数のマイクロコンピュータとの間に位置する共有メモリ
と、前記共有メモリに接続され処理すべきデータを記憶
する大容量メモリと、外部とデータのやりとりを行うＩ
／Ｏコントローラと、前記複数のマイクロコンピュータ
の１つを選択して前記Ｉ／Ｏコントローラに接続するバ
スセレクタと、を設け、本来のデータ処理機能を低下さ
せることなしに冗長度をもたせたことにある。
行う主コンピュータと、データ入出力を制御する複数の
マイクロコンピュータと、前記主コンピュータと前記複
数のマイクロコンピュータとの間に位置する共有メモリ
と、前記共有メモリに接続され処理すべきデータを記憶
する大容量メモリと、外部とデータのやりとりを行うＩ
／Ｏコントローラと、前記複数のマイクロコンピュータ
の１つを選択して前記Ｉ／Ｏコントローラに接続するバ
スセレクタと、を設け、本来のデータ処理機能を低下さ
せることなしに冗長度をもたせたことにある。
以下本発明を図示する実施例に基づいて説明する。第１
図は本発明に係る冗長化システムのブロック図である。
図は本発明に係る冗長化システムのブロック図である。
ここで第２図に示した従来のシステムと同一構成要素に
ついては同一符号で示しである。従来のシステムとの相
違点ｉ大容量メモリを各マイクロコンピュータごとに設
けたのではなく、共有メモリ４に単一の大容量メモリ３
を直接接続した点である。従って主コンピュータ１は共
有メモリ４を介して２つのマイクロコンピュータ２−１
．２−２、’および大官（イ）メモリ３に接続されるこ
とになる。各マイクロコンピュータは従来のシステムと
同様に、バスセレクタ５およびＩ／Ｏコントローラ６を
介して外部のプロセス７に接続される。
ついては同一符号で示しである。従来のシステムとの相
違点ｉ大容量メモリを各マイクロコンピュータごとに設
けたのではなく、共有メモリ４に単一の大容量メモリ３
を直接接続した点である。従って主コンピュータ１は共
有メモリ４を介して２つのマイクロコンピュータ２−１
．２−２、’および大官（イ）メモリ３に接続されるこ
とになる。各マイクロコンピュータは従来のシステムと
同様に、バスセレクタ５およびＩ／Ｏコントローラ６を
介して外部のプロセス７に接続される。
このようにマイクロコンピュータ自体は従来例と同様に
２つ設けて冗長度をもたせであるため、一方が故障した
場合も機能に支障は生じない。また、大容量メモリ３は
各マイクロコンピュータに共通した１つのメモリとなっ
ているため、従来のようにメモリ内容の照合や故障復帰
時の転送に処理時間が費されることがなく、更に主コン
ピュータ１はマイクロコンピュータを介さずに直接大容
量メモリ３をアクセスすることができ処理時間が向上す
る。
２つ設けて冗長度をもたせであるため、一方が故障した
場合も機能に支障は生じない。また、大容量メモリ３は
各マイクロコンピュータに共通した１つのメモリとなっ
ているため、従来のようにメモリ内容の照合や故障復帰
時の転送に処理時間が費されることがなく、更に主コン
ピュータ１はマイクロコンピュータを介さずに直接大容
量メモリ３をアクセスすることができ処理時間が向上す
る。
第１図の実施例では各マイクロコンピュータ２−１．２
−２からバスセレクタ５に故障信号線８−１．８−２が
設けられている。マイクロコンピュータ故障時にはこの
信号線を通じて故障信号がバスセレクタ５に送られる。
−２からバスセレクタ５に故障信号線８−１．８−２が
設けられている。マイクロコンピュータ故障時にはこの
信号線を通じて故障信号がバスセレクタ５に送られる。
バスセレクタ５は故障信号を受けたマイクロコンピュー
タの選択を以後行なわないようにする。このようにして
故障時の安全性が確保される。
タの選択を以後行なわないようにする。このようにして
故障時の安全性が確保される。
以上のとおり本発明によれば、データ処理装置の冗長化
システムにおいて、主コンピュータと複数のマイクロコ
ンピュータの間に共有メモリを設け、この共有メモリに
大容量メモリを接続するようにしたため、本来のデータ
ｌｌ！Ｘ理握能を低下させることなしに冗長度をもたせ
ることができる。
システムにおいて、主コンピュータと複数のマイクロコ
ンピュータの間に共有メモリを設け、この共有メモリに
大容量メモリを接続するようにしたため、本来のデータ
ｌｌ！Ｘ理握能を低下させることなしに冗長度をもたせ
ることができる。
第１図は本発明に係る冗長化システムのブロック図、第
２図は従来の冗長化システムのブロック図である。 １・・・主コンピュータ、２−１．２−２・・・マイク
ロコンピュータ、３−．３−Ｌ ３−２・・・大容量メ
モリ、４・・・共有メモリ、５・・・パスはレクタ、６
・・・［／Ｏコントローラ、７・・・プロセス。 ８−１．８−２・・・故障信号線。 出願人代理人 猪 股 清 第１図
２図は従来の冗長化システムのブロック図である。 １・・・主コンピュータ、２−１．２−２・・・マイク
ロコンピュータ、３−．３−Ｌ ３−２・・・大容量メ
モリ、４・・・共有メモリ、５・・・パスはレクタ、６
・・・［／Ｏコントローラ、７・・・プロセス。 ８−１．８−２・・・故障信号線。 出願人代理人 猪 股 清 第１図
Claims (1)
- 【特許請求の範囲】 １、データ処理を行なう主コンピュータと、データの入
出力を制御する複数のマイクロコンピュータと、前記主
コンピュータと前記複数のマイクロコンピュータとの間
に設けられた共有メモリと、前記共有メモリに接続され
処理すべきデータを記憶する大容量メモリと、外部とデ
ータのやりとりを行なうＩ／Ｏコントローラと、前記複
数のマイクロコンピュータの１つを選択して前記Ｉ／Ｏ
コントローラに接続するバスセレクタと、を備えること
を特徴とするデータ処理装置の冗長化システム。 ２、マイクロコンピュータが故障した場合に前記マイク
ロコンピュータが発生する故障信号に基づいて、バスセ
レクタが前記マイクロコンピュータ以外のマイクロコン
ピュータを選択することを特徴とする特許請求の範囲第
１項記載のデータ処理装置の冗長化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59261383A JPS61139849A (ja) | 1984-12-11 | 1984-12-11 | デ−タ処理装置の冗長化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59261383A JPS61139849A (ja) | 1984-12-11 | 1984-12-11 | デ−タ処理装置の冗長化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61139849A true JPS61139849A (ja) | 1986-06-27 |
Family
ID=17361084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59261383A Pending JPS61139849A (ja) | 1984-12-11 | 1984-12-11 | デ−タ処理装置の冗長化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0367323A (ja) * | 1989-08-04 | 1991-03-22 | Fujitsu Ltd | 入出力制御方式 |
-
1984
- 1984-12-11 JP JP59261383A patent/JPS61139849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0367323A (ja) * | 1989-08-04 | 1991-03-22 | Fujitsu Ltd | 入出力制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731364B2 (ja) | 多重化制御システム及びその多重化方法 | |
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JPS63231652A (ja) | 制御システムにおけるメモリコピ−方式 | |
| JPS6357823B2 (ja) | ||
| JPS6112580B2 (ja) | ||
| JPS593775B2 (ja) | バス要求処理装置 | |
| JP3033586B2 (ja) | 情報処理システム | |
| JPS638500B2 (ja) | ||
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPH0157376B2 (ja) | ||
| JPS6321217B2 (ja) | ||
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0217823B2 (ja) | ||
| JPH0212448A (ja) | 複合電子計算機システム | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS60123953A (ja) | チャネル切り替え制御方式 | |
| JPH09179836A (ja) | 多重化計算機およびその障害検出処理方法 | |
| JPS6349849A (ja) | デ−タ処理装置 | |
| JPH01116801A (ja) | 二重系切換方式 | |
| JPS5999554A (ja) | 電子計算機システムのフエイル・セ−フ回路 | |
| JPS6341104B2 (ja) | ||
| JPS60165191A (ja) | マルチプロセツサ構成をとる交換局のプログラムバツクアツプ方式 |