JPS6259813B2 - - Google Patents
Info
- Publication number
- JPS6259813B2 JPS6259813B2 JP57101007A JP10100782A JPS6259813B2 JP S6259813 B2 JPS6259813 B2 JP S6259813B2 JP 57101007 A JP57101007 A JP 57101007A JP 10100782 A JP10100782 A JP 10100782A JP S6259813 B2 JPS6259813 B2 JP S6259813B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- computers
- distributed
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000004886 process control Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、プロセス制御を分散して行う複数の
電子計算機を備えた分散形計算機システムにおけ
るバツクアツプ方式に関するものである。
電子計算機を備えた分散形計算機システムにおけ
るバツクアツプ方式に関するものである。
従来、この種の計算機システムにおけるバツク
アツプ方式を説明するものとして第１図に示すも
のがあつた。図において１と２はそれぞれ中央処
理装置CPUとプロセス入出力装置を有し、プロ
セス制御を分散して行う電子計算機で、データウ
エイ３により制御データの交換が行われるように
なつている。また、該電子計算機１と２には、そ
れぞれバツクアツプ用電子計算機１′と２′が備え
られ通信回線４を介してそれぞれ接続されてデユ
アルシステムを構成している。
アツプ方式を説明するものとして第１図に示すも
のがあつた。図において１と２はそれぞれ中央処
理装置CPUとプロセス入出力装置を有し、プロ
セス制御を分散して行う電子計算機で、データウ
エイ３により制御データの交換が行われるように
なつている。また、該電子計算機１と２には、そ
れぞれバツクアツプ用電子計算機１′と２′が備え
られ通信回線４を介してそれぞれ接続されてデユ
アルシステムを構成している。
そして、二重化された電子計算機１と１′及び
２と２′は、それぞれ入力振分装置５及び６によ
りプロセス入力が振分けられて制御処理が行わ
れ、処理結果が出力切替装置７及び８により照合
されていずれかの出力が送出されるようになつて
いる。
２と２′は、それぞれ入力振分装置５及び６によ
りプロセス入力が振分けられて制御処理が行わ
れ、処理結果が出力切替装置７及び８により照合
されていずれかの出力が送出されるようになつて
いる。
すなわち、第１図構成による分散形計算機シス
テムにおいては制御用データの交換がデータウエ
イ３により行われ、二重化された電子計算機１と
１′の計算機システム及び電子計算機２と２′の計
算機システム間でプロセス制御が分散化されて行
われる。ここで、例えば電子計算機１と１′のデ
ユアル計算機システムにおいて、両者共に正常の
時は電子計算機１が制御を実行し制御出力を出力
切替装置７に出力しこの出力切替装置７で選択さ
れてプロセスに出力される。この間計算機１で実
行された中間データは通信回線４を経由し計算機
１′に取り込まれバツクアツプ用データとして編
集される。そして計算機１の故障時は計算機１′
が上記バツクアツプ用データにより制御を開始し
その出力が出力切替装置７により選択されてプロ
セスに出力される。また、電子計算機２と２′の
デユアルシステムにおいても同様に動作する。
テムにおいては制御用データの交換がデータウエ
イ３により行われ、二重化された電子計算機１と
１′の計算機システム及び電子計算機２と２′の計
算機システム間でプロセス制御が分散化されて行
われる。ここで、例えば電子計算機１と１′のデ
ユアル計算機システムにおいて、両者共に正常の
時は電子計算機１が制御を実行し制御出力を出力
切替装置７に出力しこの出力切替装置７で選択さ
れてプロセスに出力される。この間計算機１で実
行された中間データは通信回線４を経由し計算機
１′に取り込まれバツクアツプ用データとして編
集される。そして計算機１の故障時は計算機１′
が上記バツクアツプ用データにより制御を開始し
その出力が出力切替装置７により選択されてプロ
セスに出力される。また、電子計算機２と２′の
デユアルシステムにおいても同様に動作する。
従来の分散形計算機システムにおけるバツクア
ツプ方式は以上のように構成されているので、分
散単位毎に計算機が２台ずつ必要で、また、増設
に対しても２台ずつの単位で行う為、設置スペー
ス及びコスト的に高価になるという欠点を有して
いた。
ツプ方式は以上のように構成されているので、分
散単位毎に計算機が２台ずつ必要で、また、増設
に対しても２台ずつの単位で行う為、設置スペー
ス及びコスト的に高価になるという欠点を有して
いた。
そこで本発明は、上記のような従来のものの欠
点を除去する為になされたもので、分散単位の計
算機を１台ずつとし、増設に対しても１台ずつの
単位で行い得る分散形計算機システムにおけるバ
ツクアツプ方式を提供することを目的としてい
る。
点を除去する為になされたもので、分散単位の計
算機を１台ずつとし、増設に対しても１台ずつの
単位で行い得る分散形計算機システムにおけるバ
ツクアツプ方式を提供することを目的としてい
る。
以下、本発明の一実施例を図について説明する
と、第２図において、１０と２０はそれぞれプロ
セス制御を分散して行う電子計算機で、該各計算
機には従来例のようなバツクアツプ用電子計算機
は備えてなく、その代り内蔵する中央処理装置１
１と２１、及びプロセス入出力装置１２と２２が
分散化されて通信回線４０を介して相互にバツク
アツプするようになつている。すなわち、図にお
いて、ＡとＢの部分が制御における主機能を担当
する部分を示し、A′とB′の部分がバツクアツプ
機能を示している。また、３０は計算機１０，２
０間の制御データ交換用データウエイ、５０はプ
ロセス入力を２つの計算機１０と２０に振り分け
る為の入力振分装置、６０は２つの計算機１０と
２０からのプロセス出力を選択して出力する出力
切替装置を示す。
と、第２図において、１０と２０はそれぞれプロ
セス制御を分散して行う電子計算機で、該各計算
機には従来例のようなバツクアツプ用電子計算機
は備えてなく、その代り内蔵する中央処理装置１
１と２１、及びプロセス入出力装置１２と２２が
分散化されて通信回線４０を介して相互にバツク
アツプするようになつている。すなわち、図にお
いて、ＡとＢの部分が制御における主機能を担当
する部分を示し、A′とB′の部分がバツクアツプ
機能を示している。また、３０は計算機１０，２
０間の制御データ交換用データウエイ、５０はプ
ロセス入力を２つの計算機１０と２０に振り分け
る為の入力振分装置、６０は２つの計算機１０と
２０からのプロセス出力を選択して出力する出力
切替装置を示す。
したがつて、第２図構成においては分散化され
た両者の計算機１０と２０が共に正常な場合に、
計算機１０は自己の制御機能Ａを行い、他方、計
算機２０は自己の制御機能Ｂを行う。しかして、
この時、計算機１０は計算機２０のバツクアツプ
機能B′としても働き、通信回線４０を介し計算機
２０から制御機能Ｂ実行時の中間データを受取り
バツクアツプ用に編集する。同様に、計算機２０
は計算機１０のバツクアツプ機能A′としても働
き通信回線４０を介し計算機１０から制御機能Ａ
実行時の中間データを受取りバツクアツプ用に編
集する。ここで、プロセスからの入力は入力振分
装置５０により分散化されたそれぞれの計算機１
０と２０に送られ出力切替装置６０により各制御
機能Ａ，Ｂによる出力が選択されてプロセスに出
力される。また、どちらか一方の計算機が故障し
た場合には、Ａ，Ｂ両方の制御機能を正常側の計
算機が行い、出力切替装置６０により正常側の出
力が選択されてプロセスに出力される。
た両者の計算機１０と２０が共に正常な場合に、
計算機１０は自己の制御機能Ａを行い、他方、計
算機２０は自己の制御機能Ｂを行う。しかして、
この時、計算機１０は計算機２０のバツクアツプ
機能B′としても働き、通信回線４０を介し計算機
２０から制御機能Ｂ実行時の中間データを受取り
バツクアツプ用に編集する。同様に、計算機２０
は計算機１０のバツクアツプ機能A′としても働
き通信回線４０を介し計算機１０から制御機能Ａ
実行時の中間データを受取りバツクアツプ用に編
集する。ここで、プロセスからの入力は入力振分
装置５０により分散化されたそれぞれの計算機１
０と２０に送られ出力切替装置６０により各制御
機能Ａ，Ｂによる出力が選択されてプロセスに出
力される。また、どちらか一方の計算機が故障し
た場合には、Ａ，Ｂ両方の制御機能を正常側の計
算機が行い、出力切替装置６０により正常側の出
力が選択されてプロセスに出力される。
なお、上記実施例ではバツクアツプ用データの
為に通信回線４０を、また制御用データ交換の為
にデータウエイ３０を用いているが、どちらか一
方の回線だけ用いて行つても良く、またバツクア
ツプ用データ及び制御用データはプロセス入出力
装置を介して通信しても良い。さらに、上記実施
例は制御の分散単位が２台の場合について述べた
が、本発明はこれに限定されることなく制御の分
散単位が２台以上の場合にも適用できるのは勿論
であり、複数の電子計算機を環状に相互にバツク
アツプするシステムが構成でき、分散形計算機シ
ステムにおいて、バツクアツプ用計算機自体の設
置必要性をなくし得る。
為に通信回線４０を、また制御用データ交換の為
にデータウエイ３０を用いているが、どちらか一
方の回線だけ用いて行つても良く、またバツクア
ツプ用データ及び制御用データはプロセス入出力
装置を介して通信しても良い。さらに、上記実施
例は制御の分散単位が２台の場合について述べた
が、本発明はこれに限定されることなく制御の分
散単位が２台以上の場合にも適用できるのは勿論
であり、複数の電子計算機を環状に相互にバツク
アツプするシステムが構成でき、分散形計算機シ
ステムにおいて、バツクアツプ用計算機自体の設
置必要性をなくし得る。
以上のように本発明によれば、プロセス制御を
分散化して行うようにした分散形計算機システム
において、プロセス制御を分散する各電子計算機
に内蔵する中央処理装置とプロセス入出力装置
を、自己のプロセス制御のための中央処理装置と
プロセス入出力装置の他に、他の電子計算機によ
るプロセス制御のための中央処理装置とプロセス
入出力装置に分散して、複数の電子計算機を相互
にバツクアツプするように構成したので、複数の
電子計算機を環状に相互にバツクアツプするシス
テムを構成でき、分散形計算機システムにおける
バツクアツプ用計算機自体の設置必要性をなくし
得て、全体として安価で、しかも設置スペースの
縮小を図ることができるという効果がある。
分散化して行うようにした分散形計算機システム
において、プロセス制御を分散する各電子計算機
に内蔵する中央処理装置とプロセス入出力装置
を、自己のプロセス制御のための中央処理装置と
プロセス入出力装置の他に、他の電子計算機によ
るプロセス制御のための中央処理装置とプロセス
入出力装置に分散して、複数の電子計算機を相互
にバツクアツプするように構成したので、複数の
電子計算機を環状に相互にバツクアツプするシス
テムを構成でき、分散形計算機システムにおける
バツクアツプ用計算機自体の設置必要性をなくし
得て、全体として安価で、しかも設置スペースの
縮小を図ることができるという効果がある。
第１図は従来の分散形計算機システムにおける
バツクアツプ方式を説明する構成図、第２図は本
発明の一実施例によるバツクアツプ方式を説明す
る構成図である。 １０，２０……電子計算機、１１，２１……中
央処理装置、１２，２２……プロセス入出力装
置、Ａ，Ｂ……各計算機に分散された制御の主機
能を担当する部分、A′，B′……バツクアツプ機
能を担当する部分、５０……入力振分装置、６０
……出力切替装置。
バツクアツプ方式を説明する構成図、第２図は本
発明の一実施例によるバツクアツプ方式を説明す
る構成図である。 １０，２０……電子計算機、１１，２１……中
央処理装置、１２，２２……プロセス入出力装
置、Ａ，Ｂ……各計算機に分散された制御の主機
能を担当する部分、A′，B′……バツクアツプ機
能を担当する部分、５０……入力振分装置、６０
……出力切替装置。
Claims (1)
- １ 複数の電子計算機を備え、プロセス制御を分
散化して行うようにした分散形計算機システムに
おいて、プロセス制御を分散する各電子計算機に
内蔵する中央処理装置とプロセス入出力装置を、
自己のプロセス制御のための中央処理装置とプロ
セス入出力装置の他に、他の電子計算機によるプ
ロセス制御のための中央処理装置とプロセス入出
力装置に分散して、複数の電子計算機を相互にバ
ツクアツプすることを特徴とする分散形計算機シ
ステムにおけるバツクアツプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101007A JPS58217060A (ja) | 1982-06-11 | 1982-06-11 | 分散形計算機システムにおけるバツクアツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57101007A JPS58217060A (ja) | 1982-06-11 | 1982-06-11 | 分散形計算機システムにおけるバツクアツプ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58217060A JPS58217060A (ja) | 1983-12-16 |
| JPS6259813B2 true JPS6259813B2 (ja) | 1987-12-12 |
Family
ID=14289181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57101007A Granted JPS58217060A (ja) | 1982-06-11 | 1982-06-11 | 分散形計算機システムにおけるバツクアツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58217060A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209564A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 情報処理装置 |
| DE9312739U1 (de) * | 1993-08-25 | 1993-10-07 | Siemens Ag | Redundantes Automatisierungssystem |
| JPH11120017A (ja) * | 1997-10-20 | 1999-04-30 | Mitsubishi Electric Corp | 自動採番システム、二重系システム、クラスタシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874132A (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS5583943A (en) * | 1978-12-20 | 1980-06-24 | Toshiba Corp | Input/output control unit for electronic computer |
-
1982
- 1982-06-11 JP JP57101007A patent/JPS58217060A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874132A (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS5583943A (en) * | 1978-12-20 | 1980-06-24 | Toshiba Corp | Input/output control unit for electronic computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58217060A (ja) | 1983-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| JPS6259813B2 (ja) | ||
| JPS575162A (en) | Redundant system controller | |
| EP0268342A1 (en) | Coordination of processing elements in a multiprocessor computer | |
| JPS62256156A (ja) | 待機２重化システムのシステムバス制御方法 | |
| JPS5518729A (en) | Parallel triple system constituting method of computer system | |
| JPS61296892A (ja) | マルチプロセツサ・システム | |
| JP3061998B2 (ja) | コンピュータのフォールト・トレラント方式 | |
| JPS6243408Y2 (ja) | ||
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPS60200334A (ja) | 電子計算機システムの表示装置 | |
| JPH0275055A (ja) | 多重計算機システムの主系，従系切換方法 | |
| JPH0462641A (ja) | マルチプロセッサシステム | |
| JPS5953583B2 (ja) | 切替装置 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPH05276244A (ja) | 局データファイルの作成処理方式 | |
| JPH03111945A (ja) | プログラマブル制御装置 | |
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JPS56162167A (en) | Switching system for dual computers | |
| JPS6214869B2 (ja) | ||
| JPH02244229A (ja) | システム管理方式 | |
| JPS582960A (ja) | タイムシエアリングシステム | |
| ADAMS et al. | Design of a data base computer based on a multimicroprocessor system(Final Report, Dec. 1985) | |
| JPS598005A (ja) | 多重化装置 | |
| JPH03211937A (ja) | 優先制御回路 |