JPH03111945A - プログラマブル制御装置 - Google Patents

プログラマブル制御装置

Info

Publication number
JPH03111945A
JPH03111945A JP1249618A JP24961889A JPH03111945A JP H03111945 A JPH03111945 A JP H03111945A JP 1249618 A JP1249618 A JP 1249618A JP 24961889 A JP24961889 A JP 24961889A JP H03111945 A JPH03111945 A JP H03111945A
Authority
JP
Japan
Prior art keywords
maintenance
interrupt
control unit
arithmetic control
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1249618A
Other languages
English (en)
Other versions
JP2682707B2 (ja
Inventor
Akio Toda
明男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1249618A priority Critical patent/JP2682707B2/ja
Publication of JPH03111945A publication Critical patent/JPH03111945A/ja
Application granted granted Critical
Publication of JP2682707B2 publication Critical patent/JP2682707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Debugging And Monitoring (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、演算制御部と、演算制御部に接続されたプ
ログラムを作成およびメンテナンスを行うメンテナンス
ツールとを備えたプログラマブル制御装置に関するもの
である。
[従来の技術] 第5図は、例えば“フォールト・トレラント・コンピュ
ータ”P171〜P2O2(日系エレクトロニクス19
83.5.9発行)に示された従来のプログラマブル制
御装置の構成を示すブロック図であり、図において、(
1)はプログラム作成あるいはメンテナンスを行うだめ
のメンテナンスツール、(2)はメンテナンスツール(
1)に接続されシステム全体のプログラムモジュールの
実行を管理するための管理部である。
また、(3a)〜(3n)は制御プログラムを機能単位
に分割したプログラムモジュールが収納されるローカル
メモリ(4a)〜(4n)を有する演算制御部、(5)
は入出力処理を行う110部である。
更に、(6)はシステム全体の共有メモリ、(7)は各
部を結ぶシステムバスである。
次に動作について説明する。
メンテナンスツール(1)で作成されたプログラムモジ
ュールを管理部(2)は各演算制御部(3a)〜(3n
)で実行するプログラムモジュールの機能単位グループ
に分割し、演算制御部(3a)〜(3n)が有すローカ
ルメモリ(4a)〜(4n)、共有メモリ(6)および
110部(5)にそのプログラムモジュールおよびデー
タを書き込む。
そして、演算制御部(3a)〜(3n)では格納された
プログラムモジュールによって実行開始時に必要なデー
タを共有メモリ(6)または110部(5)より読み出
し、逐次演算を実行し、その結果をプログラムモジュー
ルの完了と同時に共有メモリ(6)または110部(5
)に書き込む。
また、故障時の情報はメンテナンスツール(1)により
システムバス(7)を介して演算制御部(3a)〜(3
n)にアクセスすることにより得られる。
[発明が解決しようとする課題] 従来のプログラマブル制御装置は、以上のように構成さ
れているので、演算制御部が故障により停止した場合、
メンテナンスツールからのアクセスができなくなるため
、演算制御部の故障情報等のデータが得られないことが
あった。
この発明は、上記のような課題を解消するために成され
たもので、演算制御部が故障により停止した場合でも故
障情報等が得られ、かつデバッグ用プログラムが実行で
きるプログラマブル制御装置を得ることを目的とする。
[課題を解決するための手段] この発明に係わるプログラマブル制御装置は、演算制御
部とメンテナンスツールとを接続するメンテナンス用の
メンテナンスバスを有し、かつ演算制御部に、CPUが
停止した際に実行させるデバッグプログラムと、デバッ
グプログラムの先頭アドレスを示す割り込みテーブルと
、割り込みテーブルを参照するための割り込み信号2割
り込み信号を発生させるためのマスク設定信号および割
り込み設定信号を出力する割り込み設定部と、システム
バスまたはメンテナンスバスのいずれを介してメンテナ
ンスツールと接続するかを選択する選択手段とを有する
。そして、演算制御部のCPUが故障になり停止した場
合、システムバスが異常になった場合あるいはシステム
バスの負荷を上げずに演算制御部と通信する場合に、メ
ンテナンスバスを介してメンテナンスツールから演算制
御部の故障情報等をアクセスして、メンテナンスを行う
ことを特徴とするものである。
[作用コ この発明におけるプログラマブル制御装置は、演算制御
部のCPUが故障になり停止した場合、システムバスが
異常になった場合あるいはシステムバスの負荷を上げず
に演算制御部と通信する場合、割り込み設定部より割り
込み信号、マスク設定信号および割り込み設定信号を出
力し、割り込みテーブルを参照してデバッグプログラム
を実行し、メンテナンスバスを介してメンテナンスツー
ルから演算制御部の故障情報等をアクセスしてメンテナ
ンスを行う。
[実施例コ 以下、この発明の一実施例を図について説明する。
なお、前述した部分と同じ部分には同一符号を付して説
明を省略する。
第1図は本発明に係わるプログラマブル制御装置の構成
を示すブロック図であり、図において、(8)は演算制
御部(3a)〜(3n)と管理部(2)とメンテナンス
ツール(1)とを接続するメンテナンスバスである。
また、第2図は演算制御部(3n)の構成を示すプロッ
タ図であり、図において、(9)はマイクロプロセッサ
等により構成されたCPU。
(10)はCPU (9)に接続されて割り込み信号(
100)を出力する割込制御部である。
更に、(11)は割込制御部(10)に接続されて割込
制御部(10)に割り込み発生のためのマスク設定信号
(101)と割り込み設定信号(102)とを出力する
スイッチ等により構成された割込設定部、(12)はメ
ンテナンスバス(8)使用時に演算制御部(3a)〜(
3n)とメンテナンスツール(1)との通信を行う入出
力制御部である。
なお、マスク設定信号(1(l I)はCPU (9)
が停止状態のときに割り込みがマスクされている場合の
マスク解除あるいは割り込み信号(100)を任意の割
り込みに設定し、割り込み設定信号(102)はCPU
 (9)への割り込み信号(100)のタイミングをと
る。
そして、(13)はCPU (9)が故障状態になった
ときにメンテナンスバス(8)からの要求を受は付けて
要求された処理を実行するROM等で構成されるデバッ
グプログラム、(14)は割り込み信号(100)が入
力された時にデバッグプログラム(13)にジャンプさ
せる割り込みテーブルである。
なお、デバッグプログラム(13)は、第4図に示すよ
うに複数種類設定しておいてもよく、割り込みテーブル
(14)も、第3図に示すように複数種類設定しておい
てもよいがその数はデバッグプログラム(13)の数と
同じにしておく。
ついで、本実施例の作用について説明する。
メンテナンスツール(1)で作成されたプログラムモジ
ュールを管理部(2)は各演算制御部(3a)〜(3n
)で実行するプログラムモジュールの機能単位グループ
に分割し、演算制御部(3a)〜(3n)が有するロー
カルメモリ(4a) 〜(4n)、共有メモリ(6)お
よび110部(5)にそのプログラムモジュールおよび
データを書き込む。
そして、演算制御部(3a)〜(3n)では格納された
プログラムモジュールによって実行開始時に必要なデー
タを共有メモリ(6)または110部(5)より読み出
し、逐次演算を実行し、その結果をプログラムモジュー
ルの完了と同時に共有メモリ(6)または110部(5
)に書き込む。
また、演算制御部(3n)が重故障状態となりCPTJ
 (9)が停止してしまった場合、そのままの状態では
メンテナンスツール(1)から演算制御部(3n)に対
して故障情報を取ることができなくなるので、故障状態
に陥ったときに故障情報を読み取りメンテナンスバス(
8)と通信を行う機能を有するプログラムを初期状態時
にデバッグプログラム(13)に設定しておく。
更に、割り込みテーブル(14)には、CPU(9)に
割り込み信号(100)が人力された時にデバッグプロ
グラム(13)が実行されるようにデバッグプログラム
(13)の先頭アドレスを示すベクタを設定しておく。
演算制御部(3n)が重故障状態となりCPU(9)が
停止してしまった場合、割込設定部(11)から出力さ
れるマスク設定信号(101)により割込みマスクの解
除を行い、割り込み設定信号(102)を入力する。こ
れらのマスク設定信号(101) 、割り込み設定信号
(102)はデバッグプログラム(13a)〜(13m
)の内実行させたいものに合わせた信号として入力され
る。
そして、マスク設定信号(101)と割り込み設定信号
(102)とを入力された割込制御部(11)は、CP
U (9)へ割り込み信号(100)を出力する。
それから、CPU (9)は割り込みに対応して予め設
定されている割り込みテーブル(14)の内割り込みに
対応したものにしたがってデバッグプログラム(13)
のエリアにジャンプし、デバッグ用処理を実行する。
例えば、デバッグ用のプログラムをメンテナンスバス(
8)を使用して実行するように作っておけば、演算制御
部(3n)がシステムバス(7)から切り離された場合
でもメンテナンスツール(1)からメンテナンスバス(
8)を介して演算制御部(3n)に対して入出力制御部
(11)を経由して所望のデバッグプログラム(13)
により故障情報の採取が可能となる。
同様に、デバッグ用のプログラムの構成によりシステム
バス(7)からのアクセスも可能である。
なお、上述実施例においては、メンテナンスバス(8)
を別設したが、これに限らず、システムバス(7)の一
部をメンテナンスバスとしても良い。
また、上述実施例においては、割込設定部(11)をス
イッチにより構成したが、これに限らず、メンテナンス
バス(8)からの要求にしたがってマスク設定信号(1
01)や割り込み設定信号(102)を出力するように
しても良い。
更に、上述実施例においては、演算制御部(3a) 〜
(3n)のCPU (9)が停止した場合について説明
したが、本発明はそれ以外の場合でも同様の効果を得る
ことができる。
[発明の効果] 以上説明したように、この発明によれば演算制御部とメ
ンテナンスツールとを接続するメンテナンス用のメンテ
ナンスバスを有すると共に、演算制御部に種々の機能の
デバッグプログラムを実装し、それぞれのデバッグプロ
グラムに対応した割り込みを発生することによりデバッ
グプログラムが実行可能となるように構成したので、演
算制御部が重故障となり停止してしまったような場合で
もデバッグプログラムの実行によりメンテナンスツール
からのアクセスを可能として、演算制御部の故障情報等
のデータを得ることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例によるプログラマブル制御
装置の構成を示すブロック図、第2図は演算制御部の構
成を示すブロック図、第3図は割込みテーブルの構成を
示す図、第4図はデバッグプログラムの構成を示す図、
第5図は従来のプログラマブル制御装置の構成を示すブ
ロック図である。 図中、(1)はメンテナンスツール、(3a)〜(3n
)は演算制御部、(7)はシステムバス、(8)はメン
テナンスバス、(9)はCPU。 (10)は選択手段、(11)は割込設定部、(13)
はデバッグプログラム、(14)割込みテーブルである
。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  各部を制御するCPUを有しかつ制御プログラムが収
    納される演算制御部と、演算制御部にシステムバスを介
    して接続されたプログラムを作成すると共にメンテナン
    スを行うメンテナンスツールとを備えたプログラマブル
    制御装置において、前記演算制御部とメンテナンスツー
    ルとを接続するメンテナンス用のメンテナンスバスを設
    け、かつ演算制御部に、CPUが停止した際に実行させ
    るデバッグプログラムと、デバッグプログラムの先頭ア
    ドレスを示す割り込みテーブルと、割り込みテーブルを
    参照するための割り込み信号、割り込み信号を発生させ
    るためのマスク設定信号および割り込み設定信号を出力
    する割込設定部と、システムバスまたはメンテナンスバ
    スのいずれを介してメンテナンスツールと接続するかを
    選択する選択手段とを設け、演算制御部のCPUが故障
    になり停止した場合、システムバスが異常になった場合
    あるいはシステムバスの負荷を上げずに演算制御部と通
    信する場合に、メンテナンスバスを介してメンテナンス
    ツールから演算制御部の故障情報等をアクセスして、メ
    ンテナンスを行うことを特徴とするプログラマブル制御
    装置。
JP1249618A 1989-09-26 1989-09-26 プログラマブル制御装置 Expired - Fee Related JP2682707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1249618A JP2682707B2 (ja) 1989-09-26 1989-09-26 プログラマブル制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1249618A JP2682707B2 (ja) 1989-09-26 1989-09-26 プログラマブル制御装置

Publications (2)

Publication Number Publication Date
JPH03111945A true JPH03111945A (ja) 1991-05-13
JP2682707B2 JP2682707B2 (ja) 1997-11-26

Family

ID=17195708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1249618A Expired - Fee Related JP2682707B2 (ja) 1989-09-26 1989-09-26 プログラマブル制御装置

Country Status (1)

Country Link
JP (1) JP2682707B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217435A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 制御方法、情報処理装置及びストレージシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271153A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd 共通バス構造における診断方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271153A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd 共通バス構造における診断方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217435A (ja) * 2008-03-10 2009-09-24 Fujitsu Ltd 制御方法、情報処理装置及びストレージシステム
JP4644720B2 (ja) * 2008-03-10 2011-03-02 富士通株式会社 制御方法、情報処理装置及びストレージシステム

Also Published As

Publication number Publication date
JP2682707B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
US5313386A (en) Programmable controller with backup capability
EP0056060B1 (en) Data processing system
US5696983A (en) Decentralized system connected by individual buses and bus connection method
JPH03111945A (ja) プログラマブル制御装置
GB2146810A (en) Achieving redundancy in a distributed process control system
JP3394834B2 (ja) マルチプロセッサシステムを構成する装置のデバッグ方式
JPH0895610A (ja) プログラマブルコントローラ
JPH02118738A (ja) 二重化制御システムの異常レベルによる切換方式
JP2751941B2 (ja) 情報処理装置
JPH0650473B2 (ja) 複数プロセツサ内蔵型マイクロコンピユ−タ用エミユレ−タ
JP2000242317A (ja) プログラマブルコントローラ
JPS62160540A (ja) 二重化情報処理装置
JPS6162142A (ja) 入出力制御装置
JPS63158650A (ja) 情報処理装置
JPH0225198A (ja) 分散監視方式
JPH02133851A (ja) 通信制御装置
JPH1011102A (ja) 二重化方式
JPS62251934A (ja) Romに記憶したプログラムのデバツグ機能を有する制御装置
JPS6349959A (ja) 割込み入力制御方式
JPH05298220A (ja) Lanシステム
JPH01300364A (ja) マルチプロセッサ方式
JPS6194113A (ja) デジタル制御装置のモニタ−方式
JPH06223046A (ja) バストレース実行方法
JPH05274169A (ja) 計算機
JPS60157641A (ja) 優先選択方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees