JPS6194113A - デジタル制御装置のモニタ−方式 - Google Patents
デジタル制御装置のモニタ−方式Info
- Publication number
- JPS6194113A JPS6194113A JP59215651A JP21565184A JPS6194113A JP S6194113 A JPS6194113 A JP S6194113A JP 59215651 A JP59215651 A JP 59215651A JP 21565184 A JP21565184 A JP 21565184A JP S6194113 A JPS6194113 A JP S6194113A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- memory
- monitored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタル制御装置のモニター方式に関するも
のである。
のである。
第1図は従来のデジタル制御装置用モニター方式を示す
ブロック図であり、図において1は中央処理装置部(い
わゆるCPU )を備えた中央処理回路であり、2はこ
の中央処理回路1が実行する命令コードや処理データ乞
格納する記憶回路、6は被制御機器6の状態信号および
指令信号を入力する入力インターフェース回路、4は中
央処理回路1が演算して算出した被制御機器6への操作
信号を出力する出力インターフェース回路4である。
ブロック図であり、図において1は中央処理装置部(い
わゆるCPU )を備えた中央処理回路であり、2はこ
の中央処理回路1が実行する命令コードや処理データ乞
格納する記憶回路、6は被制御機器6の状態信号および
指令信号を入力する入力インターフェース回路、4は中
央処理回路1が演算して算出した被制御機器6への操作
信号を出力する出力インターフェース回路4である。
これらの回路は夫々共通母i5に接続され、この共通母
線5を介して各回路間のデータの授受が行わnる。なお
、この共通母線5は自明のように記憶回路2に搭載され
た記憶素子の番地あるいに入力および出刃インターフェ
ース回路6および4の機器番号7表わす複数のアドレス
線と、中央処理回路1が必要とする情報や演算結果が現
われる複数のデータ線と、中央処理回路1と記憶回路2
゜入力インタ−7エース回路3、出力インターフェース
回路4間のデータのやりとりが正しく行われるように準
備された複数のコントロール信号で講成されたものであ
る。
線5を介して各回路間のデータの授受が行わnる。なお
、この共通母線5は自明のように記憶回路2に搭載され
た記憶素子の番地あるいに入力および出刃インターフェ
ース回路6および4の機器番号7表わす複数のアドレス
線と、中央処理回路1が必要とする情報や演算結果が現
われる複数のデータ線と、中央処理回路1と記憶回路2
゜入力インタ−7エース回路3、出力インターフェース
回路4間のデータのやりとりが正しく行われるように準
備された複数のコントロール信号で講成されたものであ
る。
従来のデジタル制御装置のモニター方式は上記のように
溝底され、デジタル制御装置の動作状態を監視し、特に
被制御機器6等の異常発生時に異常個所をすみやかに発
見する為にはモニター回路によるモニター機能が非常に
有効である。第2図に示すデジタル制御装置の動作状態
を監視する従来の方法は、出刃インターフェース回路4
とは別個の機器番号乞割当てられた出力ポート回路7A
。
溝底され、デジタル制御装置の動作状態を監視し、特に
被制御機器6等の異常発生時に異常個所をすみやかに発
見する為にはモニター回路によるモニター機能が非常に
有効である。第2図に示すデジタル制御装置の動作状態
を監視する従来の方法は、出刃インターフェース回路4
とは別個の機器番号乞割当てられた出力ポート回路7A
。
あるいは記憶回路2とは別個の番地を有する記憶回路7
Bを備えるか、もしくは、その両者を備えたモニター回
路7を準備し、前記、出力ポート回路7Aに図示しない
LED等Z接続してモニターしたり、前記モニター用に
準備した記憶回路7Bに記憶さルた内容を、モニター回
路7に伝送線8を介して接続された読出装置9に転送す
ることで動作状態を監視する方法がとられている。
Bを備えるか、もしくは、その両者を備えたモニター回
路7を準備し、前記、出力ポート回路7Aに図示しない
LED等Z接続してモニターしたり、前記モニター用に
準備した記憶回路7Bに記憶さルた内容を、モニター回
路7に伝送線8を介して接続された読出装置9に転送す
ることで動作状態を監視する方法がとられている。
〔発明が解決しようとする問題点〕
上記のような従来のデジタル制御装置のモニター方式で
は、モニター用として準備した出力ポート回路7Aの機
器番号、あるいは記憶回路7Bの番地がモニター用とし
て当該番地とは別個に割当てられているため、モニター
したい情報を前記出力ポート回路7Aもしくは記憶回路
7Bに書込む為のプログラムを準備する必要があり、ま
たモニターしたい情報量によっては被制御機器乞制御す
るプログラムの実行時間ン圧迫し、さらに、モニター用
に準備したプログラムに組込んでいない情報をモニター
する必要が生じた場合、プログラムの変更が必要である
などの問題点があった。
は、モニター用として準備した出力ポート回路7Aの機
器番号、あるいは記憶回路7Bの番地がモニター用とし
て当該番地とは別個に割当てられているため、モニター
したい情報を前記出力ポート回路7Aもしくは記憶回路
7Bに書込む為のプログラムを準備する必要があり、ま
たモニターしたい情報量によっては被制御機器乞制御す
るプログラムの実行時間ン圧迫し、さらに、モニター用
に準備したプログラムに組込んでいない情報をモニター
する必要が生じた場合、プログラムの変更が必要である
などの問題点があった。
本発明は、係る問題点乞解決する為になさnたもので、
モニター用の記憶素子の番地ケデジタル制御装置が有し
ている機器番号あるいは番地と同一に設定すること′で
、モニター用として特別なプログラム乞必要としないデ
ジタル制御装置のモニター方式を得ることを目的とする
。
モニター用の記憶素子の番地ケデジタル制御装置が有し
ている機器番号あるいは番地と同一に設定すること′で
、モニター用として特別なプログラム乞必要としないデ
ジタル制御装置のモニター方式を得ることを目的とする
。
この発明に係るデジタル制御装置のモニター方式は、共
通母線に中央処理回路、記憶回路、入出力インターフェ
ース回路を接続し、これら記憶回路と入出力インターフ
ェース回路と同一の番地2有する一つ以上の記憶素子を
設けたものである。
通母線に中央処理回路、記憶回路、入出力インターフェ
ース回路を接続し、これら記憶回路と入出力インターフ
ェース回路と同一の番地2有する一つ以上の記憶素子を
設けたものである。
中央処理回路が、記憶回路及び入出力インターフェース
回路にアクセスする時、同時に記憶素子にもアクセスさ
れて情報が入力されるので、この記憶素子の状態YLE
D等でモニターする事により容易にモニターが可能とな
る。
回路にアクセスする時、同時に記憶素子にもアクセスさ
れて情報が入力されるので、この記憶素子の状態YLE
D等でモニターする事により容易にモニターが可能とな
る。
第1図は本発明の一実施例を示す要部構成図であり、1
1は記憶素子、12は機器番号デコーダ、16はモニタ
ーしたい機器番号等を切替るセレクターであり、5は第
2図と同様の共通母線を示す。
1は記憶素子、12は機器番号デコーダ、16はモニタ
ーしたい機器番号等を切替るセレクターであり、5は第
2図と同様の共通母線を示す。
上記のように講成されたデジタル制御装置のモニター方
式では、まずモニターしたい機器番号等をセレクター1
3でセットする。更に、セレクタ−13’Y、機器番号
デコーダ12が記憶回路2内の番地であるX番地にデー
タを書込むときと同じタイミングで信号WR”k発生す
るようセットする。
式では、まずモニターしたい機器番号等をセレクター1
3でセットする。更に、セレクタ−13’Y、機器番号
デコーダ12が記憶回路2内の番地であるX番地にデー
タを書込むときと同じタイミングで信号WR”k発生す
るようセットする。
こ九により中央処理回路1が記憶回路2のX番地へデー
タケ吉込む命令ケ実行したとき、前記データは記憶回路
2のX番地に書込寸れると同時に、機器番号デコーダ1
2がセレクター16からの機器番号と共通母線5からの
アドレスを照合し、一致した場合にWR倍信号発生し、
記憶素子11に送らルる。このことによジ前記データが
記憶素子11に記憶されるので、記憶素子11の出力に
図示しないLED等を接続することでモニターしたい機
器番号の機器に関する情報がモニターできる。
タケ吉込む命令ケ実行したとき、前記データは記憶回路
2のX番地に書込寸れると同時に、機器番号デコーダ1
2がセレクター16からの機器番号と共通母線5からの
アドレスを照合し、一致した場合にWR倍信号発生し、
記憶素子11に送らルる。このことによジ前記データが
記憶素子11に記憶されるので、記憶素子11の出力に
図示しないLED等を接続することでモニターしたい機
器番号の機器に関する情報がモニターできる。
同様にセレクタ−16乞入カインターフエース回路6か
ら中央処理回路1がデータを取込むときと同じタイミン
グでWR倍号が発生するようにセットすると、中央処理
回路1が入力インターフェース回路3からデータを取込
む命令馨実行したとき、入力インターフェース回路6か
らの情報は中央処理回路1に取込まれると同時に機器番
号デコーダ12からWR倍信号発生し記憶素子11にも
入力・fンクーフエース回路6からの情報が取込丑れモ
ニターできる。また、出力インターフェース回路4から
中央処理回路1が情報乞書込むときと同じタイミングで
、セレクター16がWR信号乞発生するようセットすn
ば、上記したと同様にして出刃インターフェース回路4
に書込まれる情報と同じ情報が記憶素子11に取込まれ
モニターすることができろ。
ら中央処理回路1がデータを取込むときと同じタイミン
グでWR倍号が発生するようにセットすると、中央処理
回路1が入力インターフェース回路3からデータを取込
む命令馨実行したとき、入力インターフェース回路6か
らの情報は中央処理回路1に取込まれると同時に機器番
号デコーダ12からWR倍信号発生し記憶素子11にも
入力・fンクーフエース回路6からの情報が取込丑れモ
ニターできる。また、出力インターフェース回路4から
中央処理回路1が情報乞書込むときと同じタイミングで
、セレクター16がWR信号乞発生するようセットすn
ば、上記したと同様にして出刃インターフェース回路4
に書込まれる情報と同じ情報が記憶素子11に取込まれ
モニターすることができろ。
なお、上記実施例において、モニターしたい情報の種類
および量が多い場合はそnらに応じて、前記、記憶素子
11、機器番号デコーダ12、セレクター16乞準備す
れば目的が達せらnるのは言う壕でもない。
および量が多い場合はそnらに応じて、前記、記憶素子
11、機器番号デコーダ12、セレクター16乞準備す
れば目的が達せらnるのは言う壕でもない。
この発明は以上説明したとおり、モニター回路乞デジタ
ル制御装許の記憶回路と同一の番地および入力インター
フェース回路、出刃インターフェース回路の機器番号と
同一の値にセットすることにより、モニター用として特
別のプログラムを準備する必要がなく、従って被制御機
器を制御するプログラムの実行時間には全く影響7与え
ず、さらに、プログラム変更なしで、異った情報を監視
できる効果がある。
ル制御装許の記憶回路と同一の番地および入力インター
フェース回路、出刃インターフェース回路の機器番号と
同一の値にセットすることにより、モニター用として特
別のプログラムを準備する必要がなく、従って被制御機
器を制御するプログラムの実行時間には全く影響7与え
ず、さらに、プログラム変更なしで、異った情報を監視
できる効果がある。
第1図は本発明の一実施例7示す要部ブロック図、第2
図に従来のデジタル制御装置のモニター方式2示すブロ
ック図である。 図において、1に中央処理回路、6は入力インターフェ
ース回路、4は出力インターフェース回路、5は共通母
線、6は被制御機器、7Bは記憶回路、11は記憶素子
である。 なお、各図中同一符号のものは同一または相凸部分を示
す。 特許出願人 三菱電機株式会社 第1図 第2図 ? 手続補正書(自発)
図に従来のデジタル制御装置のモニター方式2示すブロ
ック図である。 図において、1に中央処理回路、6は入力インターフェ
ース回路、4は出力インターフェース回路、5は共通母
線、6は被制御機器、7Bは記憶回路、11は記憶素子
である。 なお、各図中同一符号のものは同一または相凸部分を示
す。 特許出願人 三菱電機株式会社 第1図 第2図 ? 手続補正書(自発)
Claims (1)
- 共通母線と接続されて命令コードまたはデータを実行す
る中央処理回路と、前記共通母線に対し同様に接続され
、前記命令コードまたはデータを格納する記憶回路及び
被制御機器に対して被制御信号を授受する入力インター
フエース回路及び出力インターフエース回路と、前記記
憶回路と同一の番地あるいは、入力インターフエース回
路及び出力インターフエース回路と同一の番地を有する
一つ以上の記憶素子とを備えたデジタル制御装置のモニ
ター方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59215651A JPS6194113A (ja) | 1984-10-15 | 1984-10-15 | デジタル制御装置のモニタ−方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59215651A JPS6194113A (ja) | 1984-10-15 | 1984-10-15 | デジタル制御装置のモニタ−方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6194113A true JPS6194113A (ja) | 1986-05-13 |
Family
ID=16675928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59215651A Pending JPS6194113A (ja) | 1984-10-15 | 1984-10-15 | デジタル制御装置のモニタ−方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6194113A (ja) |
-
1984
- 1984-10-15 JP JP59215651A patent/JPS6194113A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030126404A1 (en) | Data processing system, array-type processor, data processor, and information storage medium | |
JPS6194113A (ja) | デジタル制御装置のモニタ−方式 | |
JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
EP0923010B1 (en) | Programmable controller | |
JPS62229454A (ja) | デ−タ処理装置の機能構成を変更する方法および装置 | |
JPS5941214B2 (ja) | 状態監視方式 | |
JP2695930B2 (ja) | インテリジェントi/oモジュール | |
JPH0337073Y2 (ja) | ||
JPH02133851A (ja) | 通信制御装置 | |
JP3106158B2 (ja) | 並列計算機装置 | |
SU1312589A1 (ru) | Устройство дл межмашинного обмена | |
JP2566139B2 (ja) | バスインタフエ−ス回路 | |
JPH01266651A (ja) | 半導体メモリ装置 | |
JPH03111945A (ja) | プログラマブル制御装置 | |
JPS63153655A (ja) | メモリアクセス制御方式 | |
JPH0329021A (ja) | プリンタサーバ | |
JPH0468459A (ja) | ディジタル信号処理装置 | |
JPH02301831A (ja) | ディジタル信号処理プロセッサ | |
JPH03147046A (ja) | データ処理装置 | |
JPH01209564A (ja) | 情報処理装置 | |
JPH05159042A (ja) | 画像処理装置 | |
JPH03250321A (ja) | 外部記憶部のコピー処理システム | |
JPH05207074A (ja) | Scsi装置 | |
JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
JPH04189052A (ja) | Crt装置のオンライン監視制御ソフトウェア |