JPH0337073Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、マイクロプロセツサ（以下「μP」
と称す）とLSI（Large Scale Integration）等の
ICとを接合するインターフエイス回路に関し、
特にμPの暴走時にLSIが誤動作しないようにフエ
イルセーフ化したインターフエイス回路に関す
る。

（従来の技術） 第３図は従来のμPとLSIのインターフエイス回
路の回路図である。図において、μPは例えばイ
ンテル社から供給される8085Aなる型式の素子
で、Ａ０〜Ａ１５は16本のアドレス信号線、10／
ＭはＨのときに信号の入出力を行なうIOを指定
し、ＬのときにμP内のメモリ空間を指定する信
号線、はＬのときにデータの読込みを行なう
リード信号、はＬのときにデータの書込みを
行なうライト信号、Ｓ１はデータを読込み中の場
合にＬを出力するステータス信号、AD０〜AD
７は８本のデータ信号線である。尚、8085Aでは
Ａ０〜Ａ７とAD０〜AD７とを同一信号線を用
いており、アドレスとデータとを時分割で切換え
て用いている。

LSIはマイクロプロセツサμPによつて制御され
る素子で、Ｅはイネーブル信号の印加されるイネ
ーブル端子で、イネーブル信号がＨのときは当該
素子の機能が動作し、Ｌのときは停止して、デー
タ授受の可否を定めている。Ｒ／はリードライ
ト信号の印加されるリードライト端子で、リード
ライト信号がＨのときは読込み動作をし、Ｌのと
きは書込み動作をする。DB０〜DB７は８本の
データの入出力を行うデータ端子である。

このμPとLSIを接続するインターフエイス回路
を次に説明する。図において、１はアドレス信号
Ａ０〜Ａ１５を復号するデータ、２はリード信号
RDとライト信号との和をとるオア回路、３
はデコーダ１とオア回路２との積をとるアンド回
路である。ステータス信号Ｓ１はリードライト指
定信号Ｒ／に接続され、LSIの動作がライトで
あるかリードであるかを制御する。データ信号線
AD０〜AD７はデータ端子DB０〜DB７とそれ
ぞれ接続され、データの授受で行なう。

このように構成された装置の動作を次に説明す
る。第４図はLSIの動作を説明する動作図で、(A)
はリード動作、(B)はライト動作を示している。リ
ード動作では、リードライト指定信号Ｒ／がＨ
に保持され、この時間内にイネーブル信号ＥをＨ
にし、データ端子DB０〜DB７にあらわれたデ
ータをリードする。

ライト動作では、リードライト指定信号Ｒ／
がＬに保持され、この時間内にイネーブル信号を
Ｈにし、データ端子DB０〜DB７にデータを出
力する。

第５図はμPの動作を説明する動作図である。
リード動作を行なう場合は、まずアドレス信号が
リードすべき対象のアドレスを確定すると共に、
ステータス信号Ｓ１がＨになりリードライト指定
信号Ｒ／をＨにしてLSIをリード動作させる。
次にリード信号をＬにして、イネーブル信号
ＥをＨにし、LSIからデータをリードする。この
ときライト信号はＨに保持されている。

ライト動作を行なう場合も、アドレス信号を確
定すると共にステータス信号Ｓ１をＬにし、リー
ドライト指定信号Ｒ／をＬにしてLSIをライト
動作させる。次にライト信号をＬにしてイネ
ーブル信号ＥをＨにし、LSIがデータのライトを
する。

（考案が解決しようとする問題点） μPとLSIの配置や、コネクタの制限等の理由で
ステータス信号Ｓ１とリードライト指定信号Ｒ／
Ｗとが接続できない場合がある。例えば、マイク
ロプロセツサμPが8085系で、LSIが6800系の場合
には、ステータス信号Ｓ１を利用することができ
ない。

このような場合に特定のアドレスをライト専用
とし、他のアドレスをリード専用にして、アドレ
ス信号Ａ０〜Ａ１５をリードライト指定信号Ｒ／
Ｗに接続することが行なわれる。接続されるアド
レス信号は、16本のうち１本だけを用いてもよ
く、また数本のアンドをとつて接続してもよい。

しかし、μPが暴走すると次の不都合を生ずる
虞れがある。μPはアドレス信号を出力すると、
リードライト指定信号Ｒ／がＨになりLSIはリ
ード動作をすることがある。他方μPはライト信
号をＬにしデータのライトを行なう。する
と、LSIは、リードしたデータとμPがライトした
データとが競合するために、劣化・破壊が生ずる
問題点があつた。

本考案はこのような問題点を解決したもので、
アドレス信号を用いてLSIの制御を行なうインタ
ーフエイス回路において、μPの暴走時にLSIを劣
化しないようにフエイルセーフ化したインターフ
エイス回路を実現することを目的とする。

（問題点を解決する手段） このような目的を達成する本考案は、リード動
作とライト動作の別を定めるリードライト信号の
印加されるリードライト端子Ｒ／と、データ授
受の可否を定めるイネーブル信号の印加されるイ
ネーブル端子Ｅとを有する集積回路IC、この集
積回路がデータの授受をするアドレスを指定する
アドレス信号Ａ０〜Ａ１５と、データのリードを
指示するリード信号と、データのライトを指
示するライト信号とを出力するマイクロプロ
セツサμPを接続するインターフエイス回路にお
いて、次の構成としたものである。

即ち、前記アドレス信号を復号するデコーダ
１、前記リードライト信号として用いられる、前
記アドレス信号の少なくとも一つの指定信号と、
前記リード信号と、前記ライト信号と、当該デコ
ーダで復号した信号との間の論理演算を行い、こ
の論理演算した信号を前記イネーブル端子に送る
論理回路４〜６を具備している。

そして、この論理回路は前記指定信号がリード
を指示しているときは、前記ライト信号がデータ
のライトを指示していてもデータの授受を禁止す
るイネーブル信号を発生することを特徴としてい
る。

（作用） 本考案の各構成要素はつぎの作用をする。指定
信号は、集積回路のリードライト動作の別を指定
するもので、ステータス信号に代えて用いられ
る。演算回路は集積回路にイネーブル信号を送つ
てデータ授受の可否を指定すると共に、指定信号
がリード動作を指定し、マイクロプロセツサがラ
イト動作を指示するような暴走状態においては、
データ授受を禁止するイネーブル信号を与えて、
装置の破損を防止する。

（実施例） 以下図面を用いて本考案を説明する。

第１図は本考案の一実施例を示す回路図であ
る。尚第１図において前記第３図と同一作用をす
るものには同一符号をつけ説明を省略する。

図において、アドレス信号Ａ０〜Ａ１５の少な
くとも１つは指定信号として、リードライト信号
Ｒ／に接続されている。尚指定信号は、アドレ
ス信号Ａ０〜Ａ１５の複数を用いて論理演算を行
なつたものでもよい。４は指定信号とライト信号
WRとの積をとるゲート回路、５はゲート回路４
とリード信号RDとの和をとるゲート回路、６は
ゲート回路５とデコーダ１との積をとるゲート回
路で、イネーブル信号Ｅに接続されている。ステ
ータス信号Ｓ１は無接続になつている。

このように構成された装置の動作を第２図に基
づいて説明する。第２図は第１図の装置の動作を
説明する動作図である。

まず、正常なリード動作では、アドレス信号が確
定すると共に指定信号を介してリードライト信号
Ｒ／がＨになり、リード動作を指示する。リー
ド信号がＬを出力し、対応するイネーブル信
号ＥがＨとなり、LSIはデータをリードする。

正常なライト動作では、アドレス信号が確定す
ると共に指定信号を介してリードライト信号Ｒ／
ＷがＬになり、ライト動作を指示する。ライト信
号がＬを出力し、対応するイネーブル信号Ｅ
がＨとなり、LSIはデータをライトする。

次にμPが暴走して異常な動作をした場合を説
明する。異常なリード動作では、アドレス信号が
確定すると共に指定信号を介してリードライト信
号Ｒ／がＬになり、ライト動作を指示する。

μPは誤つてリード信号をＬにし、対応する
イネーブル信号ＥはＨとなり、LSIはデータをリ
ードする。この場合に、μPはライト動作を指示
しているから、LSIはリード動作をしても、LSI
が劣化する虞れがない。もつとも、この場合にも
イネーブル信号がＬに保持されるようにゲート回
路４，５，６を構成してもよい。

異常なライト動作では、アドレス信号が確定す
ると共に指定信号を介してリードライト信号Ｐ／
ＷがＨになり、リード動作を指示する。μPは誤
つてライト信号をＬにするが、ゲート回路
４，５，６が有効に作用して、イネーブル信号Ｅ
はＬに保持され、データの授受を禁止する信号を
発生する。そこでLSIはデータの授受をしない。

尚、上記実施例においてμPは8085Aを例に説
明したが、本考案はこれに限定されるものではな
く、要するにμPのアドレス信号を用いてLSIのリ
ードライト動作の別を指定するものにおいて、ア
ドレス信号はLSIにリード動作を指示し、μPは
LSIにライト動作を命令した場合に、LSIはデー
タの授受をしないようにしたものであればよい。

（考案の効果） 以上説明したように、本考案によれば次のよう
な実用上の効果がある。

アドレス信号を用いてイネーブル信号を生成
してLSIに対してステータス信号に代えて送つ
ているので、マイクロプロセツサμPが8085系
でLSIが6800系の場合にも両者を接続すること
とができ、製造コストの低減に寄与する。

論理回路により、指定信号はLSIにリード動
作を指示しライト信号がライト動作を指示する
ようなマイクロプロセツサμPの暴走状態にお
いても、LSIのステータス授受を禁止している
ので、LSIの劣化・破壊が防止される。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図は第１図の装置の動作図、第３図は従来のイン
ターフエイス回路の回路図、第４図はLSIの動作
図、第５図はμPの動作図である。 Ａ０〜Ａ１５……アドレス信号、Ｅ……イネー
ブル信号、……リード信号、Ｒ／……リー
ドライト指定信号、……ライト信号、１……
デコーダ、４，５，６……論理回路。

Claims (1)

1. 【実用新案登録請求の範囲】 リード動作とライト動作の別を定めるリードラ
   イト信号の印加されるリードライト端子Ｒ／
   と、データ授受の可否を定めるイネーブル信号の
   印加されるイネーブル端子Ｅとを有する集積回路
   IC、 この集積回路がデータの授受をするアドレスを
   指定するアドレス信号Ａ０〜Ａ１５と、データの
   リードを指示するリード信号と、データのラ
   イトを指示するライト信号とを出力するマイ
   クロプロセツサμP、 を接続するインターフエイス回路において、 前記アドレス信号を復号するデコーダ１、 前記リードライト信号として用いられる前記ア
   ドレス信号の少なくとも一つの指定信号と、前記
   リード信号と、前記ライト信号と、当該デコーダ
   で復号した信号との間の論理演算を行い、この論
   理演算した信号を前記イネーブル端子に送る論理
   回路４〜６、 を具備し、 この論理回路は前記指定信号がリードを指示し
   ているときは、前記ライト信号がデータのライト
   を指示していてもデータの授受を禁止するイネー
   ブル信号を発生することを特徴とするフエイルセ
   ーフ化インターフエイス回路。