JPH02236647A - 変換装置 - Google Patents
変換装置Info
- Publication number
- JPH02236647A JPH02236647A JP1058508A JP5850889A JPH02236647A JP H02236647 A JPH02236647 A JP H02236647A JP 1058508 A JP1058508 A JP 1058508A JP 5850889 A JP5850889 A JP 5850889A JP H02236647 A JPH02236647 A JP H02236647A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- semiconductor device
- bus
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は書き込み可能な読み出し専用メモリ（以下Ｆ
ＲＯＭと称す）を有する半導体装置と、ＰＲＯＭ書き込
み装置とを接続するための変換装置に関するものである
。
ＲＯＭと称す）を有する半導体装置と、ＰＲＯＭ書き込
み装置とを接続するための変換装置に関するものである
。
第３図は従来の変換装置及びＦＲＯＭを有する半導体装
置、ＦＲＯＭ書き込み装置を示すブロック図である。図
において、（１ａ）〜（１ｃ）は番地情報を伝達するア
ドレスバスのうちの下位のもの、（２ａ）（２ｂ）はア
ドレスパスのうち上位のもの、（３ａ）〜（３ｃ）はデ
ータパス、（４ａ） （４ｂ）は制御信号パス、（５）
はＦＲＯＭ， （６）はＦＲＯＭを有する半導体装置、
（７）はＰＲＯＭ書き込み装置、（８》は従来の変換装
置である。
置、ＦＲＯＭ書き込み装置を示すブロック図である。図
において、（１ａ）〜（１ｃ）は番地情報を伝達するア
ドレスバスのうちの下位のもの、（２ａ）（２ｂ）はア
ドレスパスのうち上位のもの、（３ａ）〜（３ｃ）はデ
ータパス、（４ａ） （４ｂ）は制御信号パス、（５）
はＦＲＯＭ， （６）はＦＲＯＭを有する半導体装置、
（７）はＰＲＯＭ書き込み装置、（８》は従来の変換装
置である。
次に動作について説明する。半導体装＠（６）に内蔵さ
れたＦＲＯＭ（５）にＦＲＯＭ書き込み装置（７）より
データを書き込む場合、半導体装置（６）を変換装＠（
８）に接続し、さらに変換装＠（８）をＦＲＯＭ書き込
み装置（７）に接続する。ＦＲＯＭ書き込み装置（７冫
の入出力端子であるアドレスバス下位（ＩＣ），データ
バス（３Ｃ）、制御信号バス（４Ｃ）の信号はそれぞれ
変換装置（８）のアドレスバス下位（１ａ）、データバ
ス（３ａ）、制御信号パス（４ａ）を通じて、半導体装
置（６）のアドレスバス下位（ｌｂ）、データバス（３
ｂ） ，制御信号バス（４ｂ）に接続されている。通常
半導体装置（６）のアドレス空間はＦＲＯＭ書き込み装
置（７）のアドレス空間と等しいか、あるいはそれより
も広いため、ＰＲＯＭの配置されているアドレスをアク
セスするために、アドレスバス上位（２ｂ）には特定の
値が入力されなければならず、変換装Ｉｎ （８）のア
ドレスバス上位（１ａ）は固定された特定値を出力する
ようにつくられている。
れたＦＲＯＭ（５）にＦＲＯＭ書き込み装置（７）より
データを書き込む場合、半導体装置（６）を変換装＠（
８）に接続し、さらに変換装＠（８）をＦＲＯＭ書き込
み装置（７）に接続する。ＦＲＯＭ書き込み装置（７冫
の入出力端子であるアドレスバス下位（ＩＣ），データ
バス（３Ｃ）、制御信号バス（４Ｃ）の信号はそれぞれ
変換装置（８）のアドレスバス下位（１ａ）、データバ
ス（３ａ）、制御信号パス（４ａ）を通じて、半導体装
置（６）のアドレスバス下位（ｌｂ）、データバス（３
ｂ） ，制御信号バス（４ｂ）に接続されている。通常
半導体装置（６）のアドレス空間はＦＲＯＭ書き込み装
置（７）のアドレス空間と等しいか、あるいはそれより
も広いため、ＰＲＯＭの配置されているアドレスをアク
セスするために、アドレスバス上位（２ｂ）には特定の
値が入力されなければならず、変換装Ｉｎ （８）のア
ドレスバス上位（１ａ）は固定された特定値を出力する
ようにつくられている。
ＰＲＯＭｗき込み装置（７）の内部ａ番地にあるデータ
を半導体装置（６）の内部のＰＲＯＭ （５） （７）
（ Ｎ＋ ａ ）番地に書き込む場合、ＦＲＯＭ書き
込み装置（７）のアドレスバス上位（ＩＣ）にはａが出
力される。変換装置Ｎ （８）のアドレスバス下位（２ａ）は固定値７２Ｂ（た
だしＢはアドレス下位のビット数）を出力するようにな
っているとすると、半導体装置（６）のアドレス上位（
２ｂ）とアドレス下位（ｌｂ）はＮ−ｔ−ａが入力され
る。
を半導体装置（６）の内部のＰＲＯＭ （５） （７）
（ Ｎ＋ ａ ）番地に書き込む場合、ＦＲＯＭ書き
込み装置（７）のアドレスバス上位（ＩＣ）にはａが出
力される。変換装置Ｎ （８）のアドレスバス下位（２ａ）は固定値７２Ｂ（た
だしＢはアドレス下位のビット数）を出力するようにな
っているとすると、半導体装置（６）のアドレス上位（
２ｂ）とアドレス下位（ｌｂ）はＮ−ｔ−ａが入力され
る。
ＦＲＯＭ書き込み装置（７）のデータバス（３Ｃ）には
ａ番地内のデータが出力され、変換装置（８）のデータ
パス（３ａ）を通じて半導体装置（６）のデータパス（
３ｂ）に入力される。このとき，ＰＲＯＭｉき込み装置
（７）の制御信号バス（４Ｃ）には書き込みに対応した
信号が出力され、変換装置（８）の制御信号バス（４ａ
）を通じて、半導体装置（６）の制御信号パス（４ｂ）
に入力される。このようにして、ＦＲＯＭ書き込み装！
（７）のａ番地のデータは半導体装＠（６）のＦＲＯ
Ｍ（５）のＮ十ａ番地に書き込まれるため、ＦＲＯＭ書
き込み装置（７）の先頭番地ｂから最終番地Ｃまでのデ
ータは半導体装置（６）のＦＲＯＭ（５）のＮ＋ｂ番地
からＮ＋ｃまでに書き込まれる＠これを第４図に示す。
ａ番地内のデータが出力され、変換装置（８）のデータ
パス（３ａ）を通じて半導体装置（６）のデータパス（
３ｂ）に入力される。このとき，ＰＲＯＭｉき込み装置
（７）の制御信号バス（４Ｃ）には書き込みに対応した
信号が出力され、変換装置（８）の制御信号バス（４ａ
）を通じて、半導体装置（６）の制御信号パス（４ｂ）
に入力される。このようにして、ＦＲＯＭ書き込み装！
（７）のａ番地のデータは半導体装＠（６）のＦＲＯ
Ｍ（５）のＮ十ａ番地に書き込まれるため、ＦＲＯＭ書
き込み装置（７）の先頭番地ｂから最終番地Ｃまでのデ
ータは半導体装置（６）のＦＲＯＭ（５）のＮ＋ｂ番地
からＮ＋ｃまでに書き込まれる＠これを第４図に示す。
図中、（１ｐはＦＲＯＭ書き込み装置（７）のアドレス
空間、ｏ２は半導体装置（６）のアドレス空間である。
空間、ｏ２は半導体装置（６）のアドレス空間である。
従来の変換装置は以上のようにアドレスの変換値が固定
されていたので、半導体装置が複数のＰＲＯＭ領域を持
つ場合、最小番地と最大番地を包含するアドレス空間を
ＦＲＯＭ書き込み装置のアドレス空間としなければなら
ないため，ＦＲＯＭ領域以外の部分にも書き込みを行な
わなければならず、書き込み時間が長くなるなどの欠点
があり、まｔこアドレス空間が大きくなりすぎるとＦＲ
ＯＭ書き込み装置によっては対応できないものも出て来
るという問題もあり、またＦＲＯＭ領域別に作成したデ
ータをＦＲＯＭ書き込み装置内の所定の番地に再配置し
なければならないという問題点があった。
されていたので、半導体装置が複数のＰＲＯＭ領域を持
つ場合、最小番地と最大番地を包含するアドレス空間を
ＦＲＯＭ書き込み装置のアドレス空間としなければなら
ないため，ＦＲＯＭ領域以外の部分にも書き込みを行な
わなければならず、書き込み時間が長くなるなどの欠点
があり、まｔこアドレス空間が大きくなりすぎるとＦＲ
ＯＭ書き込み装置によっては対応できないものも出て来
るという問題もあり、またＦＲＯＭ領域別に作成したデ
ータをＦＲＯＭ書き込み装置内の所定の番地に再配置し
なければならないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、複数のＦＲＯＭ領域を持つ半導体装置に対し
、各々のＦＲＯＭ領域毎にデータの書き込みを可能にす
る変換装置を得ることを目的とする。
たもので、複数のＦＲＯＭ領域を持つ半導体装置に対し
、各々のＦＲＯＭ領域毎にデータの書き込みを可能にす
る変換装置を得ることを目的とする。
この発明に係る変換装置はＦＲＯＭ書き込み装置のアド
レス出力と半導体装置の入力との間に任意に設定可能な
アドレス変換回路を設けたものである。
レス出力と半導体装置の入力との間に任意に設定可能な
アドレス変換回路を設けたものである。
この発明における変換装置はＦＲＯＭ書き込み装置から
のアドレス出力を任意のアドレスに変換し、半導体装置
のアドレスバスに入力する。
のアドレス出力を任意のアドレスに変換し、半導体装置
のアドレスバスに入力する。
以下、この発明の一実施例を図について説明する。第１
図において、（１ａ）は変換装置（８）から半導体装置
（６）に出力されるアドレスバス下位、（１ｂ）は半導
体装置（６）のアドレスバス下位、（ＩＣ）はＰＲＯＭ
書き込み装置（７》のアドレス出力、（ｌのは変換装置
（８）のＦＲＯＭ書き込み装置（７》からのアドレスバ
ス入力、（２ａ） （２ｂ）はそれぞれ変換装置（８）
および半導体装置（６）のアドレスバス上位、（３ａ）
（３ｂ） （３ｃ）はそれぞれ変換装置（８）・半導
体装ｆｉｌ（６）およびＦＲＯＭ書き込み装置（７）の
データバス、（４ａ） −（４ｂ） ・（４Ｃ）はそれ
ぞれ変換装置（８）・半導体装置（６》およびＦＲＯＭ
書き込み装置（７》の制御信号バス、（５》は半導体装
置（６）に内蔵されたＦＲＯＭ、（６）は半導体装置、
（７）はＰＲＯＭ書き込み装置、（８）は変換装置、（
９）は変換装置（８）に内蔵されたアドレス変換回路、
σＱはアドレス変換回路（９）に対し任意の値を設定す
るスイッチである。
図において、（１ａ）は変換装置（８）から半導体装置
（６）に出力されるアドレスバス下位、（１ｂ）は半導
体装置（６）のアドレスバス下位、（ＩＣ）はＰＲＯＭ
書き込み装置（７》のアドレス出力、（ｌのは変換装置
（８）のＦＲＯＭ書き込み装置（７》からのアドレスバ
ス入力、（２ａ） （２ｂ）はそれぞれ変換装置（８）
および半導体装置（６）のアドレスバス上位、（３ａ）
（３ｂ） （３ｃ）はそれぞれ変換装置（８）・半導
体装ｆｉｌ（６）およびＦＲＯＭ書き込み装置（７）の
データバス、（４ａ） −（４ｂ） ・（４Ｃ）はそれ
ぞれ変換装置（８）・半導体装置（６》およびＦＲＯＭ
書き込み装置（７》の制御信号バス、（５》は半導体装
置（６）に内蔵されたＦＲＯＭ、（６）は半導体装置、
（７）はＰＲＯＭ書き込み装置、（８）は変換装置、（
９）は変換装置（８）に内蔵されたアドレス変換回路、
σＱはアドレス変換回路（９）に対し任意の値を設定す
るスイッチである。
次に動作について説明する。半導体装置（６）に内蔵さ
れ１こＦＲＯＭ（５）にＦＲＯＭ書き込み装置（７冫よ
りデータを書き込む場合、半導体装１Ｉｌ（６）を変換
装置（８）に接続し、さらに変換装置（８）をＦＲＯＭ
書き込み装置（７）に接続する。
れ１こＦＲＯＭ（５）にＦＲＯＭ書き込み装置（７冫よ
りデータを書き込む場合、半導体装１Ｉｌ（６）を変換
装置（８）に接続し、さらに変換装置（８）をＦＲＯＭ
書き込み装置（７）に接続する。
ＦＲＯＭ書き込み装置（７）の内部ａ番地にあるデータ
ヲ半導体装１！ （６） （７）内部のＦＲＯＭ （５
） ０）Ｍ＋ａ番地に書き込む場合、スイッチαＱを特
定の状態に設定する。アドレス変換回路（９）はスイッ
チαＱの上記の設定条件により、アドレスバス（１ｄ）
がａの値のとき、アドレスバス上位（２ａ）とアドレス
バス下位（１ ａ”）にＮ十ａが出力されるものとする
。ＦＲＯＭ書き込み装置（７）のアドレスバス（ＩＣ）
にａが、データパス（３Ｃ）にａ番地のデータが出力さ
れ、半導体装置（６）のアドレスバス上位（２ｂ） 、
アドレスバス下位（ｌｂ）にはＭ十ａが、データパス（
３ｂ）にはａ番地のデータが入力される。このようにし
て、ＦＲＯＭ書き込み装置（７）のａ番地のデータが半
導体装匝（６）の内部のＦＲＯＭ（５）のＭ＋ ａ番地
に書き込まれる１こめ、ＦＲＯＭ書き込み装置（７）の
先頭番地ｂから最終番地Ｃまでのデータは半導体装置（
６）のＦ ＲＯＭ （５）のＭ＋ｂ番地からＭ＋Ｃ番地
までに書き込まれる。
ヲ半導体装１！ （６） （７）内部のＦＲＯＭ （５
） ０）Ｍ＋ａ番地に書き込む場合、スイッチαＱを特
定の状態に設定する。アドレス変換回路（９）はスイッ
チαＱの上記の設定条件により、アドレスバス（１ｄ）
がａの値のとき、アドレスバス上位（２ａ）とアドレス
バス下位（１ ａ”）にＮ十ａが出力されるものとする
。ＦＲＯＭ書き込み装置（７）のアドレスバス（ＩＣ）
にａが、データパス（３Ｃ）にａ番地のデータが出力さ
れ、半導体装置（６）のアドレスバス上位（２ｂ） 、
アドレスバス下位（ｌｂ）にはＭ十ａが、データパス（
３ｂ）にはａ番地のデータが入力される。このようにし
て、ＦＲＯＭ書き込み装置（７）のａ番地のデータが半
導体装匝（６）の内部のＦＲＯＭ（５）のＭ＋ ａ番地
に書き込まれる１こめ、ＦＲＯＭ書き込み装置（７）の
先頭番地ｂから最終番地Ｃまでのデータは半導体装置（
６）のＦ ＲＯＭ （５）のＭ＋ｂ番地からＭ＋Ｃ番地
までに書き込まれる。
次に、ＦＲＯＭ書き込み装置（７）の内部ａ番地にある
データを半導体装置（６）のＦＲＯＭ（５）のＬ＋ａ番
地に書き込む場合、スイッチＯｆ）をもう１つの特定の
状態に設定する。アドレス変換回路（９）はスイッチα
Ｑの上記の設定条件により、アドレスノくス（１ｄ）が
ａのとき、アドレスバス上位（２ａ）とアドレスパス下
位（１ａ）にＬ＋ａが出力されるものとすると、ＦＲＯ
Ｍ書き込み装置（７）のａ番地のデータが半導体装置（
６）の内部のＦＲＯＭ（５）のＬ＋ａ番地に書き込まれ
るため、ＦＲＯＭ書き込み装置（７）の先頭番地ｂから
最終番地Ｃまでのデータは半導体装置（６）のＦＲＯＭ
（５）のＬ＋ｂ番地からＬ＋ｃ番地までに書き込まれる
。この状態を第２図に示す。図において、αリはＦＲＯ
Ｍ書き込み装置（７）のアドレス空間、＠は半導体装置
（６）のアドレス空間である◇ なお、上記実施例ではアドレス上位およびアドレス下位
を変換する場合を示したが、半導体装置のアドレス下位
はＦＲＯＭ書き込み装置（７）のアド１／スをそのまま
出力し、アドレス上位の値のみを切り換えられるように
してもよい。
データを半導体装置（６）のＦＲＯＭ（５）のＬ＋ａ番
地に書き込む場合、スイッチＯｆ）をもう１つの特定の
状態に設定する。アドレス変換回路（９）はスイッチα
Ｑの上記の設定条件により、アドレスノくス（１ｄ）が
ａのとき、アドレスバス上位（２ａ）とアドレスパス下
位（１ａ）にＬ＋ａが出力されるものとすると、ＦＲＯ
Ｍ書き込み装置（７）のａ番地のデータが半導体装置（
６）の内部のＦＲＯＭ（５）のＬ＋ａ番地に書き込まれ
るため、ＦＲＯＭ書き込み装置（７）の先頭番地ｂから
最終番地Ｃまでのデータは半導体装置（６）のＦＲＯＭ
（５）のＬ＋ｂ番地からＬ＋ｃ番地までに書き込まれる
。この状態を第２図に示す。図において、αリはＦＲＯ
Ｍ書き込み装置（７）のアドレス空間、＠は半導体装置
（６）のアドレス空間である◇ なお、上記実施例ではアドレス上位およびアドレス下位
を変換する場合を示したが、半導体装置のアドレス下位
はＦＲＯＭ書き込み装置（７）のアド１／スをそのまま
出力し、アドレス上位の値のみを切り換えられるように
してもよい。
また、上記実施例では２種類の異なるアドレスに変換す
る場合を示したが３種類以上のアドレスに変換できるよ
うにしてもよい。
る場合を示したが３種類以上のアドレスに変換できるよ
うにしてもよい。
以上のようにこの発明によれば、変換装置にアドレス変
換回路とその設定手段を設けたので、ＰＲ．ＯＭ書き込
み装置の内部のデータを半導体装置の内部のＦＲＯＭの
任意のアドレスに書き込むことができ、半導体装置が複
数のＦＲＯＭ領域を持つ場合、アドレス空間の小さいＦ
ＲＯＭ書き込み装置でも書き込みが可能になり、また書
き込み時間が削減でき、ＦＲＯＭ書き込み装置内のアド
レス空間に再配置する手間が省けるなどの効果がある。
換回路とその設定手段を設けたので、ＰＲ．ＯＭ書き込
み装置の内部のデータを半導体装置の内部のＦＲＯＭの
任意のアドレスに書き込むことができ、半導体装置が複
数のＦＲＯＭ領域を持つ場合、アドレス空間の小さいＦ
ＲＯＭ書き込み装置でも書き込みが可能になり、また書
き込み時間が削減でき、ＦＲＯＭ書き込み装置内のアド
レス空間に再配置する手間が省けるなどの効果がある。
第１図はこの発明の一実施例を示す変換回路のブロック
図、第２図は第１図ＦＲＯＭの書き込み状態を示すメモ
リ配置図、第３図は従来の変換回路のブロック図、第４
図は従来のＦＲＯＭｉき込み状態を示すメモリ配置図で
ある。 図において、（１ａ）〜（ＩＣ）はアドレスパス下位、
（２ａ） （２ｂ）はアドレスバス上位、（３ａ）〜（
３Ｃ）はデータバス、（４ａ）〜（４Ｃ）は制御信号バ
ス、（５）はＦ ＲＯＭ、（６）は半導体装置、（７）
はＦＲＯＭ書き込み装置、（８）は変換装置、（９）は
アドレス変換回路、ＯＯはスイッチ、αυはＰＲＯＭｉ
き込み装置のアドレス空間、（ロ）は半導体装置のアド
レス空間を示す。 なお、図中、同一符号は同一，又は相当部分を示す。
図、第２図は第１図ＦＲＯＭの書き込み状態を示すメモ
リ配置図、第３図は従来の変換回路のブロック図、第４
図は従来のＦＲＯＭｉき込み状態を示すメモリ配置図で
ある。 図において、（１ａ）〜（ＩＣ）はアドレスパス下位、
（２ａ） （２ｂ）はアドレスバス上位、（３ａ）〜（
３Ｃ）はデータバス、（４ａ）〜（４Ｃ）は制御信号バ
ス、（５）はＦ ＲＯＭ、（６）は半導体装置、（７）
はＦＲＯＭ書き込み装置、（８）は変換装置、（９）は
アドレス変換回路、ＯＯはスイッチ、αυはＰＲＯＭｉ
き込み装置のアドレス空間、（ロ）は半導体装置のアド
レス空間を示す。 なお、図中、同一符号は同一，又は相当部分を示す。
Claims (1)
- 特定の端子配置を有し、書き込み可能な読み出し専用メ
モリを有する半導体装置と、別の特定の端子配置を有す
る書き込み装置とを接続するための変換装置において、
条件を設定する手段及び上記条件設定の手段に接続され
上記書き込み装置からのアドレス入力を設定条件に応じ
た他のアドレスに変換するアドレス変換回路を備えたこ
とを特徴とする変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058508A JPH02236647A (ja) | 1989-03-10 | 1989-03-10 | 変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058508A JPH02236647A (ja) | 1989-03-10 | 1989-03-10 | 変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236647A true JPH02236647A (ja) | 1990-09-19 |
Family
ID=13086362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058508A Pending JPH02236647A (ja) | 1989-03-10 | 1989-03-10 | 変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227594A (ja) * | 1994-10-13 | 1996-09-03 | Lg Semicon Co Ltd | 不揮発性メモリ素子の書き込み方法及び装置 |
| US7114052B2 (en) | 2001-01-24 | 2006-09-26 | Fujitsu Limited | Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device |
-
1989
- 1989-03-10 JP JP1058508A patent/JPH02236647A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227594A (ja) * | 1994-10-13 | 1996-09-03 | Lg Semicon Co Ltd | 不揮発性メモリ素子の書き込み方法及び装置 |
| US7114052B2 (en) | 2001-01-24 | 2006-09-26 | Fujitsu Limited | Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02236647A (ja) | 変換装置 | |
| US5574932A (en) | One-chip microcomputer and program development/evaluation system therefor | |
| US4745581A (en) | LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system | |
| JPH0279294A (ja) | データ長変更可能メモリ | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPH0121383Y2 (ja) | ||
| US4841298A (en) | Bit pattern conversion system | |
| KR950003057Y1 (ko) | 명령/상태 정보 교환회로 | |
| JPH0337073Y2 (ja) | ||
| JP2716284B2 (ja) | 半導体集積回路 | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JPH05120146A (ja) | 記憶装置の解読防止方法 | |
| JPS63298650A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6298761A (ja) | 半導体装置 | |
| JPH05289938A (ja) | メモリアクセス装置 | |
| JPS6218946B2 (ja) | ||
| JPH03223950A (ja) | バス変換回路 | |
| JPH0246590A (ja) | メモリ装置 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH1153298A (ja) | メモリアドレスラッチ方式 | |
| JPS645397B2 (ja) | ||
| JPS61193252A (ja) | アドレス変換装置 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPS5863636U (ja) | スイツチ入力回路 |