JPS59128464A - 半導体集積回路のテスト入力回路 - Google Patents
半導体集積回路のテスト入力回路Info
- Publication number
- JPS59128464A JPS59128464A JP58003842A JP384283A JPS59128464A JP S59128464 A JPS59128464 A JP S59128464A JP 58003842 A JP58003842 A JP 58003842A JP 384283 A JP384283 A JP 384283A JP S59128464 A JPS59128464 A JP S59128464A
- Authority
- JP
- Japan
- Prior art keywords
- test
- shift register
- input terminal
- test input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路のテストモードの入力方法に関
する回路を提供することにある。
する回路を提供することにある。
最近、半導体集積回路が大規模となり、数多くの試験回
路が組み込まれ、テスト入力端子を使って、テストモー
ドを切り換え、試験を行ってきた。同様に集積回路と周
辺回路を接続する端子の数も多くなり、テストに使用で
きる端子の数が制限される場合がある。この場合、最小
限のテスト入力端子で複数のテストモードを生成するテ
スト入力回路が必要である。
路が組み込まれ、テスト入力端子を使って、テストモー
ドを切り換え、試験を行ってきた。同様に集積回路と周
辺回路を接続する端子の数も多くなり、テストに使用で
きる端子の数が制限される場合がある。この場合、最小
限のテスト入力端子で複数のテストモードを生成するテ
スト入力回路が必要である。
従来からあるテスト入力回路を第１図に示す。
図に於て、集積回路１の複数のテスト入力端子２をテス
ト入力信号３としてデコードしてテスト回路に使ってい
る。テストモードの種類が増えると、前記テスト入力端
子２の数が増え、通常使わないテスト端子を余計に設け
なければならない。また、集積回路をモールド（実装）
した場合、大きなパッケージが必要とされ、周辺回路の
増大とともに、コストの上昇の原因となってくる。
ト入力信号３としてデコードしてテスト回路に使ってい
る。テストモードの種類が増えると、前記テスト入力端
子２の数が増え、通常使わないテスト端子を余計に設け
なければならない。また、集積回路をモールド（実装）
した場合、大きなパッケージが必要とされ、周辺回路の
増大とともに、コストの上昇の原因となってくる。
本発明は上記事情に鑑みてなされたもので、テストモー
ドを入力する為の単一のテスト入力端子がシフトレジス
タの初段のデータ入力に接続されシステムリセット入力
端子を使って、テスト入力端子から前記シフトレジスタ
にデータを書き込みシフトレジスタから取り出すことの
できる出力信号をテスト入力として取り扱うことにより
、１個のテスト入力端子から複数のテスト入力を生成す
るテスト入力回路を提供することを目的とする。
ドを入力する為の単一のテスト入力端子がシフトレジス
タの初段のデータ入力に接続されシステムリセット入力
端子を使って、テスト入力端子から前記シフトレジスタ
にデータを書き込みシフトレジスタから取り出すことの
できる出力信号をテスト入力として取り扱うことにより
、１個のテスト入力端子から複数のテスト入力を生成す
るテスト入力回路を提供することを目的とする。
以下、図面を参照して本発明の一実施例を説明する。第
２図に示すテスト入力回路に於て、集積回路１１は、単
一のテスト入力端子１２′ｆｉ：もち、概テスト入力端
子はシフトレジスタ１６の初段のデータ入力に接続され
ている。またリセット入力端子１４は、シフトレジスタ
１６の全段のクロック入力に並列に接続されている。シ
フトレジスタ１６はリセット入力端子１４の信号が”
Ｌ ＯＷ ”レベルでデータを入力し、′ｔＨ工１１’
Ｈ”、、レベルに切り換わる時にデータを出力するもの
とする。
２図に示すテスト入力回路に於て、集積回路１１は、単
一のテスト入力端子１２′ｆｉ：もち、概テスト入力端
子はシフトレジスタ１６の初段のデータ入力に接続され
ている。またリセット入力端子１４は、シフトレジスタ
１６の全段のクロック入力に並列に接続されている。シ
フトレジスタ１６はリセット入力端子１４の信号が”
Ｌ ＯＷ ”レベルでデータを入力し、′ｔＨ工１１’
Ｈ”、、レベルに切り換わる時にデータを出力するもの
とする。
テスト入力端子１２にデータ（１１ＨＩＧＨ”レベル又
は’ＬＯＷ”レベル）を与え、リセット入力端子１４を
“ＬＯＷ”レベルから”ＨＩＧＨ”レベルに切り換え、
シフトレジスタ１６にデータを書き込み、これを複数回
繰り返してシフトレジスタ１３の全段にデータを書き込
む。書き込まれたデータはシフトレジスタ１３の各段か
ら出力され、この出力信号１５をテスト入力として利用
することにより、複数のテストモードを生成することが
できる。
は’ＬＯＷ”レベル）を与え、リセット入力端子１４を
“ＬＯＷ”レベルから”ＨＩＧＨ”レベルに切り換え、
シフトレジスタ１６にデータを書き込み、これを複数回
繰り返してシフトレジスタ１３の全段にデータを書き込
む。書き込まれたデータはシフトレジスタ１３の各段か
ら出力され、この出力信号１５をテスト入力として利用
することにより、複数のテストモードを生成することが
できる。
尚、前述した実施例に於て、通常の集積回路の使われ方
の場合、リセット人力１４を１回のみ変化させた場合、
シフトレジスタ１６の出力信号１５の値が定まらない場
合がある。この様な欠点を改善した一実施例を図３に示
す。テスト入力端子１２とリセット入力端子１４及びシ
フトレジスタ１３の構成及び働きは前述の実施例と同様
であり、説明は省略する。改良点は、シフトレジスタ１
６の各段の出力信号１５とテスト入力端子１２の直接入
力信号との論理積の信号１６をテスト入力として利用す
ることにより、単にテスト入力端子１２に“Ｉ＋ＯＷ’
レベルを与えることにより、通常の使用例で、テスト回
路の機能を取り除くモードを作り出すことができ、回路
構成も簡単にすることかできる。
の場合、リセット人力１４を１回のみ変化させた場合、
シフトレジスタ１６の出力信号１５の値が定まらない場
合がある。この様な欠点を改善した一実施例を図３に示
す。テスト入力端子１２とリセット入力端子１４及びシ
フトレジスタ１３の構成及び働きは前述の実施例と同様
であり、説明は省略する。改良点は、シフトレジスタ１
６の各段の出力信号１５とテスト入力端子１２の直接入
力信号との論理積の信号１６をテスト入力として利用す
ることにより、単にテスト入力端子１２に“Ｉ＋ＯＷ’
レベルを与えることにより、通常の使用例で、テスト回
路の機能を取り除くモードを作り出すことができ、回路
構成も簡単にすることかできる。
尚、本発明に於ける実施例に於て、リセット入力端子は
、テスト入力端子１２以外の他の入力端子に置き換える
ことができ、また、信号のレベルも応用例に従って変更
することができる。
、テスト入力端子１２以外の他の入力端子に置き換える
ことができ、また、信号のレベルも応用例に従って変更
することができる。
以上、説明した様に、本発明によれば、集積回路の試験
を、単一のテスト入力端子と他の入力端子を使って、複
数のテストモードの試験をすることができ、周辺回路構
成を複雑とすることなく、コストダウンを図り得る集積
回路のテスト回路を提供できる。
を、単一のテスト入力端子と他の入力端子を使って、複
数のテストモードの試験をすることができ、周辺回路構
成を複雑とすることなく、コストダウンを図り得る集積
回路のテスト回路を提供できる。
第１図は、従来のテスト入力回路図、第２図は本発明の
一実施例に係るテスト入力回路図、第３図は本発明の他
の一実施例に係るテスト入力回路図である。 １１は集積回路、１２はテスト入力端子、１３はシフト
レジスタ、１４はリセット入力端子、１５はシフトレジ
スタの各段の出力信号である。 第 １図 第２図
一実施例に係るテスト入力回路図、第３図は本発明の他
の一実施例に係るテスト入力回路図である。 １１は集積回路、１２はテスト入力端子、１３はシフト
レジスタ、１４はリセット入力端子、１５はシフトレジ
スタの各段の出力信号である。 第 １図 第２図
Claims (1)
- 半導体集積回路の試験を行う為の単一のテスト入力端子
と他の入力端子を使って、複数のテストモードパターン
を生成する為、前記テスト入力回路が直列接続されたシ
フトレジスタの初段のデータ入力に接続され、前記能の
入力端子がシフトレジスタのクロック入力に接続され、
前記テスト入力端子からシフトレジスタにデータを書き
込み、シフトレジスタの出力をデコードして複数のテス
トモードを生成することを特徴とした半導体集積回路の
テスト入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003842A JPS59128464A (ja) | 1983-01-13 | 1983-01-13 | 半導体集積回路のテスト入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003842A JPS59128464A (ja) | 1983-01-13 | 1983-01-13 | 半導体集積回路のテスト入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59128464A true JPS59128464A (ja) | 1984-07-24 |
Family
ID=11568434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003842A Pending JPS59128464A (ja) | 1983-01-13 | 1983-01-13 | 半導体集積回路のテスト入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59128464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0389182A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路装置 |
-
1983
- 1983-01-13 JP JP58003842A patent/JPS59128464A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0389182A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0701328A2 (en) | Field programmable gate array | |
| JPH0389182A (ja) | 集積回路装置 | |
| KR890007126A (ko) | 프로그램 가능 입력/출력 회로 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH0614003A (ja) | データ処理回路 | |
| JPH03175720A (ja) | 半導体集積回路 | |
| JPH07113660B2 (ja) | モード設定回路 | |
| KR900006412B1 (ko) | 카운터를 사용한 테스트 논리회로 | |
| JPS6143815A (ja) | 初期設定方式 | |
| JPH0833439B2 (ja) | 半導体集積回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JP3236235B2 (ja) | トグルフリップフロップ | |
| JPS61134982A (ja) | メモリ・アクセス回路 | |
| JPH02310888A (ja) | スタティックランダムアクセスメモリ | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| US5790894A (en) | Data processing with improved register bit structure | |
| JPH0627204A (ja) | 集積回路テスト・モード設定方式 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| GB1547628A (en) | Data processing systems | |
| JPH04255110A (ja) | 半導体集積回路 | |
| JPH035788A (ja) | 表示装置駆動用ｌｓｉ | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| JPH0246590A (ja) | メモリ装置 |