JPH035788A

JPH035788A - 表示装置駆動用ｌｓｉ

Info

Publication number: JPH035788A
Application number: JP13996089A
Authority: JP
Inventors: Hiroshi Nishioka; 西岡　寛
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-06-01
Filing date: 1989-06-01
Publication date: 1991-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉手段として複数個の表示装置駆動用ＬＳＩ’ｅ有する表
示システムであって、コントローラＬＳＩより出力され
る表示信号を上記複数個の表示装置駆動用ＬＳＩに共通
に入力する手段と、上記複数個の表示装置駆動用ＬＳＩ
？：、順次、入力信号読み込み状態に設定する手段とを
備えることによって、上記複数個の表示装置駆動用ＬＳ
Ｉのそれぞれに、対応する表示信号を読み込ませる構成
とした表示システムに於いて用いられる表示装置駆動用
ＬＳＩに関するものである。

〈従来の技術〉上記表示システムの構成例を第５図に示す。

図に於いて、１はドツトマトリクス型液晶表示装置、２
は液晶表示装置１に走査信号を出力する動用ＬＳＩ、４
はｍ個の表示装置駆動用ｔ、　Ｓ　Ｉ　３１゜３□、・
・・、　３ｍに共通に表示信号（Ｄｏ〜Ｄｙ）を出力す
るコントローラＬＳＩである。上記ｍ個の表示装置駆動
用ＬＳＩを、順次、入力信号読み込み状Ｈ（アクティブ
状態）に設定することにより、各ＬＳＩにそれぞれの表
示信号が読み込１れる構成となっている。

従来、複数個の表示装置駆動用ＬＳ　ｌ用いて表示シス
テムを構成する場合、（１）表示装置駆動用ＬＳＩ３１
（ｉ＝１，２．・・・９ｍ）にカスケード入力端子とカ
スケード出力端子を具備せしめ、イネーブル信号（表示
装置駆動用ＬＳＩを入力信号読み込み状態に設定するた
めのＧ号）を順次転送していく方式、または（２）表示
装置駆動用ＬＳＩ３ｉ（’＋＝１−２＋・・・＋　ｍ　
）にイネ−グル入力端子を設け、各ＬＳＩを順次アクチ
イブ状態にするようにイネーブル信号を外部から供給す
る方式が一般的である。

第６図（ａ）及び（ｂ）にイネーブＷ＋＝号全順次転送
していく方式、第７図（ａ）及び（ｂ）　ｂイネーブル
信号全外部から供給する方式、それぞれの方式について
、ｍ個の表示装置駆動用ＬＳＩ３１，３２．・・・、３
ｍを従属接続した場合のブロック図及び簡易的なタイミ
ング図を示す。

第６図に於いて、ＥＩ及びＥＯは、それぞれカスケード
入力端子及びカスケード出力端子であり、イネ−グル信
号Ｅ　′ｆ：ＩＩ＠次転送していくためのものである。

なお、ＬＰは、読み込みデータを液晶表示装置駆動出力
段へ転送し、ラッチするための信号である。また、ｌは
、１個の表示装置駆動用ＬＳＩにデータを転送するため
に必要なりロック数である。

また、第７図に於いて、ＥＩはイネーブル入力端子であ
シ、各ＬＳＩのイネーブル入力端子にはそれぞれ対応す
るイネーブル信号Ｅｌｔ　、ＥＩ２゜・・・、ＥＩｍ（
各ＬＳ　Ｉｔ順次アクティブ状態にするように設定され
た信号）が供給される構成となっている。

〈発明が解決しようとする課題〉上記従来方式の内、（１）のイネーブル信号を順次転送
していく方式は、表示システムを構成する駆動用ＬＳＩ
の個数にかかわらず、カスケード入力端子とカスケード
出力端子の２端子のみを具備することにより各ＬＳ　Ｉ
？順次アクティブ状態にすることが可能である。しかし
ながら、イネーブル信号の出力遅延時間（Ｔｐｄ）とイ
ネーブルセットアツプ時間（Ｔｓｕ　）が、クロックの
周期（Ｔｃｋ）に対して、Ｔｐｄ　十Ｔｓｕ　＜　Ｔｃ
ｋの関係を満足しなければならないため、高速でデータ
転送するには不向きである（第８図参照）。

また、（２）のイネーブル信号を外部から供給する方式
は、（１）の方式に比較すればイネーブル信号のセット
アツプ時間（Ｔｓｕ）のみが高速動作に対応する障害と
なり、データ転送速度に関しては有利であるが、各表示
装置駆動用ＬＳＩへ独立にイネーブ／Ｌ’信号を外部か
ら供給する必要がある為、ＬＳＩの個数だけイネーブル
信号ラインが必要となる問題点がある。

本発明は、上記問題点に鑑みてなされたものであシ、少
ない信号ライン数で、より高速のデータ転送を可能にす
る方式を提供するものである。

く課題を解決するための手段〉駆動用ＬＳＩを有する表示システムであって、コントロ
ーラＬＳＩより出力される表示６号を上記複数個の表示
装置駆動用ＬＳＩに共通に入力する手段と、上記複数個
の表示装置駆動用ＬＳＩを、順次、入力信号読み込み状
態に設定する手段とを備えることによって、上記複数個
の表示装置駆動用ＬＳＩのそれぞれに、対応する表示信
号を読み込ませる構成とした表示システムに於いて用い
られる上記表示装置駆動用ＬＳＩに於いて、外部より入
力されるチップ選択情報？記憶する手段と、カウント手
段と、該カウント手段のカウント内容が、上記チップ選
択情報に対応するものとなっている期間に於いて、当該
ＬＳＩ１入力信号読め込み状態に設定する信号を出力す
る手段と、を設けたことを特徴とするものである。

く作　用〉表示装置駆動用ＬＳＩ内でチップアクティブ（イネーブ
ル）信号を発生しておシ、イネーブル信号をカスケード
接続で転送する必要が無いため、イネーブル信号のセッ
トアツプ時間および出力遅延時間の規定に制約されるこ
と無く、複数個の表示装置駆動用ＬＳＩへ高速にデータ
転送することが可能となる。また、立ち上がシ及び立ち
下がシの急峻な信号を、表示装置駆動用ＬＳＩｐ外部で
やり取シする必要がないため、ノイズに関しても有利で
ある。

〈実施例〉以下、実施例に基づいて本発明の詳細な説明する。

第１図は、本発明に係る液晶表示装置駆動用ＬＳＩに於
けるチップアクティブ舊号ＡＣＴＶ発生部分の概略構成
を示すブロック図であって、（ａ）カウンタのデコード
信号を選択する方式と、（ｂ）−致検出回路を用いる方
式の２つの場合について示している。

（ａ）の場合には、チップ選択情報入力端子ＣＳＩを介
して入力されたｎビットのチップ選択情報を記憶するチ
ップ選択情報記憶回路ブロック１１と、該回路ブロック
１１よ多出力されるチップ選択情報をデコードしてｍ（
≦２ｎ）個のデコード信号を出力するチップ選択情報デ
コーダ回路ブロック１２と、入力クロックＣＫをカウン
トするｌ進カウンタ回路ブロック１３と、該ｌ進カウン
タ回路ブロック１３がｌカウントする毎に１カウントす
るｍ進カウンタ回路ブロック１４と、該回路ブロック１
４よ勺の出力信号をデコードしてｍ個のデコード信号を
出力するカウンタ出力デコーダ回路ブロック１５と、該
回路ブロック１５よりの出力信号が、上記チップ選択情
報デコーダ回路ブロック１２よりの出力信号と対応する
ものとなっている期間に於いて、チップアクティブ言分
ＡＣＴＶを出力するアクティブ信号選択回路ブロック１
６の６つの回路ブロックから成る。

また、（ｂ）の場合には、チップ選択情報入力端子Ｃ５
Ｉを介して入力されたｎビットのチップ選択情報を記憶
するチップ選択情報記憶回路ブロック２１と、入力クロ
ックＣＫｅカウントするｌ進カウンタ回路ブロック２２
と、該ｌ進カウンタ回路ブロック２２がｌカウントする
毎に１カウントするｍ進カウンタ回路ブロック２３と、
上記チップ選択情報記憶回路ブロック２１の出力とｍ進
カウンタ回路ブロック２３の出力の一致・不一致ヲ検出
し、両者が一致している期間に於いて、チップアクティ
ブ信号ＡＣＴＶを出力する一致検出回路ブロック２４の
４つの回路ブロックから成る。

上記に於いて、Ｉｌ　９ｍ　＊　ｎは、それぞれ、ｌ：
１個の液晶表示装置駆動用ＬＳＩにデータ（表示信号）
を転送するために必要なりロック数、ｍ：従従属接続さ
れている液晶表示装置駆動用ＬＳＩの個数、ｎ：チップ
選択情報のビット数であシ、ｍ≦２　の関係を満足する
必要がある。

・第２図（ａ）は第１図（ａ）の具体的構成例であって
、ｌ　＝　１６　、　ｍ　＝　８　、　ｎ　＝　３に設
定した場合にライて示している。

チップ選択情報記憶回路ブロック１１は従属接続された
３個のＤフリップフロップで構成されている。また、ｌ
進カウンタ回路ブロック１３は４ビツトの同期式バイナ
リカウンタ（１液晶表示装置駆動用ＬＳＩに必要なりロ
ックをカウントしてキャリーヲ出力する）にて構成され
ており、ｍ進カウンタ回路ブロック１４は４ビツトのジ
ョンソンカウンタにて構成されている。クロックコント
ロール回路１７は、制御信号ＣＴＲによって制御され、
各液表示装置駆動用ＬＳＩにチップ選択情報を入力する
チップ選択情報転送期間に於いては、チップ選択情報記
憶回路ブロック１１を構成する各Ｄフリップフロップに
クロックＣＫを供給し、その後の表示信号転送期間に於
いては、１６進バイナリカウンタ及び４ビツト・ジョン
ソンカウンタにクロックＣＫを供給するクロック切替え
制御回路であシ、例えば、第２図（ｂ）に示す構成とな
っている。

アクティプロ号選択回路ブロック１６は、第２図（Ｃ）
にその構成を示すアナログスイッチにて構成されている
。

なお、信号ＬＰは読み込みデータを液晶表示装置駆動出
力段に転送し、ラッチするための信号であるが、Ｄフリ
ップフロップ及びカウンタのリセット信号としても使用
している。

第３図は第１図（ｂ）の具体的構成例であって、同じく
、［＝１６．ｍ＝８．ｎ＝３に設定した場合である。

ｍ進カウンタ回路ブロック２３ば３ピツトのバイナリカ
ウンタにて構成されている。

第４図（ａ）はｍ個の液晶表示装置駆動用Ｌ　Ｓ　Ｉ　
３＋・・・、３ｍｇ従属接続した場合のブロック図であ
る。

第４図（ｂ）はチップ選択情報転送時（制御信号ＣＴＲ
によりチッデ選択情報転送にクロックＣＫを使用）のタ
イミング図である。図に於いて、Ｄｍｉ（ｉ＝１．・・
・ｏｎ）はｍ番目の液晶表示装置駆動用ＬＳＩ３ｍ用チ
ップ選択情報、・・・ＩＤＩＩは１番目の液晶表示装置
駆動用ＬＳＩ３１用チツプ選択情報である。

！４図（ｃ）は表示信号転送時（制御信号ＣＴＲによＩ
）表示信号転送にクロックＣＫを使用）のタイミング図
である。図に於いて、ＡＣＴＶ　１は１番目の液晶表示
装置駆動用ＬＳＩ３１に於けるチップアクティブ信号、
・・・、ＡＣＴＶｍはｍ番目の液晶表示装置駆動用Ｌ　
Ｓ　Ｉ　３ｍに於けるチップアクティブ信号である。

上記実施例に於いては、チップ選択情報入力用及び次段
への転送用として、各１個の端子を設けると共に、チッ
プ選択情報記憶用として、従属接続されたｎ個のＤフリ
ップフロップ全役ける構成としていたが、チップ選択情
報入力用及び次段への転送用として、各ｎ個の端子を設
けると共に、チップ選択情報記憶用として、並列関係に
あるｎ個のＤフリップフロップを設ける構成としてもよ
い。端子数は増加するが、各ＬＳＩへのチップ選択情報
の入力に要する時間は短縮される。

各液晶表示装置駆動用ＬＳＩへのチップ選択情報の入力
は、表示ルーチンの最初に於いてのみ行い、以後はその
内容を保持させる構成としてもよい。

〈発明の効果〉以上詳細に説明したように、本発明によれば、高速デー
タ転送が可能となる、極めて有用な表示装置駆動用ＬＳ
Ｉを得ることができるものである。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）はブロック図、第２図（ａ）は
ブロック図、第２図（ｂ）及び（ｃ）は回路図、第３図
はブロック図、第４図（ａ）はブロック図、第４図（ｂ
）及び（Ｃ）はタイミング図、第５図はブロック図、第
６図（ａ）はブロック図、第６図（ｂ）はタイミング図
、第７図（ａ）はブロック図、第７図（ｂ）はタイミン
グ図、第８図はタイミング図である。符号の説明３１　、−＝、　３ｍ　：表示装置駆動用ＬＳＩ、Ｃ５
Ｉ：チップ選択情報入力用子、　１１．２１：チップ選
択情報記憶回路ブロック、　１２：チップ選択情報デコ
ーダ回路ブロック、　　１３゜２２：ｌａカウンタ回路
ブロック、１４，２３：ｍ進カウンタ回路ブロック、　
１５：カウンタ出力デコーダ回路ブロック、　１６：ア
クティブ信号選択回路ブロック、　１７，２５：クロッ
クコントロール回路、　２４ニ一致検出回路ブロック、
　ＡＣＴＶ：チップアクティブ信号。

Claims

【特許請求の範囲】１、表示装置に表示駆動信号を出力する手段として複数
個の表示装置駆動用ＬＳＩを有する表示システムであっ
て、コントローラＬＳＩより出力される表示信号を上記
複数個の表示装置駆動用ＬＳＩに共通に入力する手段と
、上記複数個の表示装置駆動用ＬＳＩを、順次、入力信
号読み込み状態に設定する手段とを備えることによって
、上記複数個の表示装置駆動用ＬＳＩのそれぞれに対応
する表示信号を読み込ませる構成とした表示システムに
於いて用いられる上記表示装置駆動用ＬＳＩに於いて、外部より入力されるチップ選択情報を記憶する手段と、カウント手段と、該カウント手段のカウント内容が、上記チップ選択情報
に対応するものとなっている期間に於いて、当該ＬＳＩ
を入力信号読み込み状態に設定する信号を出力する手段
と、を設けたことを特徴とする表示装置駆動用ＬＳＩ。