JPH0818421A - リセットパルス発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 リセットパルス発生タイミングの調整を容易
にする。 【構成】 ４段のフリップフロップ１０，１１，１２，
１３と、他の信号入力端子と兼用になっている第１およ
び第２の入力端子１，２とリセットパルス出力端子４と
を備えている。初段のフリップフロップ１０のデータ入
力端子Ｄとリセット端子Ｒを第１の入力端子１に接続
し、後段のフリップフロップ１１，１２，１３のデータ
入力端子Ｄとリセット端子Ｒをそれぞれ前段のフリップ
フロップ１０，１１，１２の正出力端子Ｑに接続し、各
段のフリップフロップ１０，１１，１２，１３のクロッ
ク端子Ｃを第２の入力端子２に接続し、最終段のフリッ
プフロップ１３の負出力端子／Ｑをリセットパルス出力
端子４に接続している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路にお
いて利用されるリセットパルス発生回路に関するもので
ある。

【０００２】

【従来の技術】従来、半導体集積回路をイニシャライズ
する場合には、半導体集積回路に独立のリセット端子を
設け、このリセット端子にリセット信号を与えることに
より行っていた。イニシャライズは、通常、半導体集積
回路の出荷検査の工程で行われ、外部から入力されたリ
セット信号を半導体集積回路内のフリップフロップ等の
リセット端子に入力することでイニシャライズを行う。
このイニシャライズを行った後に半導体集積回路の検査
を行っている。このように、検査工程の前にイニシャラ
イズを行う理由は、半導体集積回路内のフリップフロッ
プ等を正常に動作させるためである。すなわち、フリッ
プフロップをリセットしていない状態で動作させると、
わずかの時間ではあるがフリップフロップの出力が正し
く定まらず不定となる。ユーザが集積回路を使用する場
合にはこのわずかの時間はあまり問題とならないが、半
導体集積回路の検査工程においては問題となる。検査時
間は回路の大きさにもよるが、一つの半導体集積回路に
対して、約２〜４秒程度であり、この短い時間内にリセ
ットをせずにフリップフロップの出力を安定させること
は困難である。このように製造者が検査工程をスムーズ
に行うために、半導体集積回路にリセット信号入力専用
の端子を独立に設けて、検査工程の前には必ずイニシャ
ライズを行い、正しい出力状態で検査を行えるようにし
ている。

【０００３】

【発明が解決しようとする課題】しかしながら、半導体
集積回路は信号入力の端子（ピン）数に制限がある場合
もあり、このような場合にはリセット信号入力端子を設
けることができないという問題があった。例えば、ユー
ザの仕様により集積回路全体の面積を一定面積以下に限
らなければならない場合等には、信号入力端子数を極力
少なくする必要がある。特にリセット端子については、
上記のように製造者だけが必要とする場合があるので、
このような場合にユーザにとって不要なリセット端子を
削除しなければならない。

【０００４】この発明の目的は、リセット端子を他の信
号端子と兼用することにより半導体集積回路のリセット
機能を維持しつつ、回路全体の信号入力端子数を減らす
ことができるリセットパルス発生回路を提供することで
ある。

【０００５】

【課題を解決するための手段】この発明のリセットパル
ス発生回路は、複数段のフリップフロップと他の信号入
力端子と兼用になっている第１および第２の入力端子と
リセットパルス出力端子とを備えている。初段のフリッ
プフロップのデータ入力端子Ｄとリセット端子Ｒを第１
の入力端子に接続し、後段のフリップフロップのデータ
入力端子Ｄとリセット端子Ｒを前段の非反転出力端子Ｑ
に接続し、各段のフリップフロップのクロック端子Ｃを
第２の入力端子に接続し、最終段のフリップフロップの
反転出力端子／Ｑをリセットパルス出力端子に接続して
いる。

【０００６】

【作用】上記のような構成のリセットパルス発生回路を
用いれば、第１および第２の入力端子に入力する信号と
して、つぎのような信号を選ぶことによりリセットパル
ス発生モードと実使用モードとを切り換えることができ
る。リセットパルス発生モードでは、第１の入力信号が
ハイレベルの期間中に第２の入力信号の立ち上がり数が
フリップフロップの段数以上の数になるように選ぶ。こ
れによりリセットパルス出力端子からは一定期間ローレ
ベルの信号が出力される。

【０００７】実使用モードでは、第１および第２の入力
端子からはクロック信号等の半導体集積回路の内部に必
要な信号を入力するが、これらの第１および第２の入力
信号が上記の条件にならないように選ぶ。すなわち、第
１の入力信号がハイレベルの期間中に第２の入力信号の
立ち上がり数がフリップフロップの段数以上の数になら
ないように選ぶ。これによりリセットパルス出力端子か
らは常にハイレベルの信号が出力される。

【０００８】

【実施例】この発明のリセットパルス発生回路の実施例
について、図面を参照しながら説明する。リセットパル
ス発生回路の具体構成の説明に先立って、この発明のリ
セットパルス発生回路を用いた半導体集積回路の構成を
図２に基づいて説明する。図２において、１００は半導
体集積回路であり、第１および第２の入力端子１，２を
有する。これらの入力端子１，２は、リセット端子であ
るとともに、クロック端子としても用いる。入力端子
１，２には、リセットパルス発生回路１０１が接続され
ており、入力信号Ｓ１，Ｓ２の組合せによってリセット
パルス発生端子からリセットパルスが発生する。

【０００９】つぎに、この発明のリセットパルス発生回
路の一実施例の回路構成を図１に示す。図１において、
このリセットパルス発生回路は、４段のフリップフロッ
プ１０，１１，１２，１３と、第１および第２の入力端
子１，２とリセットパルス出力端子４とを備えている。
初段のフリップフロップ１０のデータ入力端子Ｄとリセ
ット端子Ｒを第１の入力端子１に接続し、後段のフリッ
プフロップ１１，１２，１３のデータ入力端子Ｄとリセ
ット端子Ｒをそれぞれ前段のフリップフロップ１０，１
１，１２の非反転出力端子Ｑに接続し、各段のフリップ
フロップ１０，１１，１２，１３のクロック端子Ｃを第
２の入力端子２に接続し、最終段のフリップフロップ１
３の反転出力端子／Ｑをリセットパルス出力端子４に接
続している。

【００１０】この場合において、第１および第２の入力
端子１，２は、リセット信号以外の信号の入力端子とし
ても使っており、ここに与える入力信号Ｓ１，Ｓ２は、
ユーザ等の使用する実使用時には、リセット以外の機能
（例えばクロック等）として作用している。なお、入力
信号Ｓ１，Ｓ２としては、クロック信号やデータ信号
等、何でもよいが、図３のＳ１，Ｓ２の波形に示すよう
に、周波数一定の信号が好ましい。また、入力信号Ｓ
１，Ｓ２の実使用時とリセット時とにおける波形の変更
は半導体集積回路の外部端子に指令を与えることで行
う。

【００１１】以上のような構成のリセットパルス発生回
路について、その動作を説明する。なお、本実施例で
は、リセットパルス発生回路の出力信号Ｓ４がローレベ
ル（以下、“Ｌ”という）のときリセットパルスを発生
するものとし、出力信号Ｓ４がハイレベル（以下、
“Ｈ”という）のときリセットパルスを発生しないもの
とする。

【００１２】図３は、図１の回路の実使用モードにおけ
る信号波形図である。本実施例の場合、入力信号Ｓ１，
Ｓ２はいずれもクロック信号であり、半導体集積回路の
内部に供給するために用いられている。実使用時にはリ
セットパルスが発生しないように、すなわち出力信号Ｓ
４が常に“Ｈ”になるように入力信号Ｓ１と入力信号Ｓ
２を選ぶ。本実施例では、２つの入力信号Ｓ１および入
力信号Ｓ２は同図に示すように、入力信号Ｓ２の立ち上
がるタイミングは常に入力信号Ｓ１が“Ｌ”のタイミン
グになるようにしている。このとき、フリップフロップ
１０の非反転出力端子Ｑの出力信号Ｓ３は常に“Ｌ”と
なり、出力信号Ｓ４は“Ｈ”となり、リセットパルスは
発生しない。

【００１３】図４は、図１の回路のリセットパルス発生
モードにおける信号波形図である。製造者等が半導体集
積回路の検査を行う場合等には、同図に示す入力信号Ｓ
１，Ｓ２を第１および第２の入力端子に入力してリセッ
トパルスを発生させる。図４で示すように、入力信号Ｓ
１が“Ｈ”の期間に入力信号Ｓ２の立ち上がりがフリッ
プフロップの数である４回あるいは４回以上発生する
と、出力信号Ｓ４は“Ｌ”となり、リセットパルスが発
生する。入力信号Ｓ１を一定期間経過後に“Ｌ”にする
と、各段のフリップフロップのリセット端子にも“Ｌ”
が入力されるので、フリップフロップは強制的にリセッ
トされて、反転Ｑ出力端子４からの出力信号Ｓ４は
“Ｈ”となり、リセット期間を終了する。

【００１４】このように、リセットを行う場合には入力
信号Ｓ１と入力信号Ｓ２の組合せを、実使用モードで用
いることのない組合せとすることにより、実使用時に誤
って回路をリセット（イニシャライズ）してしまうこと
もない。したがって、同じ端子を用いてリセット機能と
他の機能を使い分けることができ、半導体集積回路全体
の端子数を減らしても、従来のリセット機能を維持する
ことができる。このため、製造段階での回路の検査効率
を落とすこともない。

【００１５】なお、本実施例ではフリップフロップを４
段としたが、特に４段に限るものではなく、何段であっ
てもよい。フリップフロップの段数を変えることにより
リセットパルス発生のタイミングを変えることができる
ので、本発明ではリセットのタイミングを調整すること
ができるという効果もある。また、図３では入力信号Ｓ
２の立ち上がるタイミングを常に入力信号Ｓ１が“Ｌ”
のタイミングになるようにしているが、これに限るもの
ではなく、リセットパルスが発生しない入力信号Ｓ１と
入力信号Ｓ２の組合せであれば問題ない。すなわち、入
力信号Ｓ１が“Ｈ”の期間に入力信号Ｓ２の立ち上がり
回数がフリップフロップの数より少ない回路となるよう
にＳ１とＳ２を選べば、リセットパルスは発生しない。

【００１６】

【発明の効果】この発明のリセットパルス発生回路は、
複数段のフリップフロップと他の信号入力端子と兼用に
なっている第１および第２の入力端子とリセットパルス
出力端子とを備え、初段のフリップフロップのデータ入
力端子Ｄとリセット端子Ｒを第１の入力端子に接続し、
後段のフリップフロップのデータ入力端子Ｄとリセット
端子Ｒを前段の非反転出力端子Ｑに接続し、各段のフリ
ップフロップのクロック端子Ｃを第２の入力端子に接続
し、最終段のフリップフロップの反転出力端子／Ｑをリ
セットパルス出力端子に接続しているので、リセット端
子を他の信号端子と兼用することにより半導体集積回路
のリセット機能を維持しつつ、回路全体の信号入力端子
数を減らすことができる。

【図面の簡単な説明】

【図１】この発明のリセットパルス発生回路の一実施例
の回路図である。

【図２】この発明のリセットパルス発生回路を用いた半
導体集積回路の実施例の構成を示すブロック図である。

【図３】図１の回路の実使用モードにおけるタイミング
チャートである。

【図４】図１の回路のリセットパルス発生モードにおけ
るタイミングチャートである。

【符号の説明】

１ 第１の入力端子 ２ 第２の入力端子 ４ リセットパルス出力端子 １０ １段目のフリップフロップ １１ ２段目のフリップフロップ １２ ３段目のフリップフロップ １３ ４段目のフリップフロップ Ｄ データ入力端子 Ｃ クロック端子 Ｒ リセット端子 Ｑ 非反転出力端子 ／Ｑ 反転出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数段のフリップフロップと他の信号入
   力端子と兼用になっている第１および第２の入力端子と
   リセットパルス出力端子とを備え、初段のフリップフロ
   ップのデータ入力端子Ｄとリセット端子Ｒを前記第１の
   入力端子に接続し、後段のフリップフロップのデータ入
   力端子Ｄとリセット端子Ｒを前段の非反転出力端子Ｑに
   接続し、各段のフリップフロップのクロック端子Ｃを前
   記第２の入力端子に接続し、最終段のフリップフロップ
   の反転出力端子／Ｑを前記リセットパルス出力端子に接
   続したリセットパルス発生回路。