JPH10135790A - 自己活性化機能付きフリップフロップ回路及び半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 回路の自己活性化を可能にする自己活性化機
能付きフリップフロップ回路を提供する。 【解決手段】 入力された信号の論理値を保持するフリ
ップフロップ回路と、前記フリップフロップ回路に保持
されている論理値を反転させた反転出力信号と外部入力
信号のいずれか一方を選択する選択回路とを備え、前記
選択回路の選択結果を前記フリップフロップ回路の入力
信号として供給すると共に、活性化モード時には前記選
択回路により前記反転出力信号を選択して前記フリップ
フロップ回路の入力信号値をトグルさせるように構成し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通常のフリップフ
ロップ回路に自己活性化機能を付加した自己活性化機能
付きフリップフロップ回路、及びこのフリップフロップ
回路を搭載した半導体集積回路に関する。

【０００２】

【従来の技術】機器の高度化や複雑化およびシステム化
の進展に伴い、故障が社会に与える影響や損害が大きく
なり、信頼性が重要な品質の一特性として注目されてい
る。半導体集積回路においても、機器に組み込まれた
後、最終ユーザーにおいて所望の時間、機器の機能や性
能が発揮できる信頼性を確保するために、スクリーニン
グを行うのが一般的となっている。

【０００３】スクリーニングは、通常、最大定格より厳
しいストレスを加え、劣化の原因を物理的、時間的に加
速することにより、潜在的故障要因を持つデバイスを不
良として取り除くことを目的としている。

【０００４】半導体集積回路のスクリーニングにおいて
ストレスをかける方法として代表的なものがバーンイン
と呼ばれる手法である。

【０００５】図１４に示すように、従来の半導体集積回
路は、現在の入力のみによって出力が決定される組み合
わせ回路１１０と、フリップフロップ回路（以下、Ｆ／
Ｆ回路という）１２１のように現在の入力と回路の状態
によって出力が決定される順序回路１２０とで構成され
ている。

【０００６】このような半導体集積回路のバーンイン工
程では、バーンイン装置を使用して、バーイン用の入力
パターン（以下、バーインパターンという）を集積回路
に送り集積回路を活性化させた状態（回路が動作してい
る様態）にし、外部からストレス（電圧、温度等）を加
えることが行われる。バーンインパターンの一例として
は、図１５に示すように、例えば入力信号数は最大２５
６本とし、パターン長は最大３２Ｋステップとするもの
が用いられる。バーンイン工程中は、このようなバーン
インパターンを繰り返し実行し、集積回路を活性化させ
ることになる。

【０００７】その際、集積回路に十分なストレスをかけ
るためには、できるだけ回路を活性化させること（広範
囲で動作している状態）が必要である。回路を十分活性
化させることによって効果的なスクリーニングが可能と
なり、極めて高い信頼性を得ることができる。

【０００８】

【発明が解決しようとする課題】上記したように、スク
リーニングを効率的に行うには、できるだけ広範囲に回
路を動作させる（活性化する）ことが必要であるが、近
年の半導体プロセスの微細化による回路規模増大に伴い
回路全体を動作させるためのバーンインパターンは益々
長大で複雑となる傾向にある。

【０００９】一般にバーンインパターンの長さは、組み
合わせ回路より順序回路に大きく左右される。すなわ
ち、順序回路の出力値は入力端子に与えられた値だけで
なく回路の内部状態に依存し、この順序回路を活性化す
るために、長大なパターンが必要となる。通常１００Ｋ
ゲート規模の大規模集積回路では、最低１００Ｋステッ
プのバーンインパターンが必要とされている。

【００１０】そのため、一般に使われているバーンイン
装置において、例えば上記のように入力信号数＝最大２
５６本、パターン長＝最大３２Ｋステップ等の制約があ
った場合には、大規模集積回路を十分に活性化させるの
は困難となる。このようなことから、従来では、より高
機能で高価なバーンイン装置が必要になっていた。

【００１１】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、回路の自己活
性化を可能にする自己活性化機能付きフリップフロップ
回路を提供することである。またその他の目的は、高機
能なバーンイン装置を用いることなく容易に効果的なス
クリーニングを行うことができる半導体集積回路を提供
することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明である自己活性化機能付きフリップフロ
ップ回路の特徴は、入力された信号の論理値を保持する
フリップフロップ回路と、前記フリップフロップ回路に
保持されている論理値を反転させた反転出力信号と外部
入力信号のいずれか一方を選択する選択回路とを備え、
前記選択回路の選択結果を前記フリップフロップ回路の
入力信号として供給すると共に、活性化モード時には前
記選択回路により前記反転出力信号を選択して前記フリ
ップフロップ回路の入力信号値をトグルさせるように構
成したことにある。

【００１３】この第１の発明によれば、活性化モード時
には、選択回路によりフリップフロップ回路の反転出力
信号を選択して、フリップフロップ回路の入力信号値を
トグルさせることにより、フリップフロップ回路を自ら
活性化する。

【００１４】第２の発明である自己活性化機能付きフリ
ップフロップ回路の特徴は、入力された信号の論理値を
保持するフリップフロップ回路と、前記フリップフロッ
プ回路の正転出力信号の論理値を反転する反転回路と、
前記反転回路の出力信号と外部入力信号のいずれか一方
を選択する選択回路とを備え、前記選択回路の選択結果
を前記フリップフロップ回路の入力信号として供給する
と共に、活性化モード時には前記選択回路により前記反
転回路の出力信号を選択して前記フリップフロップ回路
の入力信号値をトグルさせるように構成したことにあ
る。

【００１５】この第２の発明によれば、活性化モード時
には、選択回路により反転回路の出力信号を選択し、フ
リップフロップ回路の入力信号値をトグルさせてフリッ
プフロップ回路を自ら活性化する。

【００１６】第３の発明である自己活性化機能付きフリ
ップフロップ回路の特徴は、入力された信号の論理値を
保持するフリップフロップ回路と、モード切換え信号に
応じて外部入力信号の論理の反転切換えを行う反転切換
え回路とを備え、前記反転切換え回路の出力を前記フリ
ップフロップ回路の入力信号として供給すると共に、活
性化モード時には前記モード切換え信号によって前記フ
リップフロップ回路の入力信号値をトグルさせるように
構成したことにある。

【００１７】この第３の発明によれば、活性化モード時
には、モード切換え信号によってフリップフロップ回路
の入力信号値をトグルさせ、フリップフロップ回路の入
力信号値をトグルさせてフリップフロップ回路を自ら活
性化する。

【００１８】第４の発明である半導体集積回路の特徴
は、外部からの入力データに対して所定の論理動作を行
い出力を決定する組み合わせ回路と、前記組み合わせ回
路から与えられた信号の論理値を保持する複数のフリッ
プフロップ回路を有する順序回路とを備えた半導体集積
回路において、活性化モード／通常モードを切換えるた
めのモード切換え信号を設定する活性化モード設定回路
を設けると共に、前記各フリップフロップ回路に保持さ
れている論理値を反転させた反転出力信号と前記組み合
わせ回路からの信号を前記モード切換え信号に応じて選
択する選択回路を前記各フリップフロップ回路に対応し
てそれぞれ設け、前記各々の選択回路の選択結果を前記
各フリップフロップ回路の入力信号としてそれぞれ供給
し、活性化モード時には前記各選択回路により前記各フ
リップフロップ回路の反転出力信号をそれぞれ選択して
その各々のフリップフロップ回路の入力信号値をトグル
させるように構成したことにある。

【００１９】この第４の発明によれば、活性化モード時
には、各選択回路によりフリップフロップ回路の反転出
力信号をそれぞれ選択し、各フリップフロップ回路の入
力信号値をトグルさせて、全てのフリップフロップ回路
を自ら活性化する。これにより、半導体集積回路のバー
ンイン工程でフリップフロップ回路を活性化するために
必要とされるバーンインパターンのビット幅とステップ
数を著しく少なくすることができる。

【００２０】第５の発明である半導体集積回路の特徴
は、外部からの入力データに対して所定の論理動作を行
い出力を決定する組み合わせ回路と、前記組み合わせ回
路から与えられた信号の論理値を保持する複数のフリッ
プフロップ回路を有する順序回路とを備えた半導体集積
回路において、活性化モード／通常モードを切換えるた
めのモード切換え信号を設定する活性化モード設定回路
を設けると共に、前記各フリップフロップ回路の正転出
力信号の論理値を反転する反転回路と、該反転回路の出
力信号と前記組み合わせ回路からの信号を前記モード切
換え信号に応じて選択する選択回路とを前記各フリップ
フロップ回路に対応してそれぞれ設け、前記選択回路の
選択結果を前記各フリップフロップ回路の入力信号とし
てそれぞれ供給し、活性化モード時には前記各選択回路
により前記反転回路の出力信号をそれぞれ選択して前記
各フリップフロップ回路の入力信号値をトグルさせるよ
うに構成したことにある。

【００２１】この第５の発明によれば、活性化モード時
には、各選択回路により反転回路の出力信号をそれぞれ
選択し、各フリップフロップ回路の入力信号値をトグル
させて、全てのフリップフロップ回路を自ら活性化す
る。これにより、第４の発明と同様にバーンインパター
ンのビット幅とステップ数を著しく少なくすることがで
きる。

【００２２】第６の発明である半導体集積回路の特徴
は、外部からの入力データに対して所定の論理動作を行
い出力を決定する組み合わせ回路と、前記組み合わせ回
路から与えられた信号の論理値を保持する複数のフリッ
プフロップ回路を有する順序回路とを備えた半導体集積
回路において、活性化モード／通常モードを切換えるた
めのモード切換え信号を設定する活性化モード設定回路
を設けると共に、前記組み合わせ回路から与えられた信
号の論理の反転切換えを前記モード切換え信号に応じて
行う反転切換え回路を前記各フリップフロップ回路に対
応してそれぞれ設け、前記各反転切換え回路の出力を各
々のフリップフロップ回路の入力信号としてそれぞれ供
給すると共に、活性化モード時には前記モード切換え信
号によって前記各フリップフロップ回路の入力信号値を
トグルさせるように構成したことにある。

【００２３】第６の発明によれば、活性化モード時に
は、組み合わせ回路から与えられた信号の論理の反転切
換えを制御するモード切換え信号によって各フリップフ
ロップ回路の入力信号値をトグルさせ、全てのフリップ
フロップ回路を自ら活性化する。これにより、第４の発
明と同様にバーンインパターンのビット幅とステップ数
を著しく少なくすることができる。

【００２４】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の自己活性化機能付
きフリップフロップ回路の基本原理を示す概念図であ
る。

【００２５】本発明の自己活性化機能付きＦ／Ｆ回路
は、図１に示すように、半導体集積回路内の通常のＦ／
Ｆ回路１の入力側に、通常入力信号とその反転信号を切
換える切換え回路２を設け、この切換え回路２の出力を
Ｆ／Ｆ回路１のＤ端子に入力させて、Ｆ／Ｆ回路１にシ
ステムクロックを与えることにより、Ｆ／Ｆ回路１を自
ら活性化するものである。

【００２６】次に、このような基本原理を踏まえて第１
実施形態の構成及び動作を説明をする。

【００２７】図２は、本発明の第１実施形態に係る自己
活性化機能付きＦ／Ｆ回路を適用した半導体集積回路の
ブロック図である。

【００２８】この半導体集積回路は、組み合わせ回路１
０と順序回路２０とで構成されている。組み合わせ回路
１０は、外部より入力データＩＮを取り込んで所定の論
理動作を行いその結果である出力データＯＵＴを外部に
出力する機能を有する回路であり、順序回路２０は、組
み合わせ回路１０の中間処理データを一旦保持し、所定
のタイミングでその保持データを組み合わせ回路１０に
送り返す機能を有している。

【００２９】順序回路２０は、本発明の自己活性化機能
付きＦ／Ｆ回路で構成されるが、本実施形態では、説明
を簡単にするためその個数を例えば３個とし、自己活性
化機能付きＦ／Ｆ回路２１，２２，２３で構成されるも
のとする。

【００３０】この自己活性化機能付きＦ／Ｆ回路２１〜
２３は、通常Ｆ／Ｆ回路２１ａ，２２ａ，２３ａと、切
換え回路（選択回路）２１ｂ，２２ｂ，２３ｂとでそれ
ぞれ構成され、各々の切換え回路２１ｂ〜２３ｂによ
り、通常モード時の入力信号（Ｓ２１〜Ｓ２３）と活性
化モード時の入力信号（通常Ｆ／Ｆ回路２１ａ〜２３ａ
のＱＮ出力）を切り換える構造となっている。

【００３１】具体的には、切換え回路２１ｂは、通常Ｆ
／Ｆ回路２１ａの反転出力端子ＱＮから出力される反転
出力信号と組み合わせ回路１０から送られてくる入力信
号Ｓ２１をモード切換え信号ＭＤに応じて切換える機能
を有している。同様に、切換え回路２２ｂ，２３ｂは、
それぞれ通常Ｆ／Ｆ回路２２ａ，２３ａの反転出力端子
ＱＮから出力される反転出力信号と組み合わせ回路１０
から送られてくる入力信号Ｓ２２，Ｓ２３をモード切換
え信号ＭＤに応じて切換えるようになっている。

【００３２】図３（ａ），（ｂ），（ｃ）に上記切換え
回路（選択回路）２１ｂ〜２３ｂの構成例を示す。同図
（ａ）の例では、インバータ３１、ＡＮＤゲート３２，
３３、及びＯＲゲート３４で構成されている。また、同
図（ｂ）の例では、インバータ４１とアナログスイッチ
４２，４３で構成され、同図（ｃ）の例では、インバー
タ５１とトライステートバッファ５２，５３で構成され
ている。

【００３３】ここで、入力信号Ｓ２１，Ｓ２２，Ｓ２３
は、任意のレベルにあり、外部からはダイレクトに制御
できない信号であり、自己活性化機能付きＦ／Ｆ回路２
１〜２３に与えられるクロック信号ＣＬＫ１，ＣＬＫ
２，ＣＬＫ３は、クロック端子３０ａ，３０ｂ，３０ｃ
に接続されたクロックバッファ３１ａ，３１ｂ，３１ｃ
を介して供給され、外部よりダイレクトに入力すること
ができるようになっている。なお、クロック信号ＣＬＫ
１，ＣＬＫ２，ＣＬＫ３は共通のクロック信号を使用し
ている。

【００３４】また、前記モード切換え信号ＭＤは、活性
化モード設定回路６０で設定されるようになっている。
活性化モード設定回路６０は、図４に示すように例えば
Ｄ−ＦＦ回路で構成され、ＴＥＳＴ信号入力用の外部端
子６１とＭＯＤＥＳＥＬ信号入力用の外部端子６２にそ
れぞれバッファ６３，６４を介して接続されている。本
例のモード切換え信号ＭＤは、活性化モード時には
“Ｌ”レベルに、通常モード時には“Ｈ”レベルに設定
されるものとする。

【００３５】図５は、本実施形態の自己活性化機能付き
Ｆ／Ｆ回路の動作を示すタイミングチャートであり、同
図を参照しつつ本実施形態の動作を説明する。

【００３６】通常モード時では、活性化モード設定回路
６０の出力であるモード切換え信号ＭＤが“１”であり
（図５参照）、その結果、自己活性化機能付きＦ／Ｆ回
路２１〜２３内部の切換回路２１ｂ〜２３ｂにより、入
力信号Ｓ２１〜Ｓ２３が通常Ｆ／Ｆ回路２１ａ〜２３ａ
のＤ端子に入力される状態となり、従来回路のＦ／Ｆ回
路と同じ動作をする。

【００３７】活性化モード設定回路６０を活性化モード
に設定すると、モード切換え信号ＭＤは“０”になり、
自己活性化機能付きＦ／Ｆ回路２１〜２３内部の切換え
回路２１ｂ〜２３ｂにより、通常Ｆ／Ｆ回路２１ａ〜２
３ａのＤ端子に当該Ｆ／Ｆ回路２１ａ〜２３ａのＱＮ端
子の出力が入力される状態となる。

【００３８】この状態で通常Ｆ／Ｆ回路２１ａ〜２３ａ
のクロック端子ＣＫにシステムクロックＣＬＫを入力す
れば、通常Ｆ／Ｆ回路２１ａ〜２３ａの端子Ｑの出力
は、図５に示すようにシステムクロックＣＬＫの１周期
毎に“Ｈ”レベル→“Ｌ”レベル→“Ｈ”レベル→
“Ｌ”レベルを繰り返す。これにより、Ｆ／Ｆ回路２１
〜２３を活性化することができる。

【００３９】このような半導体集積回路のスクリーニン
グ方法としては、バーイン装置（図示省略）を当該半導
体集積回路に接続し、その全外部端子を介してバーンイ
ンパターンを集積回路内に入力する。そのうち前記クロ
ック端子３０ａ〜３０ｃ及び前記外部端子６１，６２に
は、上記自己活性化機能付きＦ／Ｆ回路２１〜２３から
なる順序回路２０を活性化すべく、図６に示すバーンイ
ンパターンを入力するようにする。

【００４０】このようにして集積回路を活性化させた状
態にし、外部からストレス（電圧、温度等）を加え、潜
在的故障要因を持つデバイスを不良として排除する。

【００４１】このように実際に本実施形態の自己活性化
機能付きＦ／Ｆ回路２１〜２３を使用すると、バーンイ
ンパターンは、図６に示したように端子数５本（ＣＬＫ
入力端子３本＋活性化モード設定端子２本）、及びテス
トステップ数６ステップという極小規模にもかかわら
ず、全ての順序回路を活性化することができる。また、
全てのＦ／Ｆ回路２１〜２３の出力信号が変化すること
により、組み合わせ回路１０も活性化することが可能で
ある。

【００４２】図７は、本発明の第２実施形態に係る自己
活性化機能付きＦ／Ｆ回路を適用した半導体集積回路の
ブロック図であり、図２に共通する要素には同一の符号
が付されている。

【００４３】本実施形態の半導体集積回路は、上記図２
に示した第１実施形態の半導体集積回路において、自己
活性化機能付きＦ／Ｆ回路のみの構成が変更されてい
る。すなわち、本実施形態の自己活性化機能付きＦ／Ｆ
回路７１，７２，７３は、それぞれ通常Ｆ／Ｆ回路２１
ａ〜２３ａの正転出力端子Ｑの出力である正転出力信号
を一旦反転回路７１ａ，７２ａ，７３ａに入力し、切換
回路２１ｂ〜２３ｂの入力側に接続する構成となってい
る。

【００４４】このような通常Ｆ／Ｆ回路の正転出力端子
Ｑの出力を用いた構成であっても、上記第１実施形態と
同様の作用効果を有する。

【００４５】図８は、本発明の第３実施形態に係る自己
活性化機能付きＦ／Ｆ回路を適用した半導体集積回路の
ブロック図であり、図２に共通する要素には同一の符号
が付されている。

【００４６】本実施形態の半導体集積回路は、上記図２
に示した第１実施形態の半導体集積回路において、自己
活性化機能付きＦ／Ｆ回路のみの構成が変更されてい
る。すなわち、本実施形態の自己活性化機能付きＦ／Ｆ
回路８１，８２，８３は、反転切換え回路８１ａ，８２
ａ，８３ａにより活性化モード時に通常モード時の入力
信号Ｓ２１〜Ｓ２３を反転し、これを通常Ｆ／Ｆ回路２
１ａ〜２３ａのＤ端子に供給する構成となっている。

【００４７】反転切換え回路８１ａ〜８３ａは、例え
ば、図９（ａ）に示すように排他的論理和回路（ＥＸ−
ＯＲ回路）で構成するほか、図９（ｂ）に示すように、
インバータ９１、トライステートバッファ９２及びトラ
イステートインバータ９３を用いた回路で構成すること
も可能である。

【００４８】図１０は、本実施形態の自己活性化機能付
きＦ／Ｆ回路の活性化モード時の動作を示すタイミング
チャートであり、同図を参照しつつ本実施形態の動作を
説明する。

【００４９】通常モード時には、活性化モード設定回路
６０の出力信号（モード切換え信号ＭＤ）は“０”にな
る。その結果、自己活性化機能付きＦ／Ｆ回路８１〜８
３内部の反転切換え回路８１ａ〜８３ａにより、入力信
号Ｓ２１〜Ｓ２３がそのまま通常Ｆ／Ｆ回路２１ａ〜２
３ａのＤ端子に入力される状態となり、従来のＦ／Ｆ回
路と同じ動作をする。

【００５０】活性化モード設定回路６０を活性化モード
に設定すると、モード切換え信号ＭＤは“１”になり、
自己活性化機能付きＦ／Ｆ回路８１〜８３内部の反転切
換え回路８１ａ〜８３ａにより、通常Ｆ／Ｆ回路２１ａ
〜２３ａのＤ端子に入力信号Ｓ２１〜Ｓ２３が反転され
て入力される状態となる。

【００５１】このような状態でシステムクロックＣＬＫ
を入力しながら、活性化モードと通常モードを交互に切
り替えると（図１０参照）、自己活性化機能付きＦ／Ｆ
回路８１〜８３内部の通常Ｆ／Ｆ回路２１ａ〜２３ａの
正転出力端子Ｑの出力は、システムクロックＣＬＫの１
周期毎に“Ｈ”レベル→“Ｌ”レベル→“Ｈ”レベル→
“Ｌ”レベルを繰り返す。これにより半導体集積回路内
の通常Ｆ／Ｆ回路２１ａ〜２３ａを活性化することがで
きる。

【００５２】実際に本実施形態の自己活性化機能付きＦ
／Ｆ回路を適用するバーンインパターンは、図１１に示
したように端子数５本（ＣＬＫ入力端子３本＋活性化モ
ード設定端子２本）、及びテストステップ数１３ステッ
プという極小規模にもかかわらず、全ての順序回路２０
を活性化することができる。また、全てのＦ／Ｆ回路の
出力信号が変化することにより、組み合わせ回路１０も
活性化することが可能である。

【００５３】図１２は、本発明の第４実施形態に係る自
己活性化機能付きＦ／Ｆ回路を適用した半導体集積回路
のブロック図であり、図２に共通する要素には同一の符
号が付されている。

【００５４】本実施形態は、上記第１実施形態の自己活
性化機能付きＦ／Ｆ回路２１〜２３のクロックＣＬＫが
組み合わせ回路１０に接続されている例を示すものであ
る。この場合、通常Ｆ／Ｆ回路２１ａを活性化し、組み
合わせ回路１０を動作させることによって、組み合わせ
回路１０の出力信号Ｓ２２ａ，Ｓ２３ａが変化し、通常
Ｆ／Ｆ回路２２ａ，２３ａを活性化することが可能であ
る。

【００５５】図１３は、本発明の第５実施形態に係る自
己活性化機能付きＦ／Ｆ回路を適用した半導体集積回路
のブロック図であり、図２に共通する要素には同一の符
号が付されている。

【００５６】本実施形態は、上記第１実施形態の自己活
性化機能付きＦ／Ｆ回路２２，２３のクロック端子ＣＫ
が前段の自己活性化機能付きＦ／Ｆ回路２１の出力に接
続されている例を示すものである。

【００５７】この場合、通常Ｆ／Ｆ回路２１ａを活性化
することにより、そのＦ／Ｆ回路２１ａの出力信号Ｑａ
が変化し、通常Ｆ／Ｆ回路２２ａ，２３ａを活性化する
ことが可能である。

【００５８】

【発明の効果】以上詳細に説明したように、第１乃至第
３の発明である自己活性化機能付きＦ／Ｆ回路によれ
ば、比較的簡単な構成により、通常のＦ／Ｆ回路に自己
活性化機能を付加することができる。

【００５９】第４乃至第６の発明である半導体集積回路
によれば、自己活性化機能付きＦ／Ｆ回路を搭載したの
で、半導体集積回路のバーンイン工程でＦ／Ｆ回路を活
性化するために通常必要とされるバーンインパターンの
ビット幅とステップ数を著しく少なくすることができ
る。これにより、大規模半導体集積回路の十分なスクリ
ーニングを比較的簡単なバーイン装置で実現することが
でき、バーイン装置の大幅なコスト削減が可能になる。
さらに、Ｆ／Ｆ回路の活性化率を１００％にすることが
できるため、初期不良が収束するまでの時間が短縮さ
れ、半導体集積回路のコストダウン、及び量産ＴＡＴの
短縮が可能になる。

【図面の簡単な説明】

【図１】本発明の自己活性化機能付きフリップフロップ
回路の基本原理を示す概念図である。

【図２】本発明の第１実施形態に係る自己活性化機能付
きＦ／Ｆ回路を適用した半導体集積回路のブロック図で
ある。

【図３】第１実施形態における切換え回路の構成例を示
す図である。

【図４】第１実施形態における活性化モード設定回路の
構成例を示す図である。

【図５】第１実施形態における自己活性化機能付きＦ／
Ｆ回路の活性化モード時の動作を示すタイミングチャー
トである。

【図６】第１実施形態における活性化に必要なバーンイ
ンパターン例を示す図である。

【図７】本発明の第２実施形態に係る自己活性化機能付
きＦ／Ｆ回路を適用した半導体集積回路のブロック図で
ある。

【図８】本発明の第３実施形態に係る自己活性化機能付
きＦ／Ｆ回路を適用した半導体集積回路のブロック図で
ある。

【図９】第３実施形態における反転切換え回路の構成例
を示す図である。

【図１０】第３実施形態の自己活性化機能付きＦ／Ｆ回
路の活性化モード時の動作を示すタイミングチャートで
ある。

【図１１】第３実施形態における活性化に必要なバーン
インパターン例を示す図である。

【図１２】本発明の第４実施形態に係る自己活性化機能
付きＦ／Ｆ回路を適用した半導体集積回路のブロック図
である。

【図１３】本発明の第５実施形態に係る自己活性化機能
付きＦ／Ｆ回路を適用した半導体集積回路のブロック図
である。

【図１４】従来の半導体集積回路の構成図である。

【図１５】従来のバーンインパターンの一例を示す図で
ある。

【符号の説明】

１０ 組み合わせ回路 ２０ 順序回路 ２１〜２３，７１〜７３，８１〜８３ 自己活性化機能
付きＦ／Ｆ回路 ６０ 活性化モード設定回路 ＭＤ モード切換え信号 ＣＬＫ システムクロック Ｓ２１〜Ｓ２３ 入力信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 真一 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 藤森 雅文 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力された信号の論理値を保持するフリ
   ップフロップ回路と、前記フリップフロップ回路に保持
   されている論理値を反転させた反転出力信号と外部入力
   信号のいずれか一方を選択する選択回路とを備え、 前記選択回路の選択結果を前記フリップフロップ回路の
   入力信号として供給すると共に、活性化モード時には前
   記選択回路により前記反転出力信号を選択して前記フリ
   ップフロップ回路の入力信号値をトグルさせるように構
   成したことを特徴とする自己活性化機能付きフリップフ
   ロップ回路。
2. 【請求項２】 入力された信号の論理値を保持するフリ
   ップフロップ回路と、前記フリップフロップ回路の正転
   出力信号の論理値を反転する反転回路と、前記反転回路
   の出力信号と外部入力信号のいずれか一方を選択する選
   択回路とを備え、 前記選択回路の選択結果を前記フリ
   ップフロップ回路の入力信号として供給すると共に、活
   性化モード時には前記選択回路により前記反転回路の出
   力信号を選択して前記フリップフロップ回路の入力信号
   値をトグルさせるように構成したことを特徴とする自己
   活性化機能付きフリップフロップ回路。
3. 【請求項３】 入力された信号の論理値を保持するフリ
   ップフロップ回路と、モード切換え信号に基づいて外部
   入力信号の論理の反転切換えを行う反転切換え回路とを
   備え、 前記反転切換え回路の出力を前記フリップフロップ回路
   の入力信号として供給すると共に、活性化モード時には
   前記モード切換え信号によって前記フリップフロップ回
   路の入力信号値をトグルさせるように構成したことを特
   徴とする自己活性化機能付きフリップフロップ回路。
4. 【請求項４】 外部からの入力データに対して所定の論
   理動作を行い出力を決定する組み合わせ回路と、前記組
   み合わせ回路から与えられた信号の論理値を保持する複
   数のフリップフロップ回路を有する順序回路とを備えた
   半導体集積回路において、 活性化モード／通常モードを切換えるためのモード切換
   え信号を設定する活性化モード設定回路を設けると共
   に、 前記各フリップフロップ回路に保持されている論理値を
   反転させた反転出力信号と前記組み合わせ回路からの信
   号を前記モード切換え信号に応じて選択する選択回路を
   前記各フリップフロップ回路に対応してそれぞれ設け、 前記各々の選択回路の選択結果を前記各フリップフロッ
   プ回路の入力信号としてそれぞれ供給し、活性化モード
   時には前記各選択回路により前記各フリップフロップ回
   路の反転出力信号をそれぞれ選択してその各々のフリッ
   プフロップ回路の入力信号値をトグルさせるように構成
   したことを特徴とする半導体集積回路。
5. 【請求項５】 外部からの入力データに対して所定の論
   理動作を行い出力を決定する組み合わせ回路と、前記組
   み合わせ回路から与えられた信号の論理値を保持する複
   数のフリップフロップ回路を有する順序回路とを備えた
   半導体集積回路において、 活性化モード／通常モードを切換えるためのモード切換
   え信号を設定する活性化モード設定回路を設けると共
   に、 前記各フリップフロップ回路の正転出力信号の論理値を
   反転する反転回路と、該反転回路の出力信号と前記組み
   合わせ回路からの信号を前記モード切換え信号に応じて
   選択する選択回路とを前記各フリップフロップ回路に対
   応してそれぞれ設け、 前記選択回路の選択結果を前記各フリップフロップ回路
   の入力信号としてそれぞれ供給し、活性化モード時には
   前記各選択回路により前記反転回路の出力信号をそれぞ
   れ選択して前記各フリップフロップ回路の入力信号値を
   トグルさせるように構成したことを特徴とする半導体集
   積回路。
6. 【請求項６】 外部からの入力データに対して所定の論
   理動作を行い出力を決定する組み合わせ回路と、前記組
   み合わせ回路から与えられた信号の論理値を保持する複
   数のフリップフロップ回路を有する順序回路とを備えた
   半導体集積回路において、 活性化モード／通常モードを切換えるためのモード切換
   え信号を設定する活性化モード設定回路を設けると共
   に、 前記組み合わせ回路から与えられた信号の論理の反転切
   換えを前記モード切換え信号に応じて行う反転切換え回
   路を前記各フリップフロップ回路に対応してそれぞれ設
   け、 前記各反転切換え回路の出力を各々のフリップフロップ
   回路の入力信号としてそれぞれ供給すると共に、活性化
   モード時には前記モード切換え信号によって前記各フリ
   ップフロップ回路の入力信号値をトグルさせるように構
   成したことを特徴とする半導体集積回路。