JPH0358143A - Ｌｓｉのスキャンイン／スキャンアウト論理回路 - Google Patents
Ｌｓｉのスキャンイン／スキャンアウト論理回路Info
- Publication number
- JPH0358143A JPH0358143A JP1194984A JP19498489A JPH0358143A JP H0358143 A JPH0358143 A JP H0358143A JP 1194984 A JP1194984 A JP 1194984A JP 19498489 A JP19498489 A JP 19498489A JP H0358143 A JPH0358143 A JP H0358143A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- circuit
- output
- flip
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シフト方式によりデータの入出力を構成する
論理回路におけるスキャンイン／スキャンアウト論理回
路に関する。
論理回路におけるスキャンイン／スキャンアウト論理回
路に関する。
近年半導体技術の進歩に伴い、装置を小型化，高性能化
及び省エネ化するためＬＳＩを多数使用した装置ができ
てきた。これらのＬＳＩを構或する論理回路は、アンド
，オア．ナント，ノアのような組合せ回路素子とレジス
タ，ラッチ．フワッブフロッ１回路のような順序回路素
子を多数使用し、相互に接続し回路設計がなされている
。また、これらのＬＳＩを多数使用した装置の診断及び
故障指摘を容易にするため、フリップフロップ（ＦＦ）
をシリアルに接続し、スキャンイン／スキャンアウトす
るシフト方式が論理回路に導入されている。このように
楕戊された装置は、システムの制御及び監視を行うサー
ビスプロセッサに接続され、前記サービスプロセッサに
より装置のＦＦの状態を読出しあるいは書込みが行なわ
れていた。
及び省エネ化するためＬＳＩを多数使用した装置ができ
てきた。これらのＬＳＩを構或する論理回路は、アンド
，オア．ナント，ノアのような組合せ回路素子とレジス
タ，ラッチ．フワッブフロッ１回路のような順序回路素
子を多数使用し、相互に接続し回路設計がなされている
。また、これらのＬＳＩを多数使用した装置の診断及び
故障指摘を容易にするため、フリップフロップ（ＦＦ）
をシリアルに接続し、スキャンイン／スキャンアウトす
るシフト方式が論理回路に導入されている。このように
楕戊された装置は、システムの制御及び監視を行うサー
ビスプロセッサに接続され、前記サービスプロセッサに
より装置のＦＦの状態を読出しあるいは書込みが行なわ
れていた。
上述した従来の方法は、スキャンモード時ただ単にＦＦ
をシリアルに接続しているため、スキャンイン／スキャ
ンアウト時のＦＦの値が変化し、その状態がそのままＬ
ＳＩ外部に出力されてしまうため、スキャンイン／スキ
ャンアウトを実行する時には、ＬＳＩの外部回路にも前
述の影響を受けないようにする必要があった。
をシリアルに接続しているため、スキャンイン／スキャ
ンアウト時のＦＦの値が変化し、その状態がそのままＬ
ＳＩ外部に出力されてしまうため、スキャンイン／スキ
ャンアウトを実行する時には、ＬＳＩの外部回路にも前
述の影響を受けないようにする必要があった。
また、前述の影響を受けないようにするための回路によ
り、コストアップ及び小型化が出来ない欠点もあった。
り、コストアップ及び小型化が出来ない欠点もあった。
本発明のＬＳＩのスキャンイン／スキャンアウト論理回
路の構戒は、複数のフリップフロップを直列に接続して
スキャンチェーンを構戊する論理回路にスキャンイン／
スキャンアウト制御装置を接続し、論理回路へシフト制
御信号及びシフト制御クロックを印加して、データの入
出力を制御するスキャンイン／スキャンアウト制御シス
テムにおいて、論理回路の全フリップフロップの入力に
前段からのフリップフロップの出力または、実動作時の
データを選択するセレクタと、フリップフロップの出力
をラッチするラッチ回路とを具備し、また、論理回路は
ラッチ回路の出力で動作するようにしておきスキャンイ
ン／スキャンアウト制御装置からのシフト制御信号が′
゛１”になったとき、前記セレクタは前段からのフリッ
プフロップの出力を選択し、ラッチ回路は、フリップフ
ロップの状態をラッチする。この状態にした後、シフト
制御クロックを制御回路へ印加することにより、スキャ
ンイン／スキャンアウト動作中にフリップフロップの値
が変化しても他の論理回路には影響を与えないことを特
徴とする。
路の構戒は、複数のフリップフロップを直列に接続して
スキャンチェーンを構戊する論理回路にスキャンイン／
スキャンアウト制御装置を接続し、論理回路へシフト制
御信号及びシフト制御クロックを印加して、データの入
出力を制御するスキャンイン／スキャンアウト制御シス
テムにおいて、論理回路の全フリップフロップの入力に
前段からのフリップフロップの出力または、実動作時の
データを選択するセレクタと、フリップフロップの出力
をラッチするラッチ回路とを具備し、また、論理回路は
ラッチ回路の出力で動作するようにしておきスキャンイ
ン／スキャンアウト制御装置からのシフト制御信号が′
゛１”になったとき、前記セレクタは前段からのフリッ
プフロップの出力を選択し、ラッチ回路は、フリップフ
ロップの状態をラッチする。この状態にした後、シフト
制御クロックを制御回路へ印加することにより、スキャ
ンイン／スキャンアウト動作中にフリップフロップの値
が変化しても他の論理回路には影響を与えないことを特
徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明におけるＬＳＩのスキャンイン／スキ
ャンアウト論理回路のブロック図である。第２図は本発
明を説明するためのタイムチャートである．本タイムチ
ャートではｎの値を３としている。
ャンアウト論理回路のブロック図である。第２図は本発
明を説明するためのタイムチャートである．本タイムチ
ャートではｎの値を３としている。
第１図において、１は本発明のＬＳＩである。
ＦＦ１，はフリップフロップであり、ＳＥＬ．．は各Ｆ
Ｆの入力条件を決めるもので、スキャンモード信号が“
Ｏ”のときはＡ側の入力が出力され、“１″のときはＢ
（ｌ［が出力される。ＬＡＴ１ｎはラッチ回路であり、
ＦＦ１ｎと接続され、スキャンモード信号が゛０”のと
きはＬＡＴ．．のＤ端子へ入力された信号がそのまま入
力され、スキャンモード信号が“゜１”のときは本信号
が゛Ｏ”→“１”に変化したときのＤ端子の状態がラッ
チされ出力されるようになっている。
Ｆの入力条件を決めるもので、スキャンモード信号が“
Ｏ”のときはＡ側の入力が出力され、“１″のときはＢ
（ｌ［が出力される。ＬＡＴ１ｎはラッチ回路であり、
ＦＦ１ｎと接続され、スキャンモード信号が゛０”のと
きはＬＡＴ．．のＤ端子へ入力された信号がそのまま入
力され、スキャンモード信号が“゜１”のときは本信号
が゛Ｏ”→“１”に変化したときのＤ端子の状態がラッ
チされ出力されるようになっている。
スキャンモード信号が゜′０”のときく通常動作時）Ｓ
ＥＬはＡ側が選択され通常の条件がＦＦのＤ端子に入力
されクロックの立上りによりＦＦにセットされる。一方
ＬＡＴは、ＦＦの出力がそのまま出力される。次にスキ
ャン動作を行うときは、スキャンモード信号を゛０”′
→“゜１゜′に変化させる。ＬＡＴ回路はスキャンモー
ド信号が゛′０″→“１″になったときのＦＦの状態を
ラッチ（保持）する。次にスキャンインデータ及びクロ
ックを供給するとＦＦはシフトレジスタとなり、順次次
段のＦＦにシフトされる。
ＥＬはＡ側が選択され通常の条件がＦＦのＤ端子に入力
されクロックの立上りによりＦＦにセットされる。一方
ＬＡＴは、ＦＦの出力がそのまま出力される。次にスキ
ャン動作を行うときは、スキャンモード信号を゛０”′
→“゜１゜′に変化させる。ＬＡＴ回路はスキャンモー
ド信号が゛′０″→“１″になったときのＦＦの状態を
ラッチ（保持）する。次にスキャンインデータ及びクロ
ックを供給するとＦＦはシフトレジスタとなり、順次次
段のＦＦにシフトされる。
しかし、このときＬＡＴの出力０１ｎは、ＦＦの状態に
関係なく変化しない。スキャンモードによりＦＦの読出
しまたは書込みを行なったならばスキャンモード信号を
“１″→゜゛０”にし、通常モードにする。第２図は、
前述の説明をタイムチャートにしたものである。
関係なく変化しない。スキャンモードによりＦＦの読出
しまたは書込みを行なったならばスキャンモード信号を
“１″→゜゛０”にし、通常モードにする。第２図は、
前述の説明をタイムチャートにしたものである。
〔発明の効果〕
以上説明したように本発明によれば、スキャンモード時
にＬＳＩの出力が変化しないので、ＬＳＩの外部回路に
特別の回路を設けなくてすみ、コストダウン及び小型化
ができる効果がある。
にＬＳＩの出力が変化しないので、ＬＳＩの外部回路に
特別の回路を設けなくてすみ、コストダウン及び小型化
ができる効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図の
タイムチャート図である。 ＦＦ．ア・・・フリップフロップ、１・・・ＬＳＩ。
タイムチャート図である。 ＦＦ．ア・・・フリップフロップ、１・・・ＬＳＩ。
Claims (1)
- 複数のフリップフロップを直列に接続してスキャンチェ
ーンを構成する論理回路にスキャンイン／スキャンアウ
ト制御装置を接続し、論理回路へシフト制御信号及びシ
フト制御クロックを印加して、データの入出力を制御す
るスキャンイン／スキャンアウト制御システムにおいて
、論理回路の全フリップフロップの入力に前段からのフ
リップフロップの出力または、実動作時のデータを選択
するセレクタと、フリップフロップの出力をラッチする
ラッチ回路とを具備し、また、論理回路はラッチ回路の
出力で動作するようにしておきスキャンイン／スキャン
アウト制御装置からのシフト制御信号が“１”になった
とき、前記セレクタは前段からのフリップフロップの出
力を選択し、ラッチ回路は、フリップフロップの状態を
ラッチする。この状態にした後、シフト制御クロックを
制御回路へ印加することにより、スキャンイン／スキャ
ンアウト動作中にフリップフロップの値が変化しても他
の論理回路には影響を与えないことを特徴とするＬＳＩ
のスキャンイン／スキャンアウト論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194984A JPH0358143A (ja) | 1989-07-26 | 1989-07-26 | Ｌｓｉのスキャンイン／スキャンアウト論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194984A JPH0358143A (ja) | 1989-07-26 | 1989-07-26 | Ｌｓｉのスキャンイン／スキャンアウト論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358143A true JPH0358143A (ja) | 1991-03-13 |
Family
ID=16333606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194984A Pending JPH0358143A (ja) | 1989-07-26 | 1989-07-26 | Ｌｓｉのスキャンイン／スキャンアウト論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5707003A (en) * | 1995-05-18 | 1998-01-13 | Kokuyo Co., Ltd. | Box file |
| US8386863B2 (en) | 2008-03-06 | 2013-02-26 | Fujitsu Limited | Scanning-capable latch device, scan chain device, and scanning method with latch circuits |
-
1989
- 1989-07-26 JP JP1194984A patent/JPH0358143A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5707003A (en) * | 1995-05-18 | 1998-01-13 | Kokuyo Co., Ltd. | Box file |
| US8386863B2 (en) | 2008-03-06 | 2013-02-26 | Fujitsu Limited | Scanning-capable latch device, scan chain device, and scanning method with latch circuits |
| JP5293734B2 (ja) * | 2008-03-06 | 2013-09-18 | 富士通株式会社 | スキャン付ラッチ装置、スキャンチェイン装置およびラッチ回路のスキャン実行方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308189B1 (ko) | 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로 | |
| US5631912A (en) | High impedance test mode for JTAG | |
| US7426670B2 (en) | Connecting multiple test access port controllers on a single test access port | |
| US5574731A (en) | Set/reset scan flip-flops | |
| US7013415B1 (en) | IC with internal interface switch for testability | |
| JP2000275303A (ja) | バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置 | |
| US5809039A (en) | Semiconductor integrated circuit device with diagnosis function | |
| US5068881A (en) | Scannable register with delay test capability | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US7219281B2 (en) | Boundary scan of integrated circuits | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| US6578168B1 (en) | Method for operating a boundary scan cell design for high performance I/O cells | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| JPH0358143A (ja) | Ｌｓｉのスキャンイン／スキャンアウト論理回路 | |
| JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JP2002368114A (ja) | スキャンパス内蔵の半導体集積回路 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| US6567944B1 (en) | Boundary scan cell design for high performance I/O cells | |
| JPS6018927A (ja) | 半導体集積回路 | |
| KR100504688B1 (ko) | 반도체칩테스트회로 | |
| KR100483423B1 (ko) | 버스테스트장치 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| KR100311500B1 (ko) | 스킵 가능한 바운더리 스캔 셀 |